DE3784987T2 - Automatisches Verbindungssystem mit Bändern von externen Anschlüssen. - Google Patents

Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.

Info

Publication number
DE3784987T2
DE3784987T2 DE87401933T DE3784987T DE3784987T2 DE 3784987 T2 DE3784987 T2 DE 3784987T2 DE 87401933 T DE87401933 T DE 87401933T DE 3784987 T DE3784987 T DE 3784987T DE 3784987 T2 DE3784987 T2 DE 3784987T2
Authority
DE
Germany
Prior art keywords
support ring
substrate
tape
terminal
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87401933T
Other languages
English (en)
Other versions
DE3784987D1 (de
Inventor
David L Hallowell
John W Sofia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of DE3784987D1 publication Critical patent/DE3784987D1/de
Application granted granted Critical
Publication of DE3784987T2 publication Critical patent/DE3784987T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Controlling Rewinding, Feeding, Winding, Or Abnormalities Of Webs (AREA)
  • Cable Accessories (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft ein neues Verfahren zum Bonden eines integrierten Schaltungschips mit einem Substrat und insbesondere einen neuen Weg zum Bonden der äußeren Anschlußleitungen eines Bandes und einer Untereinheit des integrierten Schaltungschips mit einem Substrat.
    • HINTERGRUND DER ERFINDUNG
  • Ein Schritt in dem Verfahren zur Herstellung eines integrierten Schaltungs-Bauelementes ist das Verpacken. Beim Verpacken wird ein hergestelltes Halbleiterchip in ein schützendes Gehäuse eingebaut. Das montierte Bauelement kann getestet und mit dem elektronischen Schaltkreis, für den es entworfen wurde, verbunden werden. Das Gehäuse ist mit externen Anschlußleitungen so ausgestattet, daß das Bauelement mit dem elektronischen Schaltkreis elektrisch verbunden werden kann.
  • Ein schwieriger Teil des Verpackungsverfahrens ist das Verbinden des Chips mit den externen Anschlußleitungen des Gehäuses. Es muß dafür gesogt werden, daß sichergestellt ist, daß jeder Bond- oder Verbindungspunkt auf dem Chip richtig mit der passenden externen Anschlußleitung verbunden wird. Fehler beim Herstellen von all den ordnungsgemäßen Verbindungen ergeben ein fehlerhaft arbeitendes oder nicht funktionierendes Bauelement.
  • Ein gebräuchliches Verfahren zum Verbinden des Chips mit dem Gehäuse ist das automatische Folienbondverfahren (TAB). TAB verwendet ein Polyimidfilmband, das eine Vielzahl von einzelnen Bandplätzen aufweist. Jeder Platz umfaßt einen Tragring aus Filmmaterial, der eine zentrale Öffnung festlegt. Eine Vielzahl von leitenden Fingern, die durch Ätztechnik gebildet werden, liegen unter dem Tragring. Jeder leitende Finger hat eine innere Anschlußleitung, die sich in das Zentrum der Öffnung erstreckt und eine äußere Anschlußleitung, die über den äußeren Umfang des Tragrings hinausreicht. Ein Chip wird über der Öffnung so positioniert, daß jeder Bondpunkt auf dem Chip in Ausrichtung mit der passenden inneren Anschlußleitung ist. Die Bondpunkte werden dann mit den inneren Anschlußleitungen gebondet.
  • Die Anschluß-Band/Chip-Untereinheit wird dann aus dem Band herausgeschnitten. Die Untereinheit wird auf einem Verpackungssubstrat so positioniert, daß die äußeren Anschlußleitungen über den passenden Anschlußleitungen des Verpackungssubstrats, welche die externen Gehäuseanschlußleitungen mit der Verpackung verbinden, justiert sind. Das Bonden der äußeren Anschlußleitungen an die Substratanschlußleitungen verbindet dann das Chip mit den passenden externen Gehäuseanlußleitungen.
  • Eingehendere Erörterungen des automatischen Filmbondverfahrens werden in Sze, Ausgabe, VLSI Technology, (1983), Seiten 559-564 und in Dais, Erich und Jaffe, "Face-Down TAB for Hybrids", IEEE Transactions on Components, Hybrids and Manufacturing Technology, (Dez. 1980), Seiten 623-633, fortgesetzt, die hiermit als Referenz aufgenommen werden.
  • Das automatische Filmbondverfahren ist ein wirkungsvoller Weg, um Halbleiterchips mit Gehäusen zu verbinden. Die Bandplätze können, um ein automatisches Bonden der Chips auf das Band zu erlauben, auf dem Band angeordnet werden. Durch richtiges Ätzen des Bandes können die leitenden Finger für jedes Chip an den Bandplätzen dicht gepackt werden. Dieses Merkmal ist bei der Herstellung von hochintegrierten (VLSI) Chips sehr wichtig, wo häufig 100 bis über 300 Bondpunkte pro Chip vorhanden sind.
  • Jedoch hat es sich als schwierig erwiesen, die dicht gepackten äußeren Bandanschlußleitungen auf dem Verpackungssubstrat zu justieren und zu bonden. Dafür gibt es drei Gründe: (1) die Aufrollkräfte in den Anschlußleitungen sind in der Bandlängsachse und der Bandquerachse unterschiedlich, (2) das Aufrollen der metallischen, leitenden Finger und des Films, auf dem sie geätzt werden, ist unterschiedlich und verursacht, daß sich die Anschlußleitungen der Untereinheit spiralig aufrollen, (3) es tritt ein x-y Verschieben der einzelnen äußeren Anschlußleitungen auf, wenn eine Thermo-Bond-Scheibe auf sie niedergedrückt wird. Dieses Aufrollen und Verschieben erschwert es, die äußeren Anschlußleitungen vor dem Substrat-Bonden justiert zu halten.
  • Das Aufrollen und Verschieben der äußeren Anschlußleitungen erschweren es auch, die Band/Chip-Untereinheit vor dem Bonden der Anschlußleitungen zu untersuchen. Um die äußeren Anschlußleitungen am Wegrollen aus der Justage zu hindern, ist es notwendig, die äußeren Anschlußleitungen unverzüglich auf die Substratleitungen zu bonden. Jeder Fehler, wie z. B. eine feine Fehljustage, muß durch spätere Untersuchung und Wiederbondung berichtigt werden.
  • Diese Nachteile können relativ leicht berichtigt und gesteuert werden, wenn 10-100 äußere Anschlußleitungen je Untereinheit vorhanden sind und dort ein Anschlußleitungsabstand von mehr als 012 Inch vorhanden ist. Jedoch haben VLSI-Untereinheiten 100 oder mehr Anschlußleitungen pro Untereinheit. Die äußeren Anschlußleitungen sind dicht zusammengepackt, das heißt, sie haben einen feineren Abstand zwischen den Anschlußleitungen. Folglich ist es sehr schwierig, die äußeren Anschlußleitungen des Bandes einer VLSI TAB Untereinheit auf Anschlußleitungen desc Verpakkungssubstrats zu justieren und zu bonden. Dies war bislang ein Haupthindernis für die wirkungsvolle Herstellung von VLSI- Bauelementen.
  • Fig. 1 stellt eine Band/Chip-Untereinheit 100 des Standes der Technik dar. Ein Chip 102 wird mit einem Bandabschnitt 104 gebondet. Der Bandabschnitt umfaßt einen einzigen Tragring 106, der eine Anzahl von leitenden Fingern 108, die auf seiner Unterseite geätzt sind, aufweist. Jeder leitende Finger hat eine äußere Anschlußleitung 110, die über den äußeren Umfang des Tragringes hinaus reicht und (nicht gezeigte) innere Anschlußleitungen, die darunter liegen und an das Chip 102 gebondet sind. Die äußeren Anschlußleitungen werden nicht zurückgehalten und können sich beim Handhaben aufrollen oder überkreuzen wie bei 112 bzw. 114. Als Folge wird es notwendig, unmittelbar die Anschlußleitungen auf ein Substrat zu bonden, ohne sie zuerst auf offene, kurzgeschlossene oder fehljustierte Anschlußleitungen zu untersuchen und sie zu korrigieren. Außerdem gibt es nichts, um zu verhindern, daß sich einzelne äußere Anschlußleitungen aus ihrer Position verschieben, wenn ein Bondwerkzeug verwendet wird, um die äußeren Anschlußleitungen mit den Substratanschlußleitungen zu verbinden.
  • Wir können auch über einen anderen Stand der Technik berichten, der durch das IBM Technical Disclosure Builetin , Vol. 28, Nr. 5, Oktober 1985, Seiten 2237 und 2238, gebildet wird und eine Anschlußband-Einheit und ein Verfahren gemäß dem Oberbegriff der Ansprüche 1 und 7 offenbart.
  • Deshalb besteht das Bedürfnis nach einem neuen Verfahren zum Bonden der äußeren Anschlußleitungen der leitenden Finger einer Band/Chip-Untereinheit mit den passenden Substratanschlußleitungen. Das neue Verfahren sollte ohne Rücksicht auf die Dichte der Anschlußleitungen eine richtige Justage einer großen Anzahl von äußeren Anschlußleitungsenden mit den passenden Substratanschlußleitungen zulassen. Das Verfahren sollte auch das Aufrollen der äußeren Anschlußleitungen vor ihrem Bonden auf die Substratanschlußleitungen verhindern. Zusätzlich sollte es die zwischenzeitliche Untersuchung der Untereinheit ermöglichen, nachdem diese mit dem Substrat justiert ist. Dieses würde die Korrektur einer Fehljustage der Anschlußleitungen vor dem Bonden der Anschlußleitungen des Bandes mit dem Substrat zulassen. Das neue Verfahren zum Bonden sollte auch das Verschieben der äußeren Anschlußleitung verhindern, wenn ein Bondwerkzeug angewandt wird, um eine äußere Band-Anschlußleitung mit einer Substratanschlußleitung zu bonden.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß dieser Erfindung ist jeder Bandplatz mit einem äußeren Tragring aus Filmmaterial über den Enden der äußeren Anschlußleitungen ausgestattet. Jede Band/Chip-Untereinheit hat einen Ring von inneren Anschlußleitungen, einen inneren Tragring, einen Ring von freien äußeren Leitungen und einen äußeren Tragring, der auf den Spitzen der äußeren Anschlußleitungsenden haftet. Der äußere Tragring hält die äußeren Anschlußleitungsenden vor ihrem Bonden mit einem Substrat vom Aufrollen zurück.
  • Das Substrat wird für die Untereinheit zuerst durch Aufbringen von Schichten aus heißem, haftendem, viskosem Flußmittel auf die Verbindungsflächen des Verpackungssubstrats vorbereitet. Das Substrat wird aufgeheizt, so daß das Flußmittel haftend bleibt. Die Band/Chip-Untereinheit wird über der Verbindungsfläche in Hontakt mit den Flußmittelschichten und mit den äußeren Bandanschlußleitungen in Ausrichtung mit den passenden Anschlußleitungen des Verpackungssubstrats positioniert. Danach wird das Substrat gekühlt, um das Flußmittel erstarren zu lassen. Das erstarrte Flußmittel bindet den äußeren Band-Tragring an das Substrat und hält die äußeren Bandanschlußleitungen in Ausrichtung mit den Substratanschlußleitungen.
  • Dieses Verfahren macht es relativ leicht, die äußeren Bandanschlußleitungen nachfolgend mit den Substratanschlußleitungen zu bonden. In dieser Hinsicht erfüllt der äußere Tragring zwei Funktionen. Anfänglich hält er die äußeren Anschlußleitungen zurück, insbesondere hindert er sie am Aufrollen. Zweitens hält er die äußeren Anschlußleitungen in Ausrichtung mit den Substratanschlußleitungen, nachdem der äußere Tragring mit dem Substrat verbunden ist. Dies bietet eine zwischenzeitliche Gelegenheit, sorgfältig die Anschlußleitungen vor dem Bonden zu untersuchen, da die Möglichkeit, daß sich die äußeren Anschlußleitungen aufrollen oder anderweitig mit den Substratanschlußleitungen außer Justage geraten, gering ist. Wenn irgendwelche Fehler entdeckt werden, dann gibt es eine Gelegenheit, sie vor der Bondbearbeitung zu korrigieren. Da Bewegungen der Anschlußleitungen eingeschränkt sind, ist es eine relativ leichte Aufgabe, Mikrowerkzeuge einzusetzen, um jeden entdeckten Fehler zu korrigieren.
  • Wenn ein Bondwerkzeug verwendet wird, um die Anschlußleitungen mit den Substratanschlußleitungen zu bonden, verhindert der äußere Tragring auch das Verschieben der äußeren Anschlußleitungen aus ihrer Position.
  • Das vorangegangene Verfahren ist besonders für die Herstellung von VLSI-Bauelementen geeignet.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine Draufsicht einer Band/Chip-Untereinheit nach dem Stand der Technik, wie beschrieben,
  • Fig. 2 ist eine dreidimensionale Ansicht einer Band/Chip-Untereinheit, die auf ein Verpackungssubstrat gemäß einem bevorzugten Ausführungsbeispiel dieser Erfindung justiert ist,
  • Fig. 3 ist eine Draufsicht eines Abschnittes eines Anschlußbandes gemäß dem bevorzugten Ausführungsbeispiel dieser Erfindung,
  • Fig. 4 ist eine auseinandergezogene dreidimensionale Ansicht, die die Justage der Band/Chip-Untereinheit mit einem Verpackungssubstrat gemäß einem bevorzugten Ausführungsbeispiel dieser Erfindung darstellt und
  • Fig. 5 ist eine vergrößerte Draufsicht eines Eckenabschnitts der Band/Chip-Untereinheit der Fig. 2,
  • Fig. 6 ist eine Querschnittsansicht der Band/Chip-Untereinheit entlang der Linie 6-6 in Fig. 5.
    • BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS IM EINZELNEN
  • Fig. 2 zeigt eine Band/Chip-Untereinheit 10, die mit einem Verpackungssubstrat 12 gemäß dieser Erfindung gebondet ist. Die Band/Chip-Untereinheit 10 umfaßt einen Halbleiterchip 13, der mit einem herausgeschnittenen Abschnitt des Anschlußbands 14 gebondet ist. Ein. Vielzahl von leitenden Fingern ist auf der Unterseite des Anschlußbandes 14 herausgeätzt. Dort ist eine ausreichende Zahl von Fingern vorhanden, um die notwendigen verlängerten elektrischen Verbindungen zwischen dem Chip 10 und dem Substrat 12 herzustellen. Insbesondere breiten sich die leitenden Finger 16 von einem quadratischen inneren Tragring 18 aus Polyimidfilm aus, der sich um den Halbleiterchip herum erstreckt. Jeder leitende Finger hat eine entfernt angeordnete äußere Anschlußleitung 20. Über den Enden der äußeren Anschlußleitungen befindet sich ein quadratischer äußerer Tragring 22, der ebenfalls aus Polyimidfilm besteht. Der innere Umfang des äußeren Tragringes ist von dem äußeren Umfang des inneren Tragringes beabstandet, um dazwischen Abschnitte 23 der äußeren Anschlußleitungen 20 freizulegen.
  • Die Band/Chip-Untereinheit 10 ist auf einer Substrat-Montagefläche 24 angeordnet. Eingebettet auf der Substrat-Montagefläche 24 befinden sich Substratanschlußleitungen 26, die mit äußeren Gehäuseanschlußleitungen (nicht gezeigt) verbunden sind. Die Untereinheit ist über dem Substrat mit jedem äußeren Anschlußleitungsabschnitt 20 über der passenden Substratanschlußleitung 26 angeordnet. Die Band/Chip-Untereinheit wird auf dem Substrat durch Flußmittelschichten 28 an den Ecken 30 des äußeren Tragringes 22 gehalten.
  • Wie am besten der Fig. 3 zu entnehmen ist, enthält ein Band 32, das in diesem Verfahren verwendet wird, eine Vielzahl von einzelnen Bandabschnitten 34, die in Reihe angeordnet sind. Die leitenden Finger 16 werden auf den Unterseiten der einzelnen Bandabschnitte geätzt. Der innere Tragring 18 und der äußere Tragring werden durch Ätzen so gebildet, daß dazwischen der Abschnitt 23 der äußeren Anschlußleitungen 20 freiliegt. Eine zentrale Öffnung 36 wird aus dem inneren Tragring herausgeätzt, um eine innere Anschlußleitung 38, die sich von jedem leitenden Finger 16 ausbreitet, freizulegen. Jeder leitende Finger 16 erstreckt sich unterhalb des inneren Tragringes 18 und des äußeren Tragringes 22 und endet an einer Testfläche 40, die angrenzend an die äußere Begrenzung des Bandabschnitts 34 angeordnet ist. Das Band 32 weist Bereiche 42 auf, die mit Führungslöchern 46 ausgestattet sind.
  • Der Halbleiterchip 13 wird in der zentralen Öffnung 36 von jedem Bandabschnitt 34 gemäß der Standard-TAB-Montagepraxis montiert. Die Führungslöcher 46 werden so erzeugt, daß das Band mechanisch durch eine TAB-Chip-Bond-Maschine (nicht gezeigt) vorwärts bewegt werden kann. Während des Bondens des Chips werden die inneren Anschlußleitungen 38 mit den passenden Bondpunkten auf dem Chip verbunden. Die Testflächen 40 erleichtern das Testen der Band/Chip-Verbindungen nach dem Bonden. Nach Bonden und Testen der inneren Anschlußleitungen werden die Band/Chip-Untereinheiten 10 aus dem Band 32 entlang den Außenkanten des äußeren Tragringes 22 herausgeschnitten.
  • Der erste Schritt beim Bonden der Band/Chip-Untereinheit 10 mit dem Substrat besteht darin, Flußmittelschichten 28 auf die Substrate 12 aufzubringen, wie es Fig. 4 darstellt. Das Flußmittel wird auf den Substrat-Montageflächen 24 an Positionen aufgebracht, wo der äußere Tragring 22 in Kontakt mit dem Substrat gebracht werden soll und wo die äußeren Anschlußleitungen 20 und die Substratanschlußleitungen 26 nicht miteinander gebondet werden sollen. Zum Beispiel kann das sein, wo sich die Eckenabschnitte 30 des äußeren Tragringes über den Substrat-Montageflächen 24 befinden, wie es Fig. 5 darstellt. Das bevorzugte Flußmittel 28 ist eine Kolophonium-Flußmittelpaste, deren Lösungsmittel, wie Butylkarbitol und Benzylalkohol, verdampft wurden. Dies ergibt ein Flußmittel, das unter 100ºC hart ist und im Bereich von 120ºC-150 ºC haftend und viskos ist. Das Flußmittel wird auf das Substrat bei einer Temperatur von ungefähr 125ºC aufgebracht. Ein automatisches "Pogo-Effekt"-Nadelreservoir-System kann zum Aufbringen des Flußmittels auf das Substrat (nicht gezeigt) verwendet werden. Das Substrat wird auf etwa 125ºC beheizt gehalten, um sicherzustellen, daß es haftend bleibt, aber nicht über das Substrat fließt.
  • Die Band/Chip-Untereinheit 10 wird dann auf dem Substrat 12 angeordnet. Unter Verwendung der TAB-Montagetechniken wird die Untereinheit 10 so positioniert, daß die äußeren Anschlußleitungen 20 in Ausrichtung mit den passenden Substratanschlußleitungen 26 sind. Nachdem die Untereinheit 10 richtig justiert ist, wird das Substrat abgekühlt, um das Flußmittel 28 erstarren zu lassen und um dadurch den äußeren Ring 22 in richtiger Position auf dem Substrat zu befestigen. Der äußere Tragring 22 hält seinerseits die einzelnen äußeren Anschlußleitungen 20 des Bandes in Position, wie Fig. 6 darstellt.
  • Nachdem die Band/Chip-Untereinheit 10 mit dem Substrat 12 mittels Flußmittel verbunden ist, können die äußeren Anschlußleitungen 20 untersucht werden. Da sich die äußeren Anschlußleitungen nicht bewegen können, kann die gebondete Einheit sorgfältig auf Öffnungen, Kurzschlüsse und feine Fehljustagen untersucht werden. Irgendwelche Defekte können durch eine Warmprobe repariert werden. Nachdem die Einheit untersucht und, falls notwendig, repariert wurde, können dann die äußeren Anschlußleitungen des Bandes mit den Substratanschlußleitungen unter Verwendung von Standard-Mikro-Bond-Techniken gebondet werden. Während des Bondverfahrens der äußeren Anschlußleitungen hindert der äußere Tragring die äußeren Anschlußleitungen am Verschieben, wenn das Bondwerkzeug benutzt wird. Die Einheit steht dann für die abschließenden Schritte des Verpackungsverfahrens zur Verfügung.
  • Das Verfahren der Justage und des Bondens dieser Erfindung ist insbesondere für die Herstellung von VLSI-Bauelementen geeignet. Der äußere Tragring kann die Bewegung von jeder Anzahl einzelner äußerer Anschlußleitungen unterbinden. Das Flußmittelverbinden der Band/Chip-Untereinheit mit dem Substrat hält die äußeren Anschlußleitungen während der Untersuchung und dem Bondverfahren der Anschlußleitungen justiert. Dieses vermindert deutlich den Aufwand, der zum Bonden der äußeren Anschlußleitungen mit einem Substrat erforderlich ist, auch wenn die Anschlußleitungen dicht zusammengepackt sein sollten. Diese Merkmale sind beim Herstellen eines VLSI-Bauelements wichtig, das eine große Zahl von Anschlußleitungen auf kleinem Raum aufweist.

Claims (15)

1. Verfahren zum Verbinden einer Anschluß-Band/Chip-Unter einheit (10) auf einem Verpackungssubstrat (12), wobei das Anschluß-Band (14) eine Vielzahl von leitenden
Fingern (16) hat, die elektrisch mit einem Chip (13) verbunden sind, wobei jeder leitende Finger (16) einen äußeren Anschluß (20) hat, welcher einen inneren Abschnitt hat, der von einem elektrisch isolierenden inneren Tragring (16) absteht, und ein äußeres Ende hat, das entfernt vom Chip (13) angeordnet ist, wobei das Verfahren die Schritte aufweist:
A. Versehen der Band/Chip-Untereinheit (10) mit einem elektrisch isolierenden äußeren Band-Tragabschnitt, der an den äußeren Enden der äußeren Anschlüsse (20) befestigt ist, so daß die Bewegung der einzelnen äußeren Anschlüsse (20) eingeschränkt wird; und
B. Positionieren der Band/Chip-Untereinheit (10) bezüglich dem Verpackungssubstrat (12), so daß jeder einzelne Bandaußenanschluß (20) in Ausrichtung mit dem zugeordneten Substratanschluß (26) auf dem Verpackungssubstrat (12) ist; gekennzeichnet durch die Schritte:
C. Erzeugen des äußeren Band-Tragabschnitts als einen äußeren Tragring (22), der über den Enden der äußeren Anschlüsse (20) liegt und an diesen haftet;
D. Verbinden des äußeren Tragrings (22) mit dem Verpackungssubstrat (12), so daß die Bewegung der äußeren Anschlüsse (20) gegenüber den zugeordneten Substratanschlüssen (26) unterbunden ist; und
E. nach dem Außentragring-Verbindungsschritt, Verbinden der inneren Abschnitte der äußeren Anschlüsse (20) mit dem zugeordneten Substratanschluß (26) auf dem Verpackungssubstrat (12).
2. Verfahren nach Anspruch 1, worin der äußere Tragring (22) mit dem Verpackungssubstrat (12) verbunden wird, indem eine haftende Substanz (28) zwischen dem äußeren Band-Tragring (22) und dem Verpackungssubstrat (12) an zumindest einer ausgewählten Stelle aufgebracht wird.
3. Verfahren nach Anspruch 2, worin die haftende Substanz (28) ein Flußmittel ist, das unterhalb einer ersten Temperatur hart ist und oberhalb einer zweiten Temperatur haftend ist, welche über der ersten Temperatur ist, und worin der äußere Band-Tragring (22) mit dem Verpackungssubstrat (12) gemäß den folgenden Schritten verbunden wird:
A. Aufbringen einer Flußmittelschicht auf zumindest einer Stelle auf dem Verpackungssubstrat (12), wo der äußere Tragring (22) über dem Verpackungssubstrat (12) angeordnet werden soll;
B. Erwärmen des Flußmittels über die zweite Temperatur, so daß das Flußmittel haftend wird;
C. Positionieren der Band/Chip-Untereinheit (10), so daß jeder Bandaußenanschluß (20) in Ausrichtung mit dem zugeordneten Substratanschluß (26) ist und der äußere Tragring (22) im Flußmittel angeordnet ist; und
D. Abkühlen des Flußmittels unterhalb die erste Temperatur, so daß das Flußmittel hart wird und dadurch die Band/Chip-Untereinheit (10) mit dem Verpackungssubstrat (12) verbindet.
4. Verfahren nach Anspruch 3, worin zumindest eine ausgewählte Stelle, auf der die Flußmittelschicht aufgebracht wurde, frei von Verpackungssubstratanschlüssen (26) und Bandaußenanschlüssen (20) ist.
5. Verfahren nach Anspruch 4, worin der äußere Tragring (22) ein Polygon ist, die Bandaußenanschlüsse (20) von den Ecken (30) des Polygons beabstandet sind und worin zumindest eine Ecke (30) des Polygons in der Flußmittelschicht angeordnet ist.
6. Verfahren nach Anspruch 3, worin das Flußmittel eine Colophonium-Flußmittelpaste ist, aus der die Lösungsmittel entfernt sind.
7. Anschlußbandeinheit zum elektrischen Verbinden eines Halbleiterchips (13) mit einem Substrat (12), wobei die Anschlußbandeinheit aufweist:
A. eine Vielzahl von leitenden Fingern (16) zum elektrischen Verbinden von Bondpunkten auf dem Halbleiterchip (13) mit Substratanschlüssen (26) auf dem Substrat (12), wobei jeder leitende Finger einen inneren Anschluß zum Bonden auf einem Bondpunkt des Halbleiterchips und einen äußeren Anschluß (20), der von dem inneren Anschluß entfernt angeordnet ist, zum Bonden auf einen Substratanschluß (26) hat;
B. einen elektrisch isolierenden inneren Tragring (18), der auf den leitenden Fingern (16) zwischen dem inneren Anschluß und den äußeren Anschlüssen (20) angeordnet ist, wobei der innere Tragring (18) eine Öffnung (36) zum Aufnehmen des Halbleiterchips (13) bildet und die inneren Anschlüsse in die Öffnung (36) hineinreichen; und
C. einen elektrisch isolierenden äußeren Tragabschnitt, der auf den Enden der äußeren Anschlüsse (20) zum Einschränken der Bewegung der einzelnen Außenanschlüsse (20) angeordnet ist;
dadurch gekennzeichnet, daß
D. der äußere Tragabschnitt einen äußeren Tragring (22) aufweist; und
E. daß die Anschlußbandeinheit weiterhin ein Haftmittel (28) zum Besfestigen des äußeren Tragrings (22) auf dem Substrat (12) aufweist, so daß die äußeren Anschlüsse (20) zumindest zeitweise in Ausrichtung mit den Substratanschlüssen (26) gehalten werden.
8. Anschlußbandeinheit nach Anspruch 7, worin der äußere Tragring (22) von dem inneren Tragring (18) beabstandet ist, so daß ein Abschnitt (23) der äußeren Anschlüsse (20) dort dazwischen freiliegt.
9. Anschlußbandeinheit nach Anspruch 7, worin zumindest eine Stelle auf dem äußeren Tragring (22) frei von den äußeren Anschlüssen (20) ist.
10. Anschlußbandeinheit nach Anspruch 8, worin der äußere Tragring (22) eine Polygonform mit einer Vielzahl von Eckenregionen (30) hat.
11. Anschlußbandeinheit nach Anspruch 10, worin die äußeren Anschlüsse (20) von zumindest einer Eckenregion (30) des äußeren Tragrings (22) entfernt sind.
12. Anschlußbandeinheit nach Anspruch 9, worin das Haftmittel (28) auf dem Substrat (12) an Stellen entlang dem äußeren Tragring (22), die frei von den äußeren Anschlüssen (20) sind, aufgetragen wird.
13. Anschlußbandeinheit nach Anspruch 12, worin das Haftmittel (28) eine Flußmittelschicht aufweist.
14. Anschlußbandeinheit nach Anspruch 11, worin das Haftmittel (28) den äußeren Tragring (22) auf dem Substrat (12) an den Eckenregionen (30) des äußeren Tragrings (22) befestigt.
15. Anschlußbandeinheit nach Anspruch 14, worin das Haftmittel (28) eine Flußmittelschicht auf dem Substrat (12) aufweist.
DE87401933T 1986-08-27 1987-08-26 Automatisches Verbindungssystem mit Bändern von externen Anschlüssen. Expired - Fee Related DE3784987T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US90078986A 1986-08-27 1986-08-27

Publications (2)

Publication Number Publication Date
DE3784987D1 DE3784987D1 (de) 1993-04-29
DE3784987T2 true DE3784987T2 (de) 1993-10-14

Family

ID=25413083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87401933T Expired - Fee Related DE3784987T2 (de) 1986-08-27 1987-08-26 Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.

Country Status (10)

Country Link
EP (1) EP0259222B1 (de)
JP (1) JPS63114226A (de)
KR (1) KR880003422A (de)
CN (1) CN87106380A (de)
AT (1) ATE87397T1 (de)
AU (1) AU596443B2 (de)
BR (1) BR8705103A (de)
CA (1) CA1281435C (de)
DE (1) DE3784987T2 (de)
IN (1) IN171404B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761880A (en) * 1986-12-08 1988-08-09 International Business Machines Corporation Method of obtaining surface mount component planarity
US5156983A (en) * 1989-10-26 1992-10-20 Digtial Equipment Corporation Method of manufacturing tape automated bonding semiconductor package
US5099392A (en) * 1990-04-02 1992-03-24 Hewlett-Packard Company Tape-automated bonding frame adapter system
GB9018764D0 (en) * 1990-08-28 1990-10-10 Lsi Logic Europ Packaging of electronic devices
GB2257827B (en) * 1991-07-17 1995-05-03 Lsi Logic Europ Support for semiconductor bond wires
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
JPH07101699B2 (ja) * 1993-09-29 1995-11-01 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷回路基板及び液晶表示装置
US6334765B1 (en) * 1998-10-21 2002-01-01 Engel Maschinenbau Gesellschaft M.B.H. Injection molding machine having a C-form frame
US20210249339A1 (en) * 2020-02-10 2021-08-12 Delta Electronics, Inc. Package structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156560A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Semiconductor device and its production
DE3061383D1 (en) * 1979-02-19 1983-01-27 Fujitsu Ltd Semiconductor device and method for manufacturing the same
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
DE3219055A1 (de) * 1982-05-21 1983-11-24 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Verfahren zur herstellung eines filmtraegers mit leiterstrukturen
US4571354A (en) * 1983-12-27 1986-02-18 Rogers Corporation Tape automated bonding of integrated circuits
DE3512628A1 (de) * 1984-04-11 1985-10-17 Moran, Peter, Cork Packung fuer eine integrierte schaltung
EP0213014B1 (de) * 1985-07-23 1990-09-19 Fairchild Semiconductor Corporation Verpackungsanordnung für Halbleiterchip und Verfahren zum Erleichtern deren Prüfung und Montage auf ein Substrat
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding

Also Published As

Publication number Publication date
BR8705103A (pt) 1988-04-26
EP0259222A3 (en) 1988-09-07
JPS63114226A (ja) 1988-05-19
AU596443B2 (en) 1990-05-03
CA1281435C (en) 1991-03-12
CN87106380A (zh) 1988-06-08
ATE87397T1 (de) 1993-04-15
AU7743487A (en) 1988-03-03
KR880003422A (ko) 1988-05-17
EP0259222B1 (de) 1993-03-24
DE3784987D1 (de) 1993-04-29
IN171404B (de) 1992-10-03
JPH0454379B2 (de) 1992-08-31
EP0259222A2 (de) 1988-03-09

Similar Documents

Publication Publication Date Title
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE3616494C2 (de)
DE69024669T2 (de) Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
EP0140126B1 (de) Verfahren zur Mikropackherstellung
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69518935T2 (de) Halbleiterpackung
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE69422259T2 (de) Verbindungseinrichtung
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE4126757A1 (de) Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE19927873C2 (de) Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
DE3784987T2 (de) Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE3888129T2 (de) Verfahren zum Verbinden einer Elektrode.
DE112007003208T5 (de) Ein Halbleitergehäuse
DE19645568A1 (de) Halbleiterscheibe, Halbleiterbauelement und Herstellungsverfahren für das Halbleiterbauelement
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE69422258T2 (de) Verbindungseinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee