DE4338432B4 - Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür - Google Patents

Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür Download PDF

Info

Publication number
DE4338432B4
DE4338432B4 DE4338432A DE4338432A DE4338432B4 DE 4338432 B4 DE4338432 B4 DE 4338432B4 DE 4338432 A DE4338432 A DE 4338432A DE 4338432 A DE4338432 A DE 4338432A DE 4338432 B4 DE4338432 B4 DE 4338432B4
Authority
DE
Germany
Prior art keywords
electrode
resin layer
wafer
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4338432A
Other languages
English (en)
Other versions
DE4338432A1 (de
Inventor
Kohji Itami Shinomiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4338432A1 publication Critical patent/DE4338432A1/de
Application granted granted Critical
Publication of DE4338432B4 publication Critical patent/DE4338432B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

Integrierte Halbleiterschaltungsbaueinheit, die folgendes aufweist:
eine externe Elektrode (18a), die auf einem IC-Baustein gebildet ist,
einen auf dem IC-Baustein mit Ausnahme einer Fläche der externen Elektrode gebildeten Oberflächenschutzfilm (13) mit der gleichen Größe wie der IC-Baustein, und
eine ausgehärtete Harzschicht (20), die auf dem Oberflächenschutzfilm (13) gebildet ist, wobei
ein Barriereteil zwischen dem Oberflächenschutzfilm (13) und der Harzschicht (20) vorgesehen ist, und,
eine Oberfläche der Harzschicht (20) und eine Oberfläche der externen Elektrode (18a), die auf dem IC-Baustein vorgesehen sind, mittels Oberflächenpolieren geglättet und gereinigt sind.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Struktur einer integrierten Halbleiterschaltungsbaueinheit, ein Herstellungsverfahren dafür, ein Verfahren zum Testen derselben und ein Montageverfahren dafür.
  • 7 ist ein Diagramm, das ein Flußdiagramm zur Herstellung eines Flip-Chip IC wie einer integrierten Halbleiterschaltungsbaueinheit gemäß der herkömmlichen bandautomatisierten Bond-Technik (im weiteren als TAB bezeichnet) veranschaulicht. Die in 7 veranschaulichte Technik beinhaltet Techniken des inneren Zuführungsdraht-Bondens (im folgenden als ILB bezeichnet) und des äußeren Zuführungsdraht-Bondens (im weiteren OLB als bezeichnet). 8 ist ein Diagramm, das ein Flußdiagramm des ILB und des OLB im Herstellungsablauf aus 7 veranschaulicht.
  • In den Figuren bezeichnet das Bezugszeichen 1 einen IC Baustein. Höcker 2 werden auf dem IC Baustein 1 angeordnet, und diese Höcker 2 sind Anschlüsse zum Durchführen des ILB. Ein Polyimid-Filmträger 4 zum darauf Bonden des IC Bausteins 1 besitzt innere Zuführungsdrähte 3 an seinen inneren Enden. Harz 5 ist auf die rückwärtige Oberfläche des IC Bausteins 1 einschließlich der gebindeten Teile zwischen den Höckern 2 und den inneren Zuführungsdrähten 3 geschichtet. Eine gedruckte Schaltungsplatte 6 ist gebildet, um den IC Baustein 1 über den Zuführungsdrahtrahmen 3' zu befestigen. Auf der gedruckten Schaltungsplatte 6 werden Verdrahtungselektroden 7 hergestellt. Der Zuführungsdrahtrahmen 3', der den äußeren Zuführungsdrahtteil bildet, ist über das Lot 8 auf der Verdrahtungselektrode 7, die auf der gedruckten Schaltungsplatte 6 gebildet ist, befestigt.
  • Als nächstes wird im folgenden ein Herstellungsverfahren einer Flip-Chip IC Baueinheit gemäß der TAB Technik beschrieben.
  • Nachdem Halbleitervorrichtungs-Schichten durch ein Waferverfahren im Schritt S71 hergestellt wurden, werden im Schritt S72 Elektroden gebildet. Anschließend wird in Schritt S73 (Wafertest) ein Test im Waferzustand ausgeführt, in Schritt S74 wird ein Zerschneiden/Aufteilen/Abschneiden durchgeführt und in Schritt S75 ein Expandieren. Danach werden die Au-Höcker 2, die auf den Elektroden auf dem IC Baustein 1 hergestellt sind, und die inneren Zuführungsdrähte 3 des Polyimid-Filmträgers 4 thermisch mit Druck miteinander verbunden, wodurch eine Flip-Chip ILB in Schritt S76 vervollständigt wird.
  • Als nächstes wird ein Kunststoffgießen in Schritt S77 ausgeführt, und ein Härten wird in Schritt S78, und in Schritt S79 werden die äußeren Zuführungsdrähte (Zuführungsdrahtrahmen) 3' mittels Stanzens geschnitten und in eine vorbestimmte Größe geformt und danach wird ein Einbrenntest in Schritt S80 durchgeführt, und der äußere Zuführungsdraht 3' wird mittels des Lots 8 auf das Verdrahtungssubstrat 6 gebondet, wodurch die Substratmontage OLB in Schritt S81 vervollständigt wird.
  • Bisher ist es notwendig, ein Verfahren zum Herstellen von Lot auf der Verdrahtungssubstratelektrode 7 anzuwenden. Als Einrichtung zum Bonden und anschließenden Erhitzen gibt es eine Pulswerkzeugerhitzung, eine konstante Werkzeugerhitzung, eine Lichtstrahlerhitzung und eine Lasererhitzung. Nachdem die substratmontierende OLB durchgeführt ist, wird ein Test der Vorrichtung in Schritt S82 durchgeführt.
  • Da die Flip-Chip Typ Baueinheit gemäß der herkömmlichen TAB Technik die vorstehend beschriebene Struktur besitzt, ist zum Bonden des Au-Höckers mit dem Ni-Au vergoldeten inneren Zuführungsdraht 3 im ILB Verfahren eine hohe Temperatur und ein hoher Druck erforderlich, und die Steuerung des verwendeten Drucks war schwierig. Wenn ein Abruptes Druckanlegen durchgeführt wird, wird der Siliziumoxidfilm unter der Aluminiumelektrode auf dem IC Baustein 1 beschädigt.
  • Zusätzlich verursacht die Induktivität am Zuführungsdrahtteil 3' für die OLB eine Verschlechterung der IC Baustein-Charakteristik und es ist erforderlich, dass der Zuführungsdraht so kurz wie möglich entworfen und hergestellt wird. Dies verursacht vor allem ein Problem in einer Hochfrequenzschaltung und einer Hochgeschwindigkeits-Schaltschaltung.
  • Zusätzlich, wenn als eine Gegenmaßnahme in einem Fall, in dem ein größerer Strom in einem IC Baustein fließt und eine Hitzeerzeugung verursacht, war es schwierig die Hitzeleitfähigkeit zwischen Strahlungsgraten und dem IC Baustein zu vergrößern.
  • Die internationale Patentanmeldung WO 91/09 419 A1 offenbart eine Flipchip Technologie und die Verwendung von elektrisch leitfähigen Polymeren und Dielektrika. Darin wird ein Verfahren zum Verbinden von Kontaktierflächen eines Flipchips mit Kontaktierflächen eines Substrats durch ein elektrisch leitfähiges Polymer beschrieben. Eine organische Schutzschicht wird selektiv über einer Oberfläche eines Flipchips gebildet, um dadurch freiliegende Kontaktierflächen auf dem Flipchip freizulassen. Eine elektrisch leitfähige polymerisierbare Vorläuferkomponente wird auf den Kontaktierflächen abgeschieden, welche sich auf ein Niveau über die organische Schutzschicht hinaus ausdehnen, um dadurch Erhebungen zu bilden. Die Erhebungen werden mit den Kontaktierflächen des Substrats ausgerichtet und dann mit diesen Kontaktierflächen kontaktiert. Die Erhebungen können entweder vor oder nach den Kontaktierungen der Erhebungen mit den Kontaktierflächen des Substrats polymerisiert werden, um elektrisch leitfähige Verbindungen zwischen den Kontaktierflächen des Flipchips und den Kontaktierflächen des Substrats zu bilden.
  • Die deutsche Offenlegungsschrift DE 2 352 329 A offenbart eine Halbleitervorrichtung, insbesondere eine getrennte bzw. abgesonderte Halbleitervorrichtung mit einer Elektrodenstruktur sowie ein Verfahren zur Herstellung. Die Halbleitervorrichtung, die insbesondere ein Transistor oder eine Diode sein kann, ist gekennzeichnet durch ein Halbleitersubstrat, das einen Halbleiterbereich mit entgegen gesetzter Leitfähigkeit als dieses Substrat, eine auf der Oberfläche des Halbleitersubstrats angeordnete Isolierungsschicht, eine auf der Oberfläche der Isolierungsschicht angeordnete Polymerharzschicht aufweist, durch eine Elektrode, die bis zu einem Teil des Halbleiterbereichs reicht, wobei die Polymerharzschicht und die Isolierungsschicht durchdringt und die sich auf der Oberfläche der Polymerharzschicht erstreckt, und durch einen mit der Elektrode in Verbindung stehenden Draht. Das Verfahren zur Herstellung dieser Halbleitervorrichtung ist dadurch gekennzeichnet, dass ein Halbleiterdraht hergestellt wird, das einen Halbleiterbereich mit entgegen gesetzter Leitfähigkeit als dieses Substrat aufweist.
  • Die europäische Patentanmeldung EP 0 520 841 A1 offenbart eine Verbundflipchip-Halbleitervorrichtung und ein Verfahren zur Herstellung derselben. Dahin ist ein Verfahren zum Unterstützen des Einbrennens von Verbundflipchip-Halbleitervorrichtungen beschrieben, welches es ermöglicht, simultan eine Mehrzahl von Vorrichtungen ohne die Notwendigkeit von individuellen Testfassungen einzubrennen. In einer Form beinhaltet das Verfahren das Bereitstellen eines eingeschobenen Substratmaterials mit einer Mehrzahl von Aufnahmeflächen, die als Einschübe dargestellt werden. Eine Mehrzahl von leitfähigen Trassen auf dem eingeschobenen Substratmaterial wird elektrisch mit einer Mehrzahl von elektrischen Durchkontaktierungslöchern gekoppelt, welche sich von einer ersten Oberfläche des eingeschobenen Substratmaterials zu einer zweiten Oberfläche erstrecken. Eine Halbleitermatrize wird in jeder der die Matrize aufnehmenden Flächen positioniert, d. h. auf jedem Einschub, so dass die Matrize elektrisch mit einer Mehrzahl von Durchkontaktierungslöchern gekoppelt ist. Die Halbleitermatrize wird durch Unterziehen des eingeschobenen Substratmaterials zu vorbestimmten Spannungen eingebrannt. Das eingeschobene Substratmaterial wird vereinzelt, um die aufnehmenden Flächen abzutrennen und eine Mehrzahl von Verbundflipchiphalbleitervorrichtungen zu bilden.
  • Die japanische Patentanmeldung JP 62-230027 A beschreibt die Herstellung einer Halbleitervorrichtung Darin werden vorstehende Elektroden in einem Aluminiumelektroden-Anschlussteil auf einem Halbleiterchip gebildet. Als nächstes wird der Halbleiterchip in einem synthetischen Harz vergraben und die Oberfläche dieser gehärteten synthetischen Harzsubstanz wird unter Verwendung eines Sandpapiers oder dergleichen poliert, um die Oberfläche der Harzschicht glatt zu machen und ebenso einen Teil der vorstehenden Elektroden freizulegen, die auf dem Halbleiterchip gebildet sind. Eine leitfähige Metallschicht aus Kupfer oder Nickel wird auf einer Oberfläche der synthetischen Harzschicht 7 durch Vakuumverdampfung, Sputtern oder elektroloses Plattieren abgeschieden. Nach dem wird der nicht mehr notwendige Teil der leitfähigen Metallschicht entfernt, um eine Schaltkreisleiterschicht zu bilden. Auf diese Weise wird die Verbindung eines Halbleiterchips leicht und ausdauernd bewirkt und eine hohe Zuverlässigkeit kann ebenso erreicht werden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltungsbaueinheit zu schaffen, die die vorstehend beschriebenen Probleme im ILB-Verfahren löst.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, das für die Herstellung der vorstehend beschriebenen integrierten Halbleiterschaltung geeignet ist.
  • Außerdem ist es eine Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltungsbaueinheit zu schaffen und ein Herstellungsverfahren dafür, das die Verschlechterung der elektrischen Charakteristik aufgrund der Induktivität am Zuführungsdrahtteil löst und die IC Baustein-Charakteristiken effektiv zur Geltung bringen.
  • Andere Vorteile der vorliegenden Erfindung werden aus der im Folgenden gegebenen detaillierten Beschreibung offensichtlich; es sollte jedoch verstanden werden, dass die detaillierte Beschreibung und ein besonderes Ausführungsbeispiel lediglich zur Veranschaulichung gemacht werden, da für den Fachmann verschiedene Veränderungen und Modifikationen innerhalb des Schutzbereichs der Erfindung aus dieser detaillierten Beschreibung offensichtlich werden.
  • Die vorstehenden Aufgaben werden durch die integrierte Halbleiterschaltungsbaueinheit nach Patentanspruch 1 und durch die Herstellungsverfahren nach den Patentansprüchen 7, 8, 9, 10 und 13 gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Patentansprüchen definiert.
  • Gemäß einem ersten Aspekt wird bei einem integrierten Halbleiterschaltungsbaustein und einem Herstellungsverfahren dafür ein IC Packungsverfahren in einem Waferzustand durchgeführt, der die extern wegführenden Elektroden einschließt, ein Aufbringen von Harz auf den Wafer im Waferzustand und ein Härten des Harzes wird im Waferzustand durchgeführt, um Verbindungsteile zwischen Glasbeschichtung und Harz zum Herstellen eines Barrierenteils zum Schutz des IC vor der Umgebung herzustellen. Dann wird ein Zerschneiden/Aufteilen/Abschneiden durchgeführt und dann wird ein Expandieren durchgeführt, um eine Flip-Chip Typ Baueinheit zu erhalten. Da das ILB Verfahren in der herkömmlichen TAB Technik einschließlich des Höckerbildungsverfahrens weggelassen wird, ist das Problem im herkömmlichen Verfahren, dass die Steuerung des angelegten Drucks im ILB Verfahren schwierig ist, gelöst.
  • Des Weiteren wird auch das andere Problem im herkömmlichen Verfahren, dass sich die elektrische Charakteristik verursacht durch eine Induktivität am Zuführungsdrahtteil verschlechtert, dadurch gelöst, dass ein innerer Zuführungsdraht und ein äußerer Zuführungsdraht weggelassen werden, dadurch dass das äußere Zuführungsdrahtbildungsverfahren in das Höcker-Herstellungsverfahren eingeschlossen ist, wodurch die IC Baustein-Charakteristiken effektiv zur Geltung gebracht werden. Zusätzlich, da ein Reinigen der extern wegführenden Elektroden erreicht und auch die Waferoberfläche geglättet wird und dann der IC Baustein auf einem Substrat montiert wird, wird die Herstellung und das Aufnehmen eines IC Bausteins in eine Baueinheit leicht und stabil mit hoher Genauigkeit durchgeführt.
  • Gemäß einem zweiten Ausführungsbeispiel wird eine nach dem Expandieren hergestellte Flip-Chip Typ Baueinheit provisorisch mittels Lötens auf einer Einbrenn-Platte montiert und dann wird ein Einbrenntest durchgeführt, es wird erhitzt, um den gelöteten Teil zu schmelzen. Dann wird die Baueinheit von der Einbrenn-Platte genommen und auf einer gedruckten Schaltungsplatte montiert, wobei die extern herausführenden Elektroden direkt auf die Verdrahtungsmuster auf der Platte gebondet werden, wodurch die Aufnahme der Elemente auf der gedruckten Schaltungsplatte vervollständigt wird. Dadurch wird ein Problem des herkömmlichen Verfahrens, dass ein IC Zuführungsdraht wahrscheinlich beim Einsetzen des IC Bausteins in einen großen IC Sockel mit Druck im herkömmlichen Einbrenntest verbogen wird, gelöst, wodurch eine besonders zuverlässige Vorrichtung erhalten wird.
  • Gemäß einem dritten Ausführungsbeispiel enthält ein Herstellungsverfahren für eine integrierte Halbleiterschaltungsbaueinheit ein Einbauen vieler Arten von ICs in jeweilige Flip-Chip Typ Baueinheiten, ein Montieren von ihnen auf einer gedruckten Schaltungsplatte mittels Lötens, ein Erhitzen von ihnen, um die Oberflächenspannungskorrektur durchzuführen, und ein Wiederholen von Mehrfach-Baustein-Systemtests mit Ersetzen von fehlerhaften Bausteinen, wodurch Mehrfach-Baustein-Module hergestellt werden. Dadurch werden höchst zuverlässige Mehrfach-Baustein-Module erhalten.
  • Gemäß einem vierten Aspekt enthält ein Montageverfahren einer integrierten Halbleiterschaltungsbaueinheit ein Aufbringen von Lot auf eine gedruckte Schaltungsplatte und ein Ankleben von Strahlungsgraten mittels hitzeleitfähigen Fetts an eine Oberfläche gegenüber einer Frontfläche der vorstehend beschriebenen schützenden Baueinheit, deren Frontfläche Elektroden darauf besitzt. Daher wird die in dem IC Baustein erzeugte Hitze direkt über die Strahlungsrate abgestrahlt, was in einem hohen Hitzeabstrahlungs-Wirkungsgrad resultiert.
  • Es zeigen:
  • 1 ein Diagramm, das einen Herstellungsablauf zum Herstellen einer Flip-Chip Typ Baueinheit einer integrierten Halbleiterschaltungsbaueinheit gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 2 ein Diagramm, das einen Ablauf für einen Einbrennvorgang einer Flip-Chip Typ Baueinheit gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 3 ein Diagramm, das einen Lötablauf einschließlich der Montage einer Flip-Chip Typ Baueinheit auf einem Einrenn-Testsubstrat und dem Herausnehmen derselben aus dem Einbrenn-Testsubstrat gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 4 ein Diagramm, das ein Beispiel eines Ablaufs zur Herstellung eines Mehrfach-Baustein-Moduls (multi-chip module) einer Flip-Chip Typ Baueinheit gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 5 ein Diagramm, das einen Ablauf zum Löten im Ablauf zur Herstellung eines Mehrfach-Baustein-Moduls einer Flip-Chip Typ Baueinheit gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
  • 6 ein Diagramm, das eine Struktur veranschaulicht, in der Strahlungsgrate am IC Baustein befestigt sind, um die innerhalb des IC einer Flip-Chip Typ Baueinheit erzeugte Hitze abzustrahlen, gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
  • 7 ein Diagramm, das einen Herstellungsablauf eines Flip-Chip IC als eine integrierte Halbleiterschaltungsbaueinheit gemäß der herkömmlichen TAB Technik veranschaulicht; und
  • 8 ein Diagramm, das die Verfahren von ILB und OLB im Herstellungsablauf eines Flip-Chip IC als einer integrierten Halbleiterschaltungsbaueinheit gemäß der herkömmlichen TAB Technik veranschaulicht.
  • Ausführungsbeispiel 1
  • 1 ist ein Diagramm, das einen Herstellungsablauf zur Herstellung einer Flip-Chip Typ Baueinheit einer integrierten Halbleiterschaltungsbaueinheit gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht.
  • In 1 ist der Elektrodenteil 14, der eine Aluminiumverdrahtung umfaßt, auf dem Wafer freigelegt, gerade bevor das Waferverfahren einer integrierten Halbleiterschaltung vervollständigt wird, und die anderen Teile sind mit einer Glasbeschichtung 13 beschichtet, wodurch elektronische Schaltungen auf der Waferoberfläche geschützt werden, wie in 1(b) oben veranschaulicht.
  • In 1 bezeichnet das Bezugszeichen 11 ein Substrat einschließlich epitaxial aufgewachsener Schichten und darauf hergestellter diffundierter Schichten. Ein Siliziumdioxidfilm 12 ist auf dem Substrat 11 gebildet. Ein Glasbeschichtungsfilm 13 ist als ein Oberflächenschutzfilm gebildet. Eine Elektrode 14 einer elektronischen Schaltung, die aus Aluminium besteht, ist gebildet. Bezugszeichen 15 bezeichnet Fotolack. Ein Metall 16 umfaßt Cr/Cu/Au und ist über dem Fotolack 15 aufgebracht, um eine Elektroden-Unterschicht zu bilden, die einen Teil 16a auf der Elektrode 14 bildet. Bezugszeichen 17 bezeichnet Fotolack. Ein Metall 18, das Au umfaßt, ist über dem Fotolack 17 aufgebracht, um eine externe Elektrode zu bilden, die ein Teil 18a bildet. Bezugszeichen 19 bezeichnet Fotolack. Bezugszeichen 20 bezeichnet Harz, das auf dem Glasbeschichtungsfilm 13 gebildet ist.
  • Ein Herstellungsvorgang zur Herstellung der Flip-Chip Typ Baueinheit wird im folgenden beschrieben.
  • Ein Waferverfahren wird in Schritt S1 ausgeführt, wobei ein Wafer, der eine Aluminiumelektrode 14 und einen Oberflächenschutzfilm 13 auf dem Substrat 11 über dem Oxidfilm 12 besitzt, hergestellt wird, wie in 1(b) oben gezeigt ist. Um eine externe Elektrode für die Elektrode 14 herzustellen, wird eine Photolithographietechnik verwendet, um den Fotolack 15 in Schritt S2 zu bilden, und ein Zerstäuben von Cr/Cu/Au 16 wird durchgeführt, um eine Unterschichtelektrode 16a auf der Elektrode 14 in Schritt S3 herzustellen.
  • Desweiteren wird eine Photolithographietechnik verwendet, um den Fotolack 17 in Schritt S4 zu bilden, und Galvanisieren von Au 18 wird durchgeführt, um die externe Elektrode 18a auf der Elektrodenunterschicht, die Teil 16a bildet, in Schritt S5 herzustellen. Die externe Elektrode 18a arbeitet als ein äußerer Zuführungsdraht.
  • Zusätzlich wird eine Photolithographietechnik verwendet, um den Fotolack 19 in Schritt S6 zu bilden, das Harz 20 wird in Schritt S7 aufgebracht und es wird in Schritt S8 ausgehärtet, um ein Barrierenteil zwischen dem Harz 20 und dem Glasbeschichtungsfilm 13 herzustellen.
  • Durch Herstellung dieses Barrierenteils, d. h. eines Kontaktteils zwischen Harz und Glasbeschichtung, ist es möglich, ein Eindringen von Wasser oder Natriumionen ins Innere des IC Bausteins zu verhindern, wodurch die Zuverlässigkeit der Vorrichtung verbessert wird. Die Herstellung des Barrierenteils ist im „Verpackungsvorgang" äußerst wichtig.
  • Als nächstes wird, um die Waferoberfläche zu glätten und die externen Elektroden zu reinigen, ein Oberflächenpolieren in Schritt S9 durchgeführt. Dieses Oberflächenpolieren ist in der vorliegenden Erfindung äußerst wichtig.
  • Im vorstehend beschriebenen Vorgang wird Fotolack für Photolithographie zweimal verwendet, d. h. im Elektrodenunterschicht-Bildungsvorgang in den Schritten S2 und S3 und im Bildungsvorgang für die externe Elektrode in den Schritten S4 und S5. Jedoch kann die Verwendung dieser Photolithographietechnik nur einmal bei der Elektrodenunterschicht-Bildung und der Bildung der externen Elektrode nacheinander auf der gesamten Oberfläche des Wafers durchgeführt werden und dann werden diese Elektroden zugleich miteinander geätzt.
  • Auch ist in diesem Fall die Bildung des Barrierenteils, d. h. des Kontaktteils zwischen dem Harz und der Glasbeschichtung, wichtig und weiterhin ist die Ebenheit der Waferoberfläche und die Reinheit der externen Elektroden, die durch das Oberflächenpolieren der Waferoberfläche erreicht werden, wichtig.
  • Während im vorstehend Beschriebenen Cr/Cu/Au und Au bei der Bildung von Elektroden verwendet werden, können andere Metalle, beispielsweise Mo, W, Ti, In oder Ni verwendet werden. Des Weiteren ist ein Isolierfilm nicht auf einen Siliziumdioxidfilm beschränkt und andere Arten von Filmen, beispielsweise ein Siliziumnitridfilm, können verwendet werden.
  • In der Flip-Chip Typ Baueinheit dieses vorstehend beschriebenen ersten Ausführungsbeispiels wird ein IC „Verpackungs vorgang" in einem Waferzustand durchgeführt, wodurch eine schubweise Verarbeitung ermöglicht wird, die zu einem verbesserten Herstellungswirkungsgrad, niedrigen Kosten und einer sehr präzisen "Verpackung" führt.
  • Zusätzlich, da die ILB im herkömmlichen "Verpackungsvorgang" in die Höckerbildung im Bildungsvorgang der externen Elektrode eingeschlossen ist und die äußere Zuführungsdrahtbildung in die Höckerbildung eingeschlossen ist, kann eine schubweise Verarbeitung im Waferzustand durchgeführt werden, die zu einem "Verpacken" mit niedrigen Kosten und hoher Präzision führt.
  • Zusätzlich, da der innere Zuführungsdraht und der äußere Zuführungsdraht in die extern herausführenden Elektroden eingeschlossen sind, kann der Zuführungsdrahtteil äußerst kurz gemacht werden und die Verschlechterung der elektrischen Charakteristiken aufgrund der Induktivität am Zuführungsdrahtteil wird vermieden, wodurch die IC Baustein-Charakteristiken effektiv zur Geltung gebracht werden. Dies kann die Belastung der Eingabe/Ausgabe-Schnittstellen-Schaltung des IC Bausteins verringern, wodurch ermöglicht wird, die Stromtreiberfähigkeit beim IC Schaltungsentwurf auf einen kleinen Wert festzusetzen, wodurch der Stromverbrauch verringert wird. Außerdem kann die Schaltungsgröße möglichst gering gemacht werden und der IC Bausteinbereich reduziert werden, da die Stromtreiberfähigkeit auf einen geringen Wert festgesetzt werden kann, und die Hitzeerzeugung durch den IC Baustein kann ebenso verringert werden. Demzufolge beeinflußt die vorliegende Erfindung vorteilhafterweise nicht nur die elektrischen Charakteristiken, sondern auch die peripheren Schaltungen und ihre Montageart, wodurch weiterhin niedrige Kosten und hohe Präzision beim "Verpacken" verwirklicht werden.
  • Ausführungsbeispiel 2
  • 2 ist ein Diagramm, das einen Herstellungsablauf einer integrierten Halbleiterschaltungsbaueinheit gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht und den Einbrennvorgang einer Flip-Chip Typ Baueinheit erklärt, wie leicht mit der herkömmlichen TAB Baueinheit verglichen werden kann.
  • In 2 wird, nach Durchführung des Wafervorgangs in Schritt S21, ein Elektrodenbildungsvorgang, der der herkömmlichen ILB entspricht, im Waferzustand in Schritt S22 durchgeführt. Nachdem in Schritt S23 der Photolithographievorgang durchgeführt wurde, wird in Schritt S24 ein Barrierenteil, d. h. ein Kontaktteil zwischen dem Harz und der Glasbeschichtung, zum Schutz der elektronischen Schaltungen auf der Oberfläche des IC Bausteins hergestellt. Dann wird ein Test von elektrischen Eigenschaften mittels Einbringens einer Sonde zum Wafer in Schritt S25 durchgeführt. Nachdem der Wafertest durchgeführt wurde, wird in Schritt S26 ein Zerschneiden/Aufteilen/Abschneiden durchgeführt, in Schritt S27 ein Expandieren und in Schritt S28 ein provisorisches Montieren eines IC Bausteins auf der Schaltungsplatte, das der herkömmlichen OLB entspricht.
  • Bis zu diesem Vorgang entspricht Schritt S22 aus 2 den Schritten S2 bis S5 aus 1, der Schritt S23 aus 2 entspricht dem Schritt S6 aus 1, der Schritt S24 aus 2 entspricht den Schritten S7 bis S10 aus 1, der Schritt S25 aus 2 entspricht dem Schritt S11 aus 1, der Schritt S26 aus 2 entspricht dem Schritt S12 aus 1 und der Schritt S27 aus 2 entspricht dem Schritt S13 aus 1.
  • Die provisorische Montage auf dem Substrat in Schritt S28 beabsichtigt die zwei folgenden Punkte.
  • Einer davon beruht auf dem Durchführen des Einbrenntests in Schritt S29 und der andere im Lotgleiten der externen Elektrode. Wenn das Lotgleiten der externen Elektrode durchgeführt wird und der IC an der Luft gelassen wird, ist es möglich, die Verschlechterung der Lotbenetzbarkeit des externen Elektrodenteils zu verhindern.
  • Beim Einbrenntest in Schritt S29 ist es, mittels Durchführung einer provisorischen Schaltungsplattenmontage eines IC Bausteins auf der Einbrennschaltungsplatte, möglich, einen sicheren Kontakt der Elektrode sicherzustellen, und auch, wenn dieselbe Einbrennschaltungsplatte wiederholt verwendet wird, werden sichere Kontakte der Elektrode ermöglicht, und es ist möglich, die Anzahl der Verwendungen der Einbrennschaltungsplatte in wirtschaftlicher Hinsicht zu vergrößern, wie es auch möglich ist, die Kosten für den Einbrenntest zu sparen.
  • Im Falle eines IC, für den ein Einbrenntest nicht notwendig ist, ist die provisorische Montage eines IC Bausteins auf der Schaltungsplatte nicht notwendigerweise erforderlich. Jedoch, auch in diesem Fall, um die Verschlechterung der Lotbenetzbarkeit zu verhindern, wird bevorzugterweise Lotgleiten durchgeführt. Wenn kein Problem mit der Lotbenetzbarkeit, ist Lotgleiten nicht erforderlich.
  • Nachdem der Einbrenntest in Schritt S29 vervollständigt ist, wird der IC in Schritt S31 aus der Einbrennschaltungsplatte herausgenommen, und der IC wird in einem Baustein-Einschub enthalten, um darin aufbewahrt zu werden.
  • Danach wird der IC auf einer gedruckten Schaltungsplatte mit den anderen ICs montiert, und in Schritt S32 wird eine OLB durchgeführt. Dann ist das Einbringen des IC Bausteins auf der gedruckten Schaltungsplatte vervollständigt und ein Arbeitstest der gedruckten Schaltungsplatte, d. h. der Schaltungsplattentest, wird in Schritt S33 durchgeführt, wodurch der Vorgang des IC Montierens auf einer gedruckten Schaltungsplatte vervollständigt wird.
  • In diesem vorstehend beschriebenen zweiten Ausführungsbeispiel ist, in einem Fall, in dem es erforderlich ist, den Einbrenntest durchzuführen, der elektrische Kontakt nicht durch Einbringen des IC Bausteins in einen IC Sockel mit Druck beim Fixieren des IC Bausteins auf der gedruckten Schaltungsplatte realisiert, sondern er ist durch Schmelzen des Lots realisiert, wodurch keine Fehler bei elektrischen Kontakten resultieren. Zusätzlich wird die Verschlechterung der elektrischen Charakteristiken aufgrund der Induktivität am Zuführungsdrahtteil eines derartigen Sockels vermieden und der Einbrenntest des IC Bausteins kann in einem Zustand durchgeführt werden, der näher dem wirklichen Verwendungszustand, auch von Hochfrequenzschaltungen oder Hochgeschwindigkeits-Schaltschaltungen, ist, wodurch der Einbrenntest mit hoher Präzision ermöglicht wird.
  • Ausführungsbeispiel 3
  • 3 ist ein Diagramm, das den Lötflußvorgang, d. h. das Montieren eines IC Bausteins auf einer Einbrenn-Test-Schaltungsplatte und das Herausnehmen des IC Bausteins aus der Einbrenn-Test-Schaltungsplatte, veranschaulicht, zur Herstellung einer Flip-Chip Typ Baueinheit gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. In 3 bezeichnet Bezugszeichen 21 eine Einbrenntest-Schaltungs platte. Gedruckte Verdrahtungen 22 werden auf der Einbrenntest-Schaltungsplatte 21 gebildet. Lötpaste 23 wird auf die gedruckten Verdrahtungen 22 auf der Einbrenntest-Schaltungsplatte 21 mittels Drucktechnik aufgebracht. Bezugszeichen 24 bezeichnet einen Flip-Chip Typ Baueinheit IC dieses dritten Ausführungsbeispiels der vorliegenden Erfindung.
  • Ein Herstellungsfluß dieses dritten Ausführungsbeispiels wird im folgenden beschrieben.
  • In Schritt S41 wird auf der Einbrenntest-Schaltungsplatte 21 Lot-Drucken durchgeführt, dann wird in Schritt S42 eine Flip-Chip Typ Baueinheit 24 mittels Absorbierens derselben mit einem Vakuummetallring aufgenommen und in Schritt S44 auf der Einbrenntest-Schaltungsplatte 21 mit Positionierung auf dem Lot 23 montiert.
  • Als nächstes wird in Schritt S45 ein Heizen durchgeführt, um die Lötpaste 23 zu schmelzen, wodurch die externen Elektroden dieses IC mit der gedruckten Verdrahtung 22 gebondet werden. Unterdessen funktioniert in dem Zustand, in dem die Lötpaste 23 geschmolzen ist, das Ausgleichen des IC mittels der Oberflächenspannung des Lots gut, und die Positionskorrektur wird aufgrund der Oberflächenspannung entlang des Musters der gedruckten Verdrahtung 22 auf dem Substrat 21 in Schritt S46 durchgeführt. Genauer wird in diesem Schritt S46 die Oberflächenspannungskorrektur derart durchgeführt, daß die Position des IC Bausteins, insbesondere die Positionen der Elektroden einschließlich ihrer Orientierung, mittels der Oberflächenspannung des geschmolzenen Lots korrigiert wird, um mit den Verdrahtungsmustern der gedruckten Schaltungsplatte zusammenzufallen. Nach Durchführung dieser Oberflächenspannungskorrektur ist die Temperatur durch Abstrahlung von Hitze in Schritt S47 gefallen und das Lot 23 ist erstarrt, wodurch die Montage des IC auf dem Substrat vervollständigt ist.
  • Danach wird in Schritt S48 der Einbrenntest durchgeführt. Nachdem der Einbrenntest beendet ist, wird eine Qualitätssicherheits-Untersuchung oder ähnliches des IC Bausteins durchgeführt und der Test der elektrischen Charakteristiken wird vervollständigt. Dabei kann nicht nur der Einbrenntest, sondern auch der gewöhnliche Test bei Raumtemperatur mit Löten des IC auf das Substrat 21 auf diese Weise durchgeführt werden. So wird die Montage, die herkömmlich durch Verwendung des IC Sockels durchgeführt wird, mittels Lötens durchgeführt.
  • Nach Beendung dieser Tests wird erneut Heizen durchgeführt, um in Schritt S49 den erstarrten Teil des Lots zu schmelzen, und es wird in Schritt S50 mittels eines Vakuummetallrings aufgenommen. Dann wird der IC aus dem Substrat 21 herausgenommen und in Schritt S51 Hitzeabstrahlung durchgeführt und danach wird es in Schritt S52 in einen Einschub enthalten, um darin aufbewahrt zu werden. Hier wird Lötgleiten des Lots 23' für den externen Elektrodenteil des IC 24 durchgeführt, und die Lotbenetzbarkeit im nächsten Lötvorgang wird verbessert.
  • In diesem vorstehend beschriebenen dritten Ausführungsbeispiel wird, ähnlich dem zweiten Ausführungsbeispiel, die Montage eines IC Bausteins auf der Einbrennschaltungsplatte nicht mittels Einbringens des IC Bausteins in einen IC Sockel oder ähnlichem mittels Drucks durchgeführt, sondern durch Verbinden der Elektroden mit Schmelzen des Lots. Daher treten dort keine Kontaktfehler und keine Verschlechterung der elektrischen Charakteristiken aufgrund der Induktivität an den Zuführungsdrahtteilen des Sockels oder ähnlichem auf. Dies resultiert darin, dass der Einbrenntest in einem Zustand durchgeführt werden kann, der näher dem wirklichen Gebrauchszustand, auch für eine Hochfrequenzschaltung oder eine Hochgeschwindigkeits-Schaltschaltung ist, wodurch die Präzision des Einbrenntests verbessert wird.
  • Ausführungsbeispiel 4
  • 4 ist ein Flussdiagramm, das das Einbringen einer Flip-Chip Typ Baueinheit in ein Mehrfach-Baustein-Modul (im Folgenden als „MCM" bezeichnet) gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht.
  • Der Herstellungsablauf wird im Folgenden beschrieben.
  • In Schritt S61 wird Lötpaste auf eine gedruckte Schaltungsplatte gedruckt und in Schritt S62 wird die Flip-Chip Typ Baueinheit der vorliegenden Erfindung mittels des Vakuummetallrings aufgenommen und die Positionsausrichtung wird durchgeführt (Schritt S63), um die Montage in Schritt S64 durchzuführen. Durch Wiederholen dieses Vorgangs wird eine Vielzahl von verschiedenen Arten von ICs montiert. Nach Beendigung der Montage wird in Schritt S65 ein Heizen durchgeführt und die Lötpaste auf der gedruckten Schaltungsplatte wird geschmolzen, um in Schritt S66 die Oberflächenspannungskorrektur ähnlich der durchzuführen, die in Schritt S46 im dritten Ausführungsbeispiel durchgeführt wird. Danach wird in Schritt S67 Hitzeabstrahlung durchgeführt, wodurch das Löten und die Montage einer Vielzahl von verschiedenen Arten von ICs vervollständigt wird.
  • Als nächstes wird ein Tester mittels Anbringen einer Sonde oder ähnlichem an die Testanschlüsse der Schaltungsplatte, auf der die Montage des IC durchgeführt wird, angeschlossen, wodurch ein Mehrfach-Baustein-Systemtest in Schritt S68 durchgeführt wird. Zu diesem Zeitpunkt wird, wenn ein fehlerhafter IC entdeckt wird, wiederum ein Heizen durchgeführt und fehlerhafte ICs werden entfernt und nicht fehlerhafte ICs, die separat vorbereitet werden, werden in Schritt S69 montiert, um dann Oberflächenspannungskorrektur durchzuführen und danach wird Hitzeabstrahlung durchgeführt, um die Montage einer Vielzahl von verschiedenen Arten von ICs mittels Lötens zu vervollständigen. Wiederum wird in Schritt S68 der Mehrfach-Baustein-Systemtest durchgeführt, um in Schritt S70 den Mehrfach-Baustein IC (MCM) zu vervollständigen.
  • 5 ist ein Diagramm, das einen Vorgang des Lötens der vorstehend beschriebenen Flip-Chip Typ Baueinheit auf einem Mehrfach-Baustein-Modul veranschaulicht. In 5 bezeichnet Bezugszeichen 31 ein MCM Verdrahtungssubstrat. Eine gedruckte Verdrahtung 32 ist auf der MCM gedruckten Schaltungsplatte 31 gebildet. Lötpaste 33 ist auf die gedruckte Schaltungsplatte 31 mittels einer Drucktechnik aufgedruckt. Bezugszeichen 24 bezeichnet einen Flip-Chip Typ Baueinheit IC dieses vierten Ausführungsbeispiels der vorliegenden Erfindung.
  • Bei diesem Lötvorgang wird der IC Baustein 24 mittels Absorbierens desselben mit einem Vakuummetallring 35 aufgenommen und auf der gedruckten Schaltungsplatte 31 positioniert montiert, wie im Montageschritt S64 in 4. In der Figur bezeichnet Bezugszeichen 23' einen Lötgleitteil der erstarrten und befestigten externen Elektrode und Bezugszeichen 33' bezeichnet Lot, das mittels Hitzeabstrahlung erstarrt ist, nachdem die Lötpaste 33 und das erstarrte Lot 23' des Lötgleitteils geschmolzen sind.
  • In diesem vierten Ausführungsbeispiel kann, ähnlich wie in den vorstehend beschriebenen zweiten und dritten Ausführungs beispielen, die Montage eines IC Bausteins auf dem Mehrfach-Baustein-Modul der Flip-Chip Typ Baueinheit erreicht werden, indem der Mehrfach-Baustein-Systemtest nicht durch Einbringen des Bausteins in den IC Sockel oder ähnliches mit Druck durchgeführt wird, sondern durch Durchführen von Elektrodenverbindung mittels Schmelzens des Lots ohne Erhalten irgendeines fehlerhaften Kontakts oder irgendeiner Verschlechterung von elektrischen Charakteristiken aufgrund der Induktivitäten am Zuführungsdrahtteil des Sockels oder etwas ähnlichem, und mit hoher Genauigkeit in einem Zustand, der näher dem wirklichen Gebrauchszustand, auch für Hochfrequenzschaltungen und Hochgeschwindigkeits-Schaltschaltungen, ist, wodurch ein System einschließlich eines hochzuverlässigen Mehrfach-Baustein-Moduls realisiert wird.
  • Ausführungsbeispiel 5
  • 6 ist ein Diagramm, das ein Verfahren zum Anbringen von Strahlungsgraten zur Abstrahlung von Hitze, die innerhalb des IC Bausteins erzeugt wird, gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht.
  • In 6 bezeichnet Bezugszeichen 31 eine gedruckte Schaltungsplatte, und eine gedruckte Verdrahtung 32 wird auf der gedruckten Schaltungsplatte 31 gebildet. Ein Flip-Chip Typ Baueinheit IC 24 gemäß diesem fünften Ausführungsbeispiel der vorliegenden Erfindung ist auf der gedruckten Schaltungsplatte 31 gebildet, der auf der gedruckten Verdrahtung 32 über die erstarrte Lötpaste 33' befestigt ist. Silikonfett 36 ist geschaffen, um Strahlungsgrate 37 auf der rückwärtigen Oberfläche des Flip-Chip Typ Baueinheit IC 24 zu befestigen.
  • Beim Anbringungsverfahren von Strahlungsgraten gemäß diesem fünften Ausführungsbeispiel werden die Strahlungsgrate 37 unter Verwendung des Silikonfetts 36 auf der rückwärtigen Oberfläche des Flip-Chip Typ Baueinheit IC 24 befestigt, wobei die Baueinheit IC auf die gedruckte Verdrahtung 32 gelötet ist, die auf der gedruckten Schaltungsplatte 31 gebildet ist. Auch, wenn hier das Fett 36 verwendet wird, ist es nicht auf Silikonfett beschränkt, sondern anderes Fett, das hitzeleitfähiges Fett ist, kann verwendet werden.
  • Wie in 6 veranschaulicht, werden in der Flip-Chip Typ Baueinheit dieses fünften Ausführungsbeispiels als eine Maßnahme zur Hitzeabstrahlung, wenn viel Strom durch einen IC Baustein fließt, Strahlungsgrate direkt in Kontakt mit der freigelegten rückwärtigen Oberfläche des IC Bausteins gemacht, wobei die rückwärtige Oberfläche verwendet wird, die gegenüber der vorderen Oberfläche ist, die Elektroden besitzt, des IC Bausteins, die im Montagezustand freigelegt ist, wodurch eine Montageart realisiert wird, die einen hohen Hitzeabstrahlungs-Wirkungsgrad besitzt. Dadurch kann ein großer Strom durch den IC Baustein fließen, wodurch Schaltungen mit höherer Frequenz und höherer Schaltgeschwindigkeit realisiert werden.
  • Wie aus der vorstehenden Beschreibung offensichtlich, wird gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung ein IC Einbringungsvorgang in einem Waferzustand durchgeführt, einschließlich extern wegführender Elektroden, ein Aufbringen von Harz auf den Wafer im Waferzustand und ein Härten des Harzes wird im Waferzustand durchgeführt, um Verbindungsteile zwischen Glasbeschichtung und Harz zu bilden, um einen Barrierenteil zum Schutz des IC vor der Umgebung herzustellen, dann wird Zerschneiden/Aufteilen/Abschneiden durchgeführt und danach wird Expandieren durchgeführt, um eine Flip-Chip Typ Baueinheit zu erhalten. Da der ILB Vorgang in der herkömmlichen TAB Technik, der im Höckerbildungs vorgang eingeschlossen ist, weggelassen wird, ist das Problem im herkömmlichen Verfahren, daß es schwierig ist, den angelegten Druck im ILB Vorgang zu steuern, gelöst. Desweiteren ist ebenso das andere Problem im herkömmlichen Verfahren, daß sich die elektrische Charakteristik, verursacht durch eine Induktivität am Zuführungsdrahtteil, verschlechtert, dadurch gelöst, daß ein innerer Zuführungsdraht und ein äußerer Zuführungsdraht weggelassen werden, da der in den Höckerherstellungsvorgang eingeschlossene Bildungsvorgang für den äußeren Zuführungsdraht in der vorliegenden Erfindung ebenso weggelassen wird, wodurch die IC Baustein-Charakteristiken effektiv zur Geltung gebracht werden. Zusätzlich, da ein Reinigen der extern herausführenden Elektroden erreicht wird und auch die Waferoberfläche geglättet wird und dann der IC Baustein auf einem Substrat montiert wird, werden die Herstellung und das "Verpacken" eines IC Bausteins in eine Baueinheit leicht und stabil mit hoher Präzision durchgeführt.
  • Gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung wird eine nach der Expansion hergestellte Flip-Chip Typ Baueinheit provisorisch auf einer Einbrennschaltungsplatte mittels Lötens montiert und dann wird ein Einbrenntest durchgeführt, sie wird erhitzt, um den gelöteten Teil zu schmelzen, und die Baueinheit wird aus der Einbrennschaltungsplatte herausgenommen und auf eine gedruckte Schaltungsplatte mit extern herausführenden Elektroden montiert, die direkt auf die Verdrahtungsmuster auf der Schaltungsplatte gebondet sind, wodurch ein Einbringen der Elemente auf der gedruckten Schaltungsplatte vervollständigt wird. Daher ist ein Problem im herkömmlichen Verfahren, daß ein IC Zuführungsdraht wahrscheinlich beim Einbringen des IC Bausteins in einen IC Sockel mit Druck im herkömmlichen Einbrenntest gebogen wird, gelöst, was zu einer hochzuverlässigen Vorrichtung führt.
  • Gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung umfaßt ein Herstellungsverfahren für eine integrierte Halbleiterschaltungsbaueinheit ein Einbringen von einer Vielzahl von Arten von ICs in jeweilige Flip-Chip Typ Baueinheiten, ein Montieren von ihnen auf einer gedruckten Schaltungsplatte mittels Lötens, ein Erhitzen von ihnen, um die Oberflächenspannungskorrektur durchzuführen, und ein Wiederholen von Mehrfach-Baustein-Systemtests mit Ersetzen von fehlerhaften Bausteinen, wodurch vielfach Bausteinmodule hergestellt werden. Daher werden höchstzuverlässige Mehrfach-Baustein-Module erhalten.
  • Gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung enthält ein Montageverfahren einer integrierten Halbleiterschaltungsbaueinheit ein Aufbringen von Lot auf eine gedruckte Schaltungsplatte und ein Befestigen von Strahlungsgraten mittels hitzeleitfähigen Fetts auf einer rückwärtigen Oberfläche gegenüber einer vorderen Oberfläche eines IC Bausteins der vorstehend beschriebenen Schutz-Baueinheit, deren vordere Oberfläche Elektroden darauf besitzt. Daher wird die Hitze, die im IC Baustein erzeugt wird, direkt über die Strahlungsgrate abgestrahlt, was zu einem hohem Hitzeabstrahlungs-Wirkungsgrad führt.
  • Eine integrierte Halbleiterschaltungsbaueinheit mit einem kunststoffversiegelten IC Baustein wird mittels der folgenden Schritte hergestellt: Herstellung von extern herausführenden Elektroden auf einem Wafer einschließlich eines IC Bausteins unter Verwendung von Photolithographie in einem Waferverfahren, um einen IC Baustein herzustellen, Aufbringen von Harz auf dem Wafer im Waferzustand und Härten des Wafers, Polieren der Oberfläche des Wafers, wodurch die extern herausführenden Elektroden gereinigt werden, und Durchführen von Zerschneiden/Aufteilen/Abschneiden des Wafers und Expandieren des Wafers. So enthält die integrierte Halbleiterschaltungsbaueinheit Einbringen von Harz, und eine polierte Elektrode auf dem Wafer wird erhalten. Daher wird das Problem im herkömmlichen Vorgang, daß es schwierig ist, den angelegten Druck im ILB Vorgang zu steuern, vermieden. Desweiteren wird es vermieden, daß die elektrischen Charakteristiken des IC Bausteins verschlechtert werden, verursacht durch die Induktivität am Zuführungsdrahtteil der extern herausführenden Elektrode, dadurch daß die inneren Zuführungsdrähte und die äußeren Zuführungsdrähte weggelassen werden, da der Bildungsvorgang des äußeren Zuführungsdrahts, der in den Höckerherstellungsvorgang eingeschlossen ist, weggelassen wird, wodurch die IC Baustein-Charakteristiken effektiv zur Geltung gebracht werden.

Claims (19)

  1. Integrierte Halbleiterschaltungsbaueinheit, die folgendes aufweist: eine externe Elektrode (18a), die auf einem IC-Baustein gebildet ist, einen auf dem IC-Baustein mit Ausnahme einer Fläche der externen Elektrode gebildeten Oberflächenschutzfilm (13) mit der gleichen Größe wie der IC-Baustein, und eine ausgehärtete Harzschicht (20), die auf dem Oberflächenschutzfilm (13) gebildet ist, wobei ein Barriereteil zwischen dem Oberflächenschutzfilm (13) und der Harzschicht (20) vorgesehen ist, und, eine Oberfläche der Harzschicht (20) und eine Oberfläche der externen Elektrode (18a), die auf dem IC-Baustein vorgesehen sind, mittels Oberflächenpolieren geglättet und gereinigt sind.
  2. Integrierte Halbleiterschaltungsbaueinheit nach Anspruch 1, die ferner aufweist: eine innere Elektrode (14), die über einen Leitungsdraht mit einer auf dem IC-Baustein vorgesehenen elektronischen Schaltung elektrisch verbunden ist, und eine externe Elektrode (18a), die mit der inneren Elektrode (14) elektrisch verbunden ist.
  3. Integrierte Halbleiterschaltungsbaueinheit nach Anspruch 2, worin die freigelegte Fläche einer Oberfläche der externen Elektrode (18a) größer ist als diejenige der inneren Elektrode (14).
  4. Integrierte Halbleiterschaltungsbaueinheit nach Anspruch 2, worin ein eine Elektrodenunterschicht bildender Teil (16a) an einem intermediären Teil zwischen der inneren Elektrode (14) und der externen Elektrode (18a) vorgesehen ist.
  5. Integrierte Halbleiterschaltungsbaueinheit nach einem der Ansprüche 1 bis 4, worin zur Erleichterung des Lötens Lot auf eine Oberfläche der externen Elektrode (18a) aufgetragen ist.
  6. Integrierte Halbleiterschaltungsbaueinheit nach einem der Ansprüche 1 bis 5, welche ferner das folgende umfasst: einen Lamellenkühler (37) zur Abstrahlung der durch den IC-Baustein erzeugten Wärme, welcher mittels hitzeleitfähigem Fett an der Oberfläche des IC-Bausteins gegenüber der Oberfläche mit der externen Elektrode (18a) angebracht ist.
  7. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsbaueinheit, das die folgenden Schritte umfasst: Vorsehen eines Halbleitersubstrats (11), das Silizium enthält und als unterste Schicht der integrierten Halbleiterschaltungsbaueinheit dient, Aufbringen eines Oxidfilms (12) auf dem Halbleitersubstrat (11), Ausbilden einer oder mehrerer externer, wegführender Elektroden (18a), die in einem oder mehreren vorgegebenen Bereichen auf dem Oxidfilm (12) gebildet sind, wobei die externen, wegführenden Elektroden sich nach oben erstrecken, Aufbringen eines Oberflächenschutzfilms (13) auf den Oxidfilm (12), wobei der Oberflächenschutzfilm den äußeren Umkreis der externen, wegführenden Elektroden (18a) umgibt, Aufbringen einer Harzschicht (20) auf den Oberflächenschutzfilm (13), Aushärten der Harzschicht, so dass ein Barriereteil zwischen der Harzschicht (20) und dem Oberflächenschutzfilm (13) erzeugt wird, wobei die Harzschicht (20) den äußeren Umkreis der externen, wegführenden Elektroden (18a) umgibt, so dass die Oberfläche der externen, wegführenden Elektroden (18a) im Wesentlichen dasselbe Niveau wie die Oberfläche der Harzschicht (20) hat.
  8. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsbaueinheit, die ein Silizium-Halbleitersubstrat (11), einen auf dem Substrat, angeordneten Oxidfilm (12), einen auf dem Oxidfilm (12) angeordneten Oberflächenschutzfilm (13), eine ausgehärtete Harzschicht (20) und eine polierte externe, wegführende Elektrode (18a) auf dem Wafer beinhaltet, wobei das Verfahren die folgenden Schritte aufweist: Herstellen von externen, wegführenden Elektroden (18a) auf einem Wafer einschließlich eines IC-Bausteins unter Verwendung von Fotolithografie in einem Wafervorgang zur Herstellung eines IC-Bausteins, Vorsehen eines Fotolacks (19) auf der externen Elektrode (18a), Anordnen der Oberflächenschutzfilmschicht (13), so dass sie die äußere Umfangsoberfläche der extern wegführenden Elektroden (18a) umgibt, Aufbringen einer Harzschicht (20) auf den Oberflächenschutzfilm (13), Aushärten der Harzschicht, so dass ein Barriereteil zwischen der Harzschicht (20) und dem Oberflächenschutzfilm (13) erzeugt wird, wobei die Harzschicht (20) die äußere Umfangsoberfläche der externen, wegführenden Elektroden (18a) umgibt, so dass Oberflächen der extern wegführenden Elektroden im Wesentlichen auf dem gleichen Niveau wie eine Oberfläche der Harzschicht (20) sind, Härten des Harzes, Polieren der Oberfläche der gehärteten Harzschicht und der externen, wegführenden Elektroden, wodurch die externen, wegführenden Elektroden gereinigt werden, und Durchführen von Zerschneiden/Aufteilen/Abschneiden des Wafers und Expandieren des Wafers, wodurch eine Baueinheit vom Flip-Chip-Typ hergestellt wird.
  9. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsbaueinheit vom Flip-Chip-Typ, wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen eines Wafers mit einer darauf erzeugten elektrischen Schaltung, mit einer Elektrode (14) der elektrischen Schaltung und mit einem Oberflächenschutzfilm (13), welcher im Wesentlichen auf dem gleichen Niveau wie die Elektrode in dem Wafer ausgebildet ist, Aufbringen einer Harzschicht (20) auf den Oberflächenschutzfilm (13), Aushärten der Harzschicht, so dass ein Barriereteil zwischen der Harzschicht (20) und dem Oberflächenschutzfilm (13) erzeugt wird, und Erzeugen einer externen, wegführenden Elektrode (18a), die elektrisch mit der Elektrode (14) der elektrischen Schaltung verbunden ist.
  10. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsbaueinheit vom Flip-Chip-Typ, wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen eines Wafers mit einer darauf erzeugten elektrischen Schaltung, wobei der Wafer das Folgende mit einschließt: eine Elektrode (14) der elektrischen Schaltung, einen Oberflächenschutzfilm (13), welcher im Wesentlichen auf dem gleichen Niveau wie die Elektrode in dem Wafer ausgebildet ist, eine ausgehärtete Harzschicht (20), welche auf dem Oberflächenschutzfilm (13) ausgebildet ist, ein Barriereteil, welches zwischen der Oberflächenschutzschicht (13) und der ausgehärteten Harzschicht (20) ausgebildet ist, und eine externe wegführende Elektrode, die elektrisch mit der Elektrode (14) der elektrischen Schaltung verbunden ist, Durchführen eines Wafertests auf dem Wafer, und Schneiden des Wafers nach Durchführung des Wafertests.
  11. Verfahren nach Anspruch 8, das ferner folgende Schritte umfasst: Provisorische Montage der Baueinheit vom Flip-Chip-Typ nach dem Expandieren auf einem Einbrennsubstrat mittels Durchführen von Löten, Durchführen eines Einbrenntests der Baueinheit vom Flip-Chip-Typ im provisorisch montierten Zustand, Erhitzen und Schmelzen des gelöteten Teils und Herausnehmen der Baueinheit vom Flip-Chip-Typ aus dem Einbrennsubstrat, und Montieren der Baueinheit vom Flip-Chip-Typ auf einer gedruckten Schaltungsplatte unter Verwendung der extern wegführenden Elektrode.
  12. Verfahren nach Anspruch 9, wobei nach der provisorischen Montage und vor dem Durchführen des Einbrenntests die Baueinheit erhitzt wird, um das Lot zu schmelzen und dadurch die Oberflächenspannungskorrektur durchzuführen und die Baueinheit erneut erhitzt wird.
  13. Verfahren zur Herstellung eines Mehrfachbaustein-Moduls einschließlich einer Vielzahl von integrierten Halbleiterschaltungsbaueinheiten, wobei das Verfahren folgendes umfasst: Erhalten einer Vielzahl von IC-Baueinheiten vom Flip-Chip-Typ gemäß Anspruch 8, Montieren einer Vielzahl von IC-Baueinheiten vom Flip-Chip-Typ auf einer gedruckten Schaltungsplatte mittels Löten, und Durchführen eines Mehrfachbaustein-Systemtests mit Wiederholen eines Ersetzens von fehlerhaften Bausteinen.
  14. Verfahren nach Anspruch 13, das ferner folgende Schritte umfasst: Erhitzen der Baueinheit nach der provisorischen Montage und vor dem Durchführen des Einbrenntests, um das Lot zu schmelzen und dadurch die Oberflächenspannungskorrektur durchzuführen und erneutes Erhitzen der Baueinheit.
  15. Verfahren zur Herstellung eines Mehrfachbaustein-Moduls unter Verwendung eines Vielzahl von integrierten Halbleiterschaltungsbaueinheiten gemäß einem der Ansprüche 7 bis 13, das ferner folgende Schritte aufweist: Montage mehrerer Arten von integrierten Halbleiterschaltungsbaueinheiten vom Flip-Chip-Typ auf einem Verdrahtungssubstrat durch Löten, Durchführen eines Mehrfachbaustein-Systemtests, Finden eines fehlerhaften Bausteins und Entnahme von Lot, um den fehlerhaften Baustein durch einen getrennt hergestellten nicht-fehlerhaften Baustein zu ersetzen, und Einbau durch Löten, wobei die vorstehenden Schritte wiederholt durchgeführt werden, bis mit dem Test festgestellt wird, dass das Mehrfachbaustein-Modul nicht fehlerhaft ist.
  16. Verfahren nach Anspruch 15, das ferner folgendes umfasst: einen Schritt zum Erhitzen und Schmelzen von Lot, um eine Oberflächenspannungskorrektur durchzuführen, und wiederum Erhitzen zwischen dem Schritt der Montage und dem Schritt zur Durchführung eines Tests des Mehrfachbaustein-Moduls.
  17. Verfahren nach einem der Ansprüche 7 bis 16, wobei die integrierte Halbleiterschaltungsbaueinheit auf einem Substrat befestigt wird, um einen Einbrenntest durch Löten durchzuführen.
  18. Verfahren nach einem der Ansprüche 7 bis 17, wobei die integrierte Halbleiterschaltungsbaueinheit auf einem Substrat befestigt wird, um einen elektrischen Eigenschaftstest durch Löten für die Massenproduktion durchzuführen.
  19. Verfahren nach einem der Ansprüche 7 bis 18, wobei eine Oberfläche der externen Elektrode mit Lot versehen wird und die integrierte Halbleiterschaltungsbaueinheit auf einem Substrat befestigt wird.
DE4338432A 1992-11-11 1993-11-10 Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür Expired - Lifetime DE4338432B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4-327335 1992-11-11
JP32733592A JP3007497B2 (ja) 1992-11-11 1992-11-11 半導体集積回路装置、その製造方法、及びその実装方法

Publications (2)

Publication Number Publication Date
DE4338432A1 DE4338432A1 (de) 1994-05-19
DE4338432B4 true DE4338432B4 (de) 2009-01-02

Family

ID=18197991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4338432A Expired - Lifetime DE4338432B4 (de) 1992-11-11 1993-11-10 Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür

Country Status (4)

Country Link
US (4) US5907786A (de)
JP (1) JP3007497B2 (de)
KR (1) KR970006534B1 (de)
DE (1) DE4338432B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP2000258495A (ja) 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US7015066B2 (en) * 2001-09-05 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP4373851B2 (ja) * 2004-05-28 2009-11-25 株式会社ディスコ 板状物に形成された電極の加工方法
JP4972280B2 (ja) * 2004-12-09 2012-07-11 ローム株式会社 半導体装置
JP4702827B2 (ja) * 2004-12-24 2011-06-15 ローム株式会社 半導体装置およびその製造方法
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
US7902060B2 (en) * 2008-12-23 2011-03-08 Intel Corporation Attachment using magnetic particle based solder composites
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
CN109003969A (zh) * 2018-08-21 2018-12-14 佛山市国星光电股份有限公司 一种基于高密度显示的cob封装方法、系统及cob器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2352329A1 (de) * 1972-10-18 1974-05-02 Hitachi Ltd Halbleitervorrichtung
JPS62230027A (ja) * 1986-03-31 1987-10-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
WO1991009419A1 (en) * 1989-12-18 1991-06-27 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
EP0490125A1 (de) * 1990-11-20 1992-06-17 Sumitomo Electric Industries, Ltd. Verfahren zum Montieren von Halbleiterelementen
EP0520841A1 (de) * 1991-06-27 1992-12-30 Motorola, Inc. Zusammengesetzte Flip-Chip-Halbleiteranordnung und Verfahren zu ihrer Herstellung und zum Einbrennen

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE248907C (de) * 1911-01-11
NL248907A (de) 1959-03-02
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry
US3535773A (en) * 1968-04-03 1970-10-27 Itt Method of manufacturing semiconductor devices
US3798754A (en) * 1972-05-15 1974-03-26 Motorola Inc Semiconductor strain gage and method of fabricating same
US4017886A (en) * 1972-10-18 1977-04-12 Hitachi, Ltd. Discrete semiconductor device having polymer resin as insulator and method for making the same
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
JPS60241228A (ja) * 1984-05-16 1985-11-30 Hitachi Comput Eng Corp Ltd 半導体チツプ
JPS62136049A (ja) * 1985-12-10 1987-06-19 Fuji Electric Co Ltd 半導体装置の製造方法
JPS62147735A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd フリツプチツプの製法
US4730666A (en) * 1986-04-30 1988-03-15 International Business Machines Corporation Flexible finned heat exchanger
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
JP2586911B2 (ja) * 1987-07-24 1997-03-05 株式会社 アデック 管内検査装置
JPH01128546A (ja) 1987-11-13 1989-05-22 Hitachi Ltd 半導体集積回路装置
JPH01256141A (ja) * 1988-04-06 1989-10-12 Fujitsu Ltd 半田付け方法
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
JPH02177540A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置
US4975764A (en) 1989-06-22 1990-12-04 David Sarnoff Research Center, Inc. High density BiCMOS circuits and methods of making same
JPH03240236A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 半導体素子
JP2616227B2 (ja) * 1990-11-24 1997-06-04 日本電気株式会社 半導体装置
DE9016903U1 (de) * 1990-12-14 1991-07-04 B. Achberger & Sohn GmbH & Co., 8998 Lindenberg Braut-Kopfschmuck
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH04304640A (ja) 1991-04-01 1992-10-28 Matsushita Electron Corp 半導体装置およびその製造方法
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JP3128878B2 (ja) 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JP3053675B2 (ja) * 1991-09-09 2000-06-19 ローム株式会社 半導体装置およびその製造方法
US5281772A (en) * 1991-10-28 1994-01-25 Delco Electronics Corporation Electrical connector having energy-formed solder stops and methods of making and using the same
US5289337A (en) * 1992-02-21 1994-02-22 Intel Corporation Heatspreader for cavity down multi-chip module with flip chip
ATE171807T1 (de) * 1992-04-01 1998-10-15 Canon Kk Anzeigegerät
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JP3534501B2 (ja) * 1995-08-25 2004-06-07 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2352329A1 (de) * 1972-10-18 1974-05-02 Hitachi Ltd Halbleitervorrichtung
JPS62230027A (ja) * 1986-03-31 1987-10-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
WO1991009419A1 (en) * 1989-12-18 1991-06-27 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
EP0490125A1 (de) * 1990-11-20 1992-06-17 Sumitomo Electric Industries, Ltd. Verfahren zum Montieren von Halbleiterelementen
EP0520841A1 (de) * 1991-06-27 1992-12-30 Motorola, Inc. Zusammengesetzte Flip-Chip-Halbleiteranordnung und Verfahren zu ihrer Herstellung und zum Einbrennen

Also Published As

Publication number Publication date
KR970006534B1 (en) 1997-04-29
US5907786A (en) 1999-05-25
US6469397B2 (en) 2002-10-22
US6204566B1 (en) 2001-03-20
DE4338432A1 (de) 1994-05-19
JP3007497B2 (ja) 2000-02-07
JPH06151587A (ja) 1994-05-31
US20010041382A1 (en) 2001-11-15
US6284554B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69211456T2 (de) Flip-Chip-Verfahren zur Verbindung eines Halbleiterchips
DE10223850B4 (de) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE69309197T2 (de) Methode und Apparat zur Montage von Multichip-Modulen
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102014111533A1 (de) Chipanordnung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right