DE19700963C2 - Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung - Google Patents
Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden SchaltungsanordnungInfo
- Publication number
- DE19700963C2 DE19700963C2 DE19700963A DE19700963A DE19700963C2 DE 19700963 C2 DE19700963 C2 DE 19700963C2 DE 19700963 A DE19700963 A DE 19700963A DE 19700963 A DE19700963 A DE 19700963A DE 19700963 C2 DE19700963 C2 DE 19700963C2
- Authority
- DE
- Germany
- Prior art keywords
- dcb substrate
- components
- semiconductor components
- soldering
- active semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
Leistungsmodule werden in vielen Anwendungsbereichen für unterschiedli
che Aufgaben eingesetzt, beispielsweise zur Drehzahl- und Leistungsrege
lung von Elektromotoren. Bestandteil derartiger Leistungsmodule ist eine
als Leistungseinheit fungierende Schaltungsanordnung, die in der Regel so
wohl aktive Halbleiterbauelemente wie Leistungshalbleiterbauelemente als
auch passive Bauelemente wie Widerstände (bsp. Shunts zur Strommessung)
und ggf. Kondensatoren aufweist. Die Leistungshalbleiterbauelemente ar
beiten im Schaltbetrieb, weshalb hohe Stromänderungsgeschwindigkeiten
auftreten; aufgrund dieser hohen Stromänderungsgeschwindigkeiten ist
zur Vermeidung von Überspannungen ein induktionsarmer Aufbau der
Schaltungsanordnung erforderlich.
Als Trägerkörper für die aktiven Halbleiterbauelemente (insbesondere die
Leistungshalbleiterbauelemente) der Schaltungsanordnung wird daher und
aus Gründen der ausreichenden Wärmeabfuhr ihrer Verlustleistung üblicher
weise ein sogenanntes DCB-Substrat ("direct copper bonding") verwendet,
das aus einer von zwei Kupferschichten umgebenen (bsp. aus Aluminium
oxid Al2O3 bestehenden) Keramikschicht zusammengesetzt ist; die aktiven
Halbleiterbauelemente (Leistungshalbleiterbauelemente) werden hierbei auf
die obere Kupferschicht des DCB-Substrats aufgelötet und mittels Bonddräh
ten kontaktiert. Die obere Kupferschicht des DCB-Substrats wird strukturiert
(unterbrochen), wodurch Leiterbahnen zur Verbindung der Leistungshalblei
terbauelemente gebildet werden.
Das DCB-Substrat wird zur mechanischen Stabilisierung und zur Wärmeab
fuhr auf eine als Schaltungsträger dienende Metallplatte aufgebracht, übli
cherweise aufgelötet; diese Metallplatte gibt die Verlustwärme an ein Kühl
system weiter.
Die passiven Bauelemente (insbesondere die Widerstände) der Schaltungsan
ordnung werden vorteilhafterweise meist in Dickschichttechnik realisiert
(d. h. auf einen Keramikträger gedruckt); dieser Keramikträger wird in einem
separaten Fertigungsschritt auf den Schaltungsträger benachbart zum DCB-
Substrat aufgeklebt (beispielsweise mittels eines Wärmeleitklebers).
Nachteilig hierbei ist, daß
- - für das Löten der DCB-Substrate und für das Aufkleben der Keramikträger auf den Schaltungsträger getrennte Prozeßschritte und Technologien er forderlich sind, was Zeitaufwand und Kosten verursacht,
- - die Verbindung (Kontaktierung) zwischen den auf den Keramikträgern aufgebrachten passiven Baulementen und den auf den DCB-Substraten aufgebrachten aktiven Halbleiterbaulementen der Schaltungsanordnung durch deren räumliche Trennung problematisch ist; es werden lange Ver bindungsleitungen und Kontaktfahnen benötigt, die sich als parasitäre In duktivitäten negativ auf die Eigenschaften der Schaltungsanordnung bzw. des Leistungmoduls auswirken (Generierung von Überspannungen, EMV-Problematik).
Die DE 35 38 933 A1 zeigt darüber hinaus ein Leistungsmodul, bei dem der
Keramikträger zusammen mit den aktiven Bauelementen auf dem DCB-
Substrat verlötet wird. Die Lötverbindung hat hierbei eine reine Befesti
gungs- und Wärmeleitfunktion. Hierbei entfällt zwar der zusätzliche Prozeß
schritt des Aufklebens, jedoch wird weiterhin eine Vielzahl von Bonddräh
ten zur elektrischen Kontaktierung der passiven Bauelemente mit der auf
dem DCB-Substrat angeordneten Leitbahnstruktur benötigt. Bonddrähte
sind jedoch aufwendig und störanfällig gegen mechanische Belastungen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung ei
nes Leistungsmoduls gemäß dem Oberbegriff des Patentanspruchs 1
anzugeben, bei dem
anzugeben, bei dem die Kontaktierung
auf einfache Weise erfolgt.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen
des Patentanspruches 1 gelöst.
Vorteilhafte Weiterbildungen des Verfahrens sind Bestandteil der weiteren
Patentansprüche.
Beim vorgestellten Verfahren zur Herstellung eines Leistungsmoduls wird
zumindest ein Teil der passiven Bauelemente mittels Dickschichttechnik rea
lisiert (d. h. durch Aufbringen einer ersten Druckschicht als das eigentliche
Bauelement und mindestens einer weiteren, sich lateral an die erste Druck
schicht anschließenden, als Kontaktfläche fungierenden Druckschicht auf ei
nen Keramikträger); der derart bedruckte Keramikträger (die Dickschicht
schaltung) wird mit der Druckseite auf die durch Ausbildung von Leiterbah
nen und Anschlußflächen geeignet strukturierte Oberseite des DCB-Substrats
(die obere Kupferschicht) aufgelegt und mit dem DCB-Substrat dadurch ver
bunden, daß die Kontaktfläche/n auf die korrespondierenden Anschlußflä
chen des DCB-Substrats aufgelötet werden; eine Verbindung (Kontaktierung)
mit den anderen auf dem DCB-Substrat angeordneten Halbleiter
bauelementen kann auf geeignete Weise entweder direkt über Leiterbah
nen oder über Bonddrähte erfolgen. Das DCB-Substrat wird auf geeignete
Weise mit dem Schaltungsträger der Schaltungsanordnung verbunden, bsp.
auf diesen Schaltungsträger (bsp. eine Metallplatte) aufgelötet. Die Verlust
leistung der auf dem Keramikträger angeordneten passiven Bauelemente
(insbesondere der Widerstände) wird hierdurch über den Keramikträger und
das DCB-Substrat an den Schaltungsträger abgeführt. Die Keramikträger mit
den passiven Bauelementen (den Widerständen) können gleichzeitig mit
dem Löten der aktiven Halbleiterbauelemente auf das DCB-Substrat und/
oder gleichzeitig mit dem Löten des DCB-Substrats auf den Schaltungsträger
gelötet werden, so daß hierfür kein eigener Prozeßschritt erforderlich ist;
d. h. das Löten der Dickschichtschaltung (passive Bauelemente auf Keramik
träger) kann gleichzeitig mit dem Löten der aktiven Halbleiterbauelemente
auf das DCB-Substrat oder gleichzeitig mit dem Löten des DCB-Substrats auf
den Schaltungsträger oder gleichzeitig mit dem Löten der aktiven Halblei
terbauelemente auf das DCB-Substrat und des DCB-Substrats auf den Schal
tungsträger durchgeführt werden.
Auf den Keramikträger können neben den in Dickschichttechnik realisierten
Bauelementen weitere Bauelemente (bsp. SMD-Bauelemente) aufgebracht
und mittels Kontaktflächen mit der übrigen Schaltungsanordnung verbun
den werden.
Die Vorteile des genannten Verfahrens zur Herstellung eines Leistungsmo
duls bestehen darin, daß
- - Herstellungsaufwand und damit Kosten des Leistungsmoduls durch den gleichzeitig erfolgenden, für die passiven Bauelemente (die Widerstände) und die aktiven Halbleiterbauelemente erforderlichen Lötvorgang redu ziert werden,
- - aufgrund der geringen Anzahl an Verbindungsleitungen der Schaltungs anordnung und der Reduzierung der Leitungslänge der ggf. noch vorhan denen Verbindungsleitungen ein einfacher und kompakter Aufbau gege ben ist,
- - durch die geringen Leitungslängen der Verbindungsleitungen und der Re duzierung der parasitären Induktivitäten Überspannungen und damit Be einträchtigungen der Funktionsweise des Leistungsmoduls vermieden werden.
Im folgenden ist das Verfahren zur Herstellung eines Leistungsmoduls an
hand eines Ausführungsbeispiels im Zusammenhang mit der Zeichnung be
schrieben; in der Figur ist eine schematische Ansicht des Aufbaus des Lei
stungsmoduls in einer Schnittzeichnung dargestellt.
Die bsp. auf einem Schaltungsträger 2 mit den Maßen 99 mm × 57 mm × 3
mm angeordnete Schaltungsanordnung 1 des Leistungsmoduls umfaßt bsp.
mehrere Leistungshalbleiterbauelemente 11 (Leistungstransistoren und Lei
stungsdioden) und mehrere Widerstände 10 als Shunts zur Messung der
Transistorströme.
Als Trägerkörper für die als Halbleiterelemente ausgebildeten Leistungs
halbleiterbauelemente 11 und für die in Dickschichttechnik realisierten Wi
derstände 10 ist ein DCB-Substrat 3 vorgesehen, das sich aus der ersten (zur
Bildung von Leiterbahnen und Anschlußflächen strukturierten) Kupfer
schicht 32, der als Oxidschicht ausgebildeten Keramikschicht 31 und der
zweiten (unstrukturierten) Kupferschicht 33 zusammensetzt. Die Leistungs
halbleiterbauelemente 11, bsp. die als Halbleiterelement (Halbleiter-Chip)
ausgebildeten Leistungstransistoren und Leistungsdioden, werden auf die
Anschlußflächen der ersten Kupferschicht 32 (d. h. auf die Oberseite des DCB-
Substrats 3) mittels des Lots 15 aufgelötet und durch diesen Lötprozeß mit
dem DCB-Substrat 3 (der ersten Kupferschicht 32) mechanisch (insbesondere
zur Wärmeabfuhr ihrer Verlustleistung) und elektrisch über Bonddrähte 12
verbunden. Die Widerstände 10 aus der Widerstandsbahn 13, den beiden la
teral sich an die Widerstandsbahn 13 anschließenden Kontaktflächen 14 (Me
tallisierungen) und einer nicht dargestellten Schutzschicht (Passivierung)
werden auf einen Keramikträger 21 gedruckt; dieser Keramikträger 21 wird
unter Verwendung der Kontaktflächen 14 auf die hierfür auf der Oberseite
des DCB-Substrats 3 (der ersten Kupferschicht 32) vorgesehenen Anschlußflä
chen aufgelötet (mittels des Lots 15). Beispielsweise wird dieser Lötvorgang
gleichzeitig mit dem Löten der Leistungshalbleiterbauelemente 11 auf das
DCB-Substrat 3 durchgeführt und anschließend das DCB-Substrat 3 mit den
aufgebrachten aktiven Halbleiterbauelementen 11 und passiven Bauelemen
ten 10 auf den bsp. als metallische Kupferplatte ausgebildeten Schaltungs
träger 2 aufgelötet.
Claims (4)
1. Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halblei
terbauelemente (11) und passive Bauelemente (10) aufweisenden Schal
tungsanordnung (1) und mit einem Schaltungsträger (2), wobei zumindest
ein Teil der aktiven Halbleiterbauelemente (11) auf ein DCB-Substrat (3)
aufgelötet und zumindest ein Teil der passiven Bauelemente (10) in Dick
schichttechnik auf mindestens einen Keramikträger (21) gedruckt wird,
und wobei die Oberseite (32) des DCB-Substrats (3) zur Bildung von Leiter
bahnen und Anschlußflächen zur Aufnahme der aktiven Halbleiterbau
elemente (11) und der passiven Bauelemente (10) der Schaltungsanord
nung (1) strukturiert wird,
dadurch gekennzeichnet,
- - daß auf eine Druckseite des mindestens einen Keramikträgers (21) für jedes vorgesehene passive Bauelement (10) in Dickschichttechnik eine erste, die Eigenschaften des passiven Bauelements (10) bestimmende Druckschicht (13) und mindestens eine Kontaktfläche (14) als weitere, sich lateral an die erste Druckschicht (13) anschließende Druckschicht gedruckt wird,
- - und daß der mindestens eine Keramikträger (21) über die mindestens eine Kontaktfläche (14) mit der/den korrespondierenden Anschlußflä che/n des DCB-Substrats (3) mittels töten elektrisch verbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Löten der
Keramikträger (21) gleichzeitig mit dem Löten der aktiven Halbleiterbauele
mente (11) auf das DCB-Substrat (3) und/oder gleichzeitig mit dem Löten des
DCB-Substrats (3) auf den Schaltungsträger (2) erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf den
Keramikträger (21) weitere Bauelemente aufgebracht werden.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekenn
zeichnet, daß der Keramikträger (21) mit der Druckseite, auf der das passive
Bauelement (10) und die mindestens eine Kontaktfläche (14) angeordnet
sind, auf Oberseite (32) des DCB-Substrats (3) aufgelegt wird und daß die
mindestens eine Kontaktfläche (14) in direktem Kontakt mit der/den korre
spondierenden Anschlußfläche/n des DCB-Substrats (3) mittels Löten elek
trisch verbunden wird.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19700963A DE19700963C2 (de) | 1997-01-14 | 1997-01-14 | Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung |
US09/341,527 US20020008967A1 (en) | 1997-01-14 | 1998-01-14 | Power module with a circuit arrangement comprising active semiconductor components and passive components, and method for producing same |
JP53376998A JP2001508240A (ja) | 1997-01-14 | 1998-01-14 | 能動半導体部品および受動部品を備えた回路装置を有するパワーモジュールならびにその製造方法 |
EP98906929A EP1008231A2 (de) | 1997-01-14 | 1998-01-14 | Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu |
PCT/EP1998/000655 WO1998032213A2 (de) | 1997-01-14 | 1998-01-14 | Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu |
US09/341,527 US6344973B1 (en) | 1997-01-14 | 1998-01-14 | Power module with a circuit arrangement comprising active semiconductor components and passive components, and method for producing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19700963A DE19700963C2 (de) | 1997-01-14 | 1997-01-14 | Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19700963A1 DE19700963A1 (de) | 1998-07-16 |
DE19700963C2 true DE19700963C2 (de) | 2000-12-21 |
Family
ID=7817310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19700963A Expired - Fee Related DE19700963C2 (de) | 1997-01-14 | 1997-01-14 | Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (2) | US20020008967A1 (de) |
EP (1) | EP1008231A2 (de) |
JP (1) | JP2001508240A (de) |
DE (1) | DE19700963C2 (de) |
WO (1) | WO1998032213A2 (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
EP1063700B1 (de) * | 1999-06-22 | 2012-07-25 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
DE10024516B4 (de) * | 2000-05-18 | 2006-03-09 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleitermodul |
DE60040614D1 (de) | 2000-08-18 | 2008-12-04 | Mitsubishi Electric Corp | Leistungsmodul |
DE10062108B4 (de) | 2000-12-13 | 2010-04-15 | Infineon Technologies Ag | Leistungsmodul mit verbessertem transienten Wärmewiderstand |
DE10158185B4 (de) * | 2000-12-20 | 2005-08-11 | Semikron Elektronik Gmbh | Leistungshalbleitermodul mit hoher Isolationsfestigkeit |
DE10063714C2 (de) * | 2000-12-20 | 2002-11-07 | Semikron Elektronik Gmbh | Leistungshalbleitermodul mit hoher Isolationsfestigkeit |
DE10117775A1 (de) * | 2001-04-09 | 2002-10-17 | Abb Research Ltd | Leistungshalbleitermodul sowie Verfahren zum Herstellen eines solchen Leistungshalbleitermoduls |
CN1522127A (zh) * | 2001-06-28 | 2004-08-18 | �ʼҷ����ֵ�������˾ | 医用x射线装置及其电源组件 |
DE10204200A1 (de) * | 2002-02-01 | 2003-08-21 | Conti Temic Microelectronic | Leistungsmodul |
DE10213648B4 (de) * | 2002-03-27 | 2011-12-15 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
US6797889B1 (en) * | 2002-05-30 | 2004-09-28 | Johnson Controls Automotive Electronics | Assembly of power circuits and numerical data printed on a multilayer board |
DE10229337B4 (de) * | 2002-06-29 | 2007-04-05 | Robert Bosch Gmbh | Elektronische Baugruppe |
DE10230712B4 (de) * | 2002-07-08 | 2006-03-23 | Siemens Ag | Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger |
US8368150B2 (en) * | 2003-03-17 | 2013-02-05 | Megica Corporation | High performance IC chip having discrete decoupling capacitors attached to its IC surface |
US6775145B1 (en) * | 2003-05-14 | 2004-08-10 | Cyntec Co., Ltd. | Construction for high density power module package (case II) |
US7243421B2 (en) * | 2003-10-29 | 2007-07-17 | Conductive Inkjet Technology Limited | Electrical connection of components |
JP4091562B2 (ja) * | 2004-03-29 | 2008-05-28 | ファナック株式会社 | モータ駆動装置 |
WO2005106383A2 (en) * | 2004-04-22 | 2005-11-10 | Zygo Corporation | Interferometry systems and methods of using interferometry systems |
DE102006021412B3 (de) * | 2006-05-09 | 2007-11-15 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
JP5261982B2 (ja) | 2007-05-18 | 2013-08-14 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
DE102008026347B4 (de) | 2008-05-31 | 2010-08-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper |
DE102012106135A1 (de) * | 2012-07-09 | 2014-05-22 | Cryoelectra Gmbh | Planarer Symmetrierübertrager mit verbesserter Wärmeabführung |
US10242969B2 (en) * | 2013-11-12 | 2019-03-26 | Infineon Technologies Ag | Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same |
CN109671633A (zh) * | 2017-10-17 | 2019-04-23 | 株洲中车时代电气股份有限公司 | 一种高压igbt衬板绝缘方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3538933A1 (de) * | 1985-11-02 | 1987-05-14 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4410874A (en) * | 1975-03-03 | 1983-10-18 | Hughes Aircraft Company | Large area hybrid microcircuit assembly |
US4658332A (en) * | 1983-04-04 | 1987-04-14 | Raytheon Company | Compliant layer printed circuit board |
JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
US5119272A (en) * | 1986-07-21 | 1992-06-02 | Mitsumi Electric Co., Ltd. | Circuit board and method of producing circuit board |
US4788524A (en) * | 1987-08-27 | 1988-11-29 | Gte Communication Systems Corporation | Thick film material system |
JPH0376201A (ja) * | 1989-08-07 | 1991-04-02 | Ford Motor Co | 層状厚膜抵抗器及びその製造方法 |
US5621701A (en) * | 1989-08-10 | 1997-04-15 | Lockheed Martin Tactical Systems, Inc. | Controlled compliance acoustic baffle |
US5291375A (en) * | 1991-09-30 | 1994-03-01 | Kabushiki Kaisha Toshiba | Printed circuit board and electric device configured to facilitate bonding |
US5276423A (en) * | 1991-11-12 | 1994-01-04 | Texas Instruments Incorporated | Circuit units, substrates therefor and method of making |
US5818699A (en) * | 1995-07-05 | 1998-10-06 | Kabushiki Kaisha Toshiba | Multi-chip module and production method thereof |
US5621240A (en) * | 1995-09-05 | 1997-04-15 | Delco Electronics Corp. | Segmented thick film resistors |
US5872403A (en) * | 1997-01-02 | 1999-02-16 | Lucent Technologies, Inc. | Package for a power semiconductor die and power supply employing the same |
US5855995A (en) * | 1997-02-21 | 1999-01-05 | Medtronic, Inc. | Ceramic substrate for implantable medical devices |
TW408453B (en) * | 1997-12-08 | 2000-10-11 | Toshiba Kk | Package for semiconductor power device and method for assembling the same |
-
1997
- 1997-01-14 DE DE19700963A patent/DE19700963C2/de not_active Expired - Fee Related
-
1998
- 1998-01-14 EP EP98906929A patent/EP1008231A2/de not_active Withdrawn
- 1998-01-14 JP JP53376998A patent/JP2001508240A/ja active Pending
- 1998-01-14 US US09/341,527 patent/US20020008967A1/en active Granted
- 1998-01-14 US US09/341,527 patent/US6344973B1/en not_active Expired - Fee Related
- 1998-01-14 WO PCT/EP1998/000655 patent/WO1998032213A2/de not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3538933A1 (de) * | 1985-11-02 | 1987-05-14 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul |
Also Published As
Publication number | Publication date |
---|---|
EP1008231A2 (de) | 2000-06-14 |
WO1998032213A2 (de) | 1998-07-23 |
US6344973B1 (en) | 2002-02-05 |
US20020008967A1 (en) | 2002-01-24 |
JP2001508240A (ja) | 2001-06-19 |
WO1998032213A3 (de) | 1999-03-18 |
DE19700963A1 (de) | 1998-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19700963C2 (de) | Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
EP0221399B1 (de) | Leistungshalbleitermodul | |
EP1255299B1 (de) | Leistungshalbleitermodul in Druckkontaktierung | |
EP1450404B1 (de) | Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul | |
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
DE19520700B4 (de) | Halbleiterbausteinanordnung | |
EP0649565B1 (de) | Montageeinheit für mehrlagenhybrid mit leistungsbauelementen | |
DE102004018469B3 (de) | Leistungshalbleiterschaltung | |
DE102006034679A1 (de) | Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben | |
EP0805494A2 (de) | Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise | |
DE4338432B4 (de) | Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür | |
DE19509441C2 (de) | Integrierte Hybrid-Leistungsschaltungsvorrichtung | |
EP1378008A2 (de) | Leistungsmodul | |
DE102004041088B4 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung | |
DE69004581T2 (de) | Plastikumhüllte Hybrid-Halbleiteranordnung. | |
WO2000074446A1 (de) | Intelligentes leistungsmodul | |
DE102007036841B4 (de) | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung | |
WO2005106954A2 (de) | Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
DE10204200A1 (de) | Leistungsmodul | |
DE3444699C2 (de) | ||
WO2014146830A1 (de) | Leistungsmodul mit mindestens einem leistungsbauelement | |
WO2007045112A1 (de) | Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr | |
DE102007002807B4 (de) | Chipanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 90411 NUERN |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ALCATEL, PARIS, FR |
|
8339 | Ceased/non-payment of the annual fee |