JP3534501B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3534501B2
JP3534501B2 JP24088395A JP24088395A JP3534501B2 JP 3534501 B2 JP3534501 B2 JP 3534501B2 JP 24088395 A JP24088395 A JP 24088395A JP 24088395 A JP24088395 A JP 24088395A JP 3534501 B2 JP3534501 B2 JP 3534501B2
Authority
JP
Japan
Prior art keywords
resin
pellet
substrate
area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24088395A
Other languages
English (en)
Other versions
JPH0964090A (ja
Inventor
広 菊地
哲哉 林田
正克 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP24088395A priority Critical patent/JP3534501B2/ja
Priority to TW084111153A priority patent/TW430964B/zh
Priority to US08/694,425 priority patent/US5849606A/en
Priority to KR1019960034227A priority patent/KR100412156B1/ko
Publication of JPH0964090A publication Critical patent/JPH0964090A/ja
Application granted granted Critical
Publication of JP3534501B2 publication Critical patent/JP3534501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、半導体装置、特に、半
導体ペレット（以下、ペレットまたはチップという。）
がフリップ・チップ（ｆｌｉｐ ｃｈｉｐ）接続により
配線基板（以下、単に基板という。）にボンディングさ
れている半導体装置に関し、例えば、集積回路が作り込
まれたペレットが基板上にコントロールド・コラップス
・ボンディング（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐ
ｓｅ ｂｏｎｄｉｎｇ。以下、ＣＣＢという。）により
機械的かつ電気的に接続されている半導体装置に利用し
て有効な技術に関する。 【０００２】 【従来の技術】フリップチップ接続とはペレットが能動
素子面を基板に向けて接続される技術である。通常、ペ
レットに半田等によってバンプ（突起電極、Ｂｕｍｐ）
が形成され、ペレットが裏返しに配されて基板の指定位
置に整合された後に、バンプが溶融されて形成される接
続端子群によって一括して機械的かつ電気的に接続され
る。バンプはペレットの周辺部だけでなく、ペレットの
任意の位置に配置することができるため、１５×１５の
マトリクスとしただけで容易に２５０個のＩ／Ｏ数が取
れる。 【０００３】バンプによって形成された接続端子の信頼
性はペレットと基板との熱膨張係数（ｃｏｅｆｆｉｃｉ
ｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）
の整合によって決まるため、基板材料にはペレットと同
一材料であるシリコン（Ｓｉ）か、または、炭化シリコ
ン（ＳｉＣ）や窒化アルミニウム（ＡｌＮ）のように熱
膨張係数がシリコンに近い材料が使用される。ちなみ
に、このような金属の熱疲労を表現する式として、Ｃｏ
ｆｆｉｎ−Ｍａｎｓｏｎの式が広く知られている。ペレ
ットと基板との熱整合を確保することができない組み合
わせの場合には、樹脂で補強する方法が取られる。 【０００４】ところで、コンピュータの実装において
は、実装遅延を可及的に小さくするために、パッケージ
によって占有される面積を減少させることが必須であ
る。したがって、ペレット・サイズと同じ程度までコン
パクトにしたパッケージが求められるため、フリップ・
チップ接続を利用したパッケージが開発されている。こ
のようなパッケージとして、マイクロ・キャリア（ｍｉ
ｃｒｏ ｃａｒｒｉｅｒｆｏｒ ＬＳＩｃｈｉｐ。以
下、ＭＣＣという。）がある。すなわち、ＭＣＣは基板
にペレットが半田バンプによるＣＣＢによってフリップ
・チップ接続されたパッケージである。シリコン製のペ
レットとの熱整合を確保するために、このＭＣＣにおい
ては基板にムライト・セラミックが使用されている。 【０００５】また、このＭＣＣにおいてペレットと基板
との間の薄い空間に補強用樹脂を充填することによって
ＣＣＢはんだバンプによる接続端子部の接続寿命を延ば
す技術を述べている例として、１９９０年９月発行の電
子情報通信学会論文誌Ｃ−１１ ＶＯＬ．Ｊ７３−Ｃ−
IIＮＯ．９第５１６頁〜第５２４頁の曽我太佐男他によ
る「フリップチップ実装の高信頼化に及ぼす樹脂補強効
果」や、特公昭６３−６４０５５号公報がある。 【０００６】なお、ＭＣＣを述べてある例としては、株
式会社日経ＢＰ社発行「実践講座ＶＬＳＩパッケージン
グ技術（下）」１９９３年５月３１日発行Ｐ１７３〜Ｐ
１７８、がある。 【０００７】 【発明が解決しようとする課題】しかしながら、ペレッ
トの能動素子がレイアウトされた所謂アクティブ・エリ
アを避けるために、接続端子群がペレットの周辺部に複
数の環状列に配置された場合には、ペレットと基板との
薄い空間内に補強用樹脂が注入される際に未充填箇所が
発生するという問題点があることが本発明者によって明
らかにされた。充填された補強用樹脂層の内部に未充填
部が生成されると、接続端子の断線不良や短絡不良の原
因になるため、結局、パッケージしいては半導体装置の
信頼性に大きな悪影響を及ぼすことになる。したがっ
て、ペレットと基板との間の薄い空間に補強用樹脂層が
形成される場合には、補強用樹脂層の内部に未充填部が
無いことを予め保証する必要がある。 【０００８】本発明の目的は、ペレットと基板との間に
接続端子群によって形成された薄い空間に樹脂が充填さ
れて成形される補強用樹脂層に未充填部が発生するのを
防止することができる半導体装置を提供することにあ
る。 【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。 【００１０】 【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。 【００１１】すなわち、四角形の半導体ペレットまたは
基板のいずれか一方の一主面に複数個のバンプが半導体
ペレットの周辺部に対応するように複数の環状列に形成
されるバンプ形成工程と、半導体ペレットが基板の一主
面に配置されて前記バンプ群が溶融されて半導体ペレッ
トと基板とを機械的かつ電気的に接続する接続端子群が
形成される接続端子形成工程と、半導体ペレットと基板
との間に接続端子群によって形成された薄い空間に補強
用樹脂が充填されて補強用樹脂層が成形される補強用樹
脂充填工程とを備えており、前記バンプ形成工程におい
て、前記バンプ環状列群の一部に欠如部がこの環状列群
の径方向内外を連絡するように形成され、前記補強用樹
脂充填工程において、前記補強用樹脂が接続端子環状列
群の前記欠如部または欠如部に対向する部位からペレッ
トと基板との薄い空間内に充填されることを特徴とする
半導体装置の製造方法であって、前記補強用樹脂が前記
接続端子環状列群の欠如部と反対側から充填されるとと
もに、前記バンプ環状列群の欠如部の周方向の間口は少
なくとも、充填時における前記補強用樹脂が前記接続端
子環状列群の欠如部の中空と中実との境において表面張
力によって一時停止した状態において、相対向する双方
の境の補強用樹脂同士の接触を回避する寸法に設定され
ていることを特徴とする。 【００１２】 【作用】前記した手段において、補強用樹脂が接続端子
環状列群の欠如部と反対側から半導体ペレットと基板と
の薄い空間に充填された場合には、充填された補強用樹
脂は樹脂と半導体ペレットおよび基板との界面張力（表
面張力）に依存する薄い空間の毛細管現象によって、多
数個の接続端子が林立した存在エリア、および、その環
状列群の内側の接続端子が無い不存在エリアを満たすよ
うに浸透して行く。この際、存在エリアは樹脂の充填容
積が小さいため、存在エリアを浸透した樹脂は不存在エ
リアを浸透する樹脂よりも先に欠如部の中空と中実との
境に達し、その境において表面張力によって一時停止し
た状態になる。この一時停止期間中に、不存在エリアを
浸透して来た樹脂は開口を維持している欠如部を通じて
不存在エリア内の空気を全て完全に押し出すため、不存
在エリア内に未充填箇所が生成されるのは防止されるこ
とになる。そして、欠如部内に樹脂が充填すると、欠如
部の境において一時停止していた樹脂は欠如部内に充填
した樹脂と合体した状態になるため、半導体ペレットと
基板との間の薄い空間内には存在エリアから不存在エリ
アまで全体にわたって未充填部の無い補強用樹脂層が成
形されることになる。 【００１３】他方、前記した手段において、補強用樹脂
が接続端子環状列群の欠如部から半導体ペレットと基板
との薄い空間に充填された場合には、充填された補強用
樹脂は薄い空間の毛細管現象によって多数個の接続端子
が林立した存在エリアおよびその環状列群の内側の接続
端子が無い不存在エリアを満たすように浸透して行く。
この際、不存在エリアは樹脂の充填容積が大きいが、欠
如部が不存在エリアの樹脂充填口として作用するため、
不存在エリアを浸透する樹脂は存在エリアを浸透する樹
脂よりも早く反対側へ向かって浸透して行くことにな
る。したがって、不存在エリアを浸透する樹脂は不存在
エリア内の空気をその周囲の存在エリアにおける未充填
の接続端子間の隙間から全て完全に排出させることにな
り、その結果、不存在エリア内に未充填箇所が生成され
るのは防止されることになる。そして、不存在エリア内
に補強用樹脂が完全に充填された後に、残りの存在エリ
アに補強用樹脂が浸透するため、半導体ペレットと基板
との間の薄い空間内には存在エリアから不存在エリアま
で全体にわたって未充填部の無い補強用樹脂層が成形さ
れることになる。 【００１４】 【実施例】図１は本発明の一実施例である半導体装置を
示す図であり、図２〜図８はその製造方法および作用を
示す各説明図である。 【００１５】本実施例において、本発明に係る半導体装
置のパッケージはＭＣＣに構成されている。すなわち、
図１に示されている半導体装置４６は、四角形のシリコ
ンペレット（以下、ペレットという。）１１が基板２１
の一主面（以下、上面という。）に配置されて半田バン
プからＣＣＢによって形成された複数個の接続端子３２
によって機械的かつ電気的に接続されているとともに、
この接続端子群がペレット１１の周辺部に複数の環状列
に配置されており、さらに、ペレットと基板との間に接
続端子群によって形成された薄い空間に補強用樹脂が充
填されて補強用樹脂層４４が成形されている。そして、
四角形枠形状の接続端子環状列群３４における一辺の中
央には欠如部３５がこの環状列群３４の径方向内外を連
絡するように形成されており、この欠如部３５にも補強
用樹脂層４４が成形されている。 【００１６】この半導体装置は次の製造方法により製造
された。以下、本発明の一実施例であるこの半導体装置
の製造方法を説明する。この説明により、前記した半導
体装置４６についての構成の詳細が共に明らかにされ
る。 【００１７】この半導体装置の製造方法には図２に示さ
れているペレット１１が使用される。このペレット１１
はシリコンが使用されて正方形の平板形状に形成されて
おり、ペレット１１の能動素子側主面（アクティブ・エ
リア側主面。以下、下面という。）における周辺部に
は、多数個の半田バンプ１２を正方形の外形線形状に配
列されて構成された半田バンプ環状列（以下、バンプ列
という。）１３が複数列（図示例では３列）、径方向に
等間隔を置かれてペレット１１に同心的にそれぞれ形成
されている。半田バンプ１２は半田が使用されて略半球
形状に形成されており、各バンプ列１３において、多数
個の半田バンプ１２は周方向に等間隔を置かれて一列縦
隊に配置されている。隣合う半田バンプ１２、１２のピ
ッチおよび隣合うバンプ列１３、１３のピッチは設計上
で、半田バンプ１２の直径の２倍に設定されており、隣
合う半田バンプ１２、１２の隙間は半田バンプ１２の直
径と等しく設定されている。そして、複数のバンプ列１
３から構成された正方形枠形状の半田バンプ環状列群
（以下、バンプ列群という。）１４はペレット１１のア
クティブ・エリア（図示せず）を避けるように配置され
ている。 【００１８】バンプ列群１４の一辺の中央位置には、バ
ンプ環状列群欠如部（以下、バンプ列群欠如部とい
う。）１５がそのバンプ列群１４の内外を連通するよう
にそれぞれ形成されている。バンプ列群欠如部１５の間
口Ｗ15は少なくとも、後述する補強用樹脂の充填に際し
て、充填時における補強用樹脂が後記する接続端子環状
列群欠如部の中空と中実との境において表面張力によっ
て一時停止した状態において、相対向する双方の境の補
強用樹脂同士の接触を回避する寸法に設定されている。 【００１９】ペレットおよび半田バンプの製造作業は、
半導体装置の製造工程における所謂前工程において、ウ
エハの形態で実施される。以下、半田バンプ１２の形成
工程を主体にして、ペレットの製造工程を簡単に説明す
る。 【００２０】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で、所望の半導体素子を含
む集積回路（図示せず）が各ペレット１１に対応するよ
うに作り込まれる。次いで、電気配線形成工程におい
て、集積回路の絶縁膜１６の上に電気配線１７が形成さ
れる。この電気配線１７の形成作業はアルミニウムが用
いられて、スパッタリングや蒸着等の適当な薄膜形成処
理、リソグラフィー処理およびエッチング処理により実
施される。電気配線１７の上にはパッシベーション膜１
８が被着される。通例、このパッシベーション膜１８は
シリコン酸化膜やシリコン窒化膜等の硬質の絶縁膜によ
って構成されている。このパッシベーション膜１８には
スルーホールが多数個、ペレットの周辺部に対応する互
いに間隔を置かれた所定の箇所に複数の環状列に配され
てそれぞれ開設される。開設された各スルーホールの底
面には所定の電気配線１７が露出されており、したがっ
て、スルーホールにより電極パッド１９が実質的に構成
されている。このスルーホールの開設作業は、リソグラ
フィー処理およびエッチング処理により選択的に実施さ
れる。 【００２１】その後、半田バンプ形成工程において、薄
膜形成処理、リソグラフィー処理およびエッチング処理
等が用いられて、ペレット１１の各電極パッド１９には
半田バンプ１２がメタライズ層２０を介して各電極パッ
ド１９、すなわち、電気配線１７に電気的に接続するよ
うにそれぞれ形成される。例えば、メタライズ層２０は
電極パッド１９の側から、クロムから成る第１下地層
と、ニッケルから成る第２下地層と、金から成る第３下
地層とから構成されている。半田バンプ１２の半田材料
としては、融点がこの半導体装置の実装ボードへの実装
作業で使用される半田材料の融点よりも高い、例えば
［３２０〜３２５℃］であるＰｂ−２ｗｔ％Ｓｎが使用
されて形成されている。 【００２２】以上のようにして、ペレット１１および半
田バンプ１２が形成されたウエハは、ダイシング工程に
おいて各ペレット１１にそれぞれ分割される。ダイシン
グされた後のペレット１１は、後記する基板上のペレッ
ト搭載領域に対応する微小な平板形状に形成されてい
る。例えば、ペレット１１は１０ｍｍ×１０ｍｍの正方
形の平板形状に形成される。 【００２３】他方、この半導体装置の製造方法には図３
に示されている基板２１が使用されている。基板２１は
アルミナ・セラミックが用いられて形成されたベース２
２を備えており、ベース２２はペレット１１の大きさよ
りも充分に大きな四角形の平板形状に形成されている。
ベース２２の一主面（以下、上面とする。）には多数個
のＣＣＢ用パッド２３（以下、パッドという。）が、前
記ペレット１１に突設された各半田バンプ１２にそれぞ
れ対応するように配列されて形成されている。すなわ
ち、パッド２３群はバンプ列群１４に対応するパッド環
状列群２４に配列されているとともに、バンプ列群欠如
部１５に対応するパッド列群欠如部２５が構成されてい
る。パッド２３の表面は前記した半田バンプ１２との半
田濡れ性を確保し得るように表面処理が施されている。 【００２４】また、ベース２２の下面にはパッド２３と
対応する数の外部端子（一部のみ図示）２７がベース２
２の全面にわたって均一なマトリクス状に配列されてお
り、各外部端子２７は各パッド２３に互いに電気的に独
立するように各電気配線２６を介して接続されている。
なお、この外部端子２７にはこの半導体装置を実装ボー
ドに実装するための実装用バンプ（後述する。）が形成
されるようになっている。 【００２５】以上のようにして製造された基板２１には
前記構成に係るペレット１１が、接続端子形成工程にお
いてＣＣＢによって機械的かつ電気的に接続される。す
なわち、図４（ａ）に示されているように、ペレット１
１の各半田バンプ１２が基板２１の各パッド２３にそれ
ぞれ整合するフェイスダウン状態で、ペレット１１は基
板２１に位置合わせされるとともに、フラックスまたは
半田クリーム（図示せず）によって仮接着される。この
後、不活性ガス（例えば、窒素ガス）雰囲気の加熱炉等
による適当なリフロー処理が実施されることにより、各
半田バンプ１２は最高が３５０℃の温度でそれぞれ溶融
される。このリフロー処理によって、各半田バンプ１２
による各接続端子３２が図４（ｂ）に示されているよう
にそれぞれ同時に形成される。この接続端子３２群の形
成によってペレット１１と基板２１との結合体３１が製
造されたことになる。この結合体３１において、ペレッ
ト１１は基板２１に接続端子３２群によって機械的に接
続された状態になるとともに、その集積回路が基板２１
の各外部端子２７に各電極パッド１９、接続端子３２、
パッド２３および電気配線２６を介して電気的に接続さ
れた状態になる。 【００２６】そして、接続端子３２は半田バンプ１２が
溶融されて形成された端子であるため、この接続端子３
２群はバンプ列１３に対応する正方形外形線形状の接続
端子環状列（以下、接続端子列という。）３３を構成す
るとともに、この複数の接続端子列３３によって正方形
枠形状の接続端子環状列群（以下、接続端子列群とい
う。）３４を構成した状態になっている。また、接続端
子列群３４における一辺の中央位置には、バンプ列群欠
如部１５に対応する接続端子列群欠如部（以下、単に欠
如部ということがある。）３５が開設された状態になっ
ている。 【００２７】さらに、接続端子３２が高さ方向の中央部
が膨らんだ略円柱形状を呈することにより、ペレット１
１は基板２１の上面から接続端子列群３４によって一定
の高さで持ち上げられた状態になるため、ペレット１１
と基板２１との対向面間には、面積がペレット１１と等
しく高さが接続端子３２の高さと等しく広くて床面から
天井面までの高さが低い薄い空間４０が形成された状態
になっている。この薄い空間４０は接続端子列群３４が
構成するエリア、すなわち、多数個の接続端子３２が林
立するエリア（以下、存在エリアという。）４１と、接
続端子列群３４の内側のエリア、すなわち、接続端子３
２が存在しないエリア（以下、不存在エリアという。）
４２とによって構成されている。 【００２８】以上のようにして製造され、かつ、構成さ
れた結合体３１には補強用樹脂充填工程において、補強
用樹脂がペレット１１と基板２１との対向面間に形成さ
れた薄い空間４０に充填される。以下、補強用樹脂充填
工程およびその作用を図５〜図８によって説明する。 【００２９】図５に示されているように、補強用樹脂充
填工程の実施に使用される補強用樹脂充填装置６０は作
業台とディスペンサとを備えている。作業台６１はワー
クである結合体３１を保持する保持面６２を備えてお
り、保持面６２は設計上の値で水平面に対して３０度傾
斜されている。保持面６２の下端部にはストッパ６３が
突設されている。また、作業台６１の内部にはヒータ６
４が敷設されており、ヒータ６４は保持面６２に保持さ
れた結合体３１を所定の温度に加熱するように構成され
ている。ディスペンサ６５は注射器のように形成され、
補強用樹脂を所定の温度に加熱して所定の粘度に溶融さ
せた状態で一定の流速および流圧をもって所定の流量だ
け、結合体３１の薄い空間４０に充填して行くことがで
きるように構成されている。 【００３０】補強用樹脂が結合体３１のペレット１１と
基板２１との薄い空間４０に充填されるに際して、ワー
クとしての結合体３１は作業台６１の保持面６２の上に
基板２１の下面が当接するように載置されて、ストッパ
６３によって位置決め保持される。この際、結合体３１
は欠如部３５が開設された側の辺が保持面６２の傾斜の
下側になるように配置される。作業台６１に位置決め保
持された結合体３１はヒータ６４によって加熱されて所
定の温度に制御される。この制御温度は補強用樹脂の溶
融粘度を維持することにより、補強用樹脂の表面張力を
最適な状態に維持する加熱温度であり、〔８０〜１００
℃〕に設定されている。 【００３１】続いて、ディスペンサ６５に充填された液
状の補強用樹脂（以下、レジンという。）４３が、作業
台６１に位置決め保持された結合体３１の薄い空間４０
に充填されて行く。この際、ディスペンサ６５の注射口
は結合体３１の上側に位置する一辺における欠如部３５
と対向する中央位置に当てがわれ、レジン４３はその位
置の存在エリア４１に向けて注射される。ディスペンサ
６５によるレジン４３の注射速度は、後述する通り毛細
管現象およびレジンの重量によってレジン４３が薄い空
間４０内を効果的に浸透して行くように制御される。ま
た、レジン４３の注射量は薄い空間４０の容積よりも若
干多い量に設定される。さらに、レジン４３の注射温度
は〔８０〜１００℃〕に制御される。 【００３２】補強用樹脂の材料としては、２５℃（常
温）における粘度が〔５０〜２００ポイズ〕、熱膨張係
数が〔２〜９×１０-5／℃〕のエポキシ樹脂が使用され
る。また、エポキシ樹脂は低膨張化のために石英フィラ
ーを配合され、熱衝撃緩和および低ヤング率化のために
ポリブタジエンゴムを配合されることにより、熱膨張係
数が〔３×１０-5／℃〕程度に調製され、ヤング率が
〔１０００ｋｇｆ／ｍｍ2〕程度に調製される。さら
に、エポキシ樹脂には熱硬化剤が配合される。 【００３３】以上の組成から成る材料が使用されたレジ
ン４３が〔８０〜１００℃〕に加熱されて溶融した状態
でディスペンサ６５によって結合体３１の薄い空間４０
に注射されると、レジン４３とペレット１１および基板
２１との界面張力に依存する薄い空間４０の毛細管現象
およびレジン４３に作用する重力によって、図６（ａ）
に示されているように、レジン４３は接続端子３２が林
立した存在エリア４１、および、接続端子列群３４の内
側の接続端子３２が無い不存在エリア４２を満たすよう
に浸透して行く。 【００３４】そして、存在エリア４１はレジン４３の充
填容積が小さいため、図６（ｂ）に示されているよう
に、存在エリア４１を浸透したレジン４３は不存在エリ
ア４２を浸透するレジン４３よりも先に欠如部３５の中
空と中実との一対の境３５ａ、３５ａに達し、両方の境
３５ａ、３５ａにおいてレジン４３の表面張力によって
一時停止した状態になる。この一時停止期間中に、不存
在エリア４２を浸透して来たレジン４３は開口を維持し
ている欠如部３５を通じて不存在エリア４２内の空気を
全て完全に押し出すため、不存在エリア４２内に未充填
箇所が生成されるのは防止されることになる。 【００３５】最終的に、欠如部３５の内側空間にもレジ
ン４３が充満すると、欠如部３５の両方の境３５ａ、３
５ａにおいて一時停止していたレジン４３も欠如部３５
の内部空間に充満したレジン４３と合体した状態になる
ため、ペレット１１と基板２１との間の薄い空間４０内
には存在エリア４１から不存在エリア４２まで全体にわ
たって未充填部の無い補強用樹脂層４４（図１参照）が
成形されることになる。なお、このレジンの充填作用
は、ペレット１１の代わりに透明な板材を使用した実験
によって検証されている。 【００３６】ところで、欠如部が開設されていない接続
端子環状列群を有する従来例の場合には、補強用樹脂層
内に未充填部が形成されてしまうという問題点があるこ
とが、本発明者によって明らかにされた。この問題点の
発生メカニズムを図７および図８によって説明する。 【００３７】図７（ａ）に示されている欠如部が開設さ
れていない接続端子列群３４’が形成された結合体の薄
い空間４０にレジン４３が注射されると、図７（ｂ）に
示されているように、レジン４３は接続端子３２が林立
した存在エリア４１および接続端子列群３４’の内側の
接続端子３２が無い不存在エリア４２を満たすように浸
透して行く。 【００３８】この際、存在エリア４１はレジン４３の充
填容積が小さいため、図８（ａ）に示されているよう
に、存在エリア４１を浸透したレジン４３は不存在エリ
ア４２を浸透するレジン４３よりも先に接続端子列群３
４’の下側の存在エリア４１に達して、この存在エリア
４１を埋めてしまう状態になる。接続端子列群３４’の
存在エリア４１がレジン４３によって埋められると、図
８（ｂ）に示されているように、不存在エリア４２は存
在エリア４１に充填されたレジン４３に全周を取り囲ま
れて全方位を閉塞された状態になるため、不存在エリア
４２内に残留した空気は密封されてしまい、この密封さ
れた空気によって未充填部４５が形成されてしまうこと
になる。なお、この未充填作用はペレット１１の代わり
に透明な板材を使用した実験によって検証されている。 【００３９】万一、ペレットと基板との対向面間におけ
る薄い空間に未充填部４５が形成されると、接続端子の
断線不良や短絡不良が発生し易くなるため、パッケージ
しいては半導体装置の信頼性に悪影響が及ぶ。しかし、
本実施例においては、前述した通り、ペレット１１と基
板２１との対向面間における薄い空間４０に未充填部が
形成されるのを防止することができるため、接続端子の
断線不良や短絡不良が発生し易くなるのを未然に防止す
ることができ、その結果、パッケージしいては半導体装
置の信頼性を高めることができる。 【００４０】以上のようにして薄い空間４０にレジン４
３を未充填部の生成なく充填された結合体３１は、作業
台６１の上でヒータ６４によって〔８０〜１００℃〕の
温度下で〔３０〜６０分間〕加熱されて熱硬化される。
その後、結合体３１は作業台６１から加熱炉に移送され
て、〔１５０℃〕の温度下で約〔１８０分〕加熱されて
熱硬化される。この熱硬化によって、ペレット１１と基
板２１とを機械的かつ電気的に接続する接続端子３２群
を補強するための補強用樹脂層４４が最終的に成形され
たことになる。 【００４１】図９は以上のようにして製造された図１に
示されている半導体装置４６がボール・グリッド・アレ
ーにパッケージングされた実施例を示している。すなわ
ち、補強用樹脂層４４が形成された基板２１の下面にお
ける各外部端子２７には、図９に示されているように、
ボール・グリッド・アレーの外部接続端子を構成する半
田バンプ（以下、実装用バンプという。）４７がそれぞ
れ形成される。この実装用バンプの半田材料としては、
接続端子用半田バンプ１２を形成するのに使用された半
田材料の融点〔３２０〜３２５℃〕よりも低い融点〔例
えば、１８３℃〕のものが選定される。また、基板２１
の上面には放熱フィン４８がペレット１１を被覆するよ
うに搭載されるとともに、ペレット１１の上面と放熱フ
ィン４８の下面との間に熱伝導グリース４９が塗布され
る。 【００４２】以上のようにして製造された図９に示され
ているボール・グリッド・アレーパッケージの半導体装
置５０によれば、実装用バンプ４７が基板２１の下面に
マトリクス状に配列されているため、表面実装パッケー
ジにおいて、実装ボード（図示せず）におけるランドの
ピッチを大きく設定することができるとともに、多ピン
化を実現することができる。 【００４３】前記実施例によれば次の効果が得られる。 （１） 複数個の半田バンプがペレットの一主面にペレ
ットの周辺部に対応するように複数の環状列に形成され
るに際して、バンプ環状列群の一部に欠如部をこの環状
列群の径方向内外を連絡するように形成し、その後、半
田バンプを加熱溶融させて接続端子群を形成してペレッ
トと基板とを機械的かつ電気的に接続し、次いで、ペレ
ットと基板との間に接続端子群によって形成された薄い
空間に補強用樹脂を接続端子環状列群の欠如部に対向す
る部位から充填することにより、ペレットと基板との間
の薄い空間内に存在エリアから不存在エリアまで全体に
わたって未充填部の無い補強用樹脂層を成形することが
できるため、接続端子の断線不良や短絡不良が発生し易
くなるのを未然に防止することができ、その結果、パッ
ケージしいては半導体装置の信頼性を高めることができ
る。 【００４４】（２） ペレットと基板とを機械的かつ電
気的に接続する接続端子群およびこれを形成するための
半田バンプ群をペレットの周辺部に配列することによ
り、ペレットの中央部のアクティブ・エリアに接続端子
群および半田バンプを配置しなくて済むため、例えば、
不良解析やリペア等に際して接続端子群および半田バン
プに邪魔されずにアクティブ・エリアを観察して所望の
解析作業やリペア作業を実行することができる。 【００４５】（３） ペレットと基板とを機械的かつ電
気的に接続する接続端子群をペレットの周辺部に配列す
るとともに、ペレットに作り込まれるメモリー回路を中
央部にレイアウトすることにより、半田材料から形成さ
れた接続端子群のα線によるメモリー回路への悪影響を
未然に回避することができるため、メモリー回路を備え
た半導体装置のα線による誤作動を防止することができ
る。 【００４６】（４） 補強用樹脂層は未充填部が無い状
態で接続端子群を確実に補強するため、基板とペレット
の材料（シリコン）との熱膨張係数の整合の厳格性を緩
和することができ、その結果、基板をアルミナ・セラミ
ックやガラス含浸エポキシ樹脂等の比較的低価格の材料
によって製作することができ、半導体装置の製造コスト
を低減することができる。 【００４７】（５） 補強用樹脂層で接続端子群を樹脂
封止することができるため、半導体装置全体としての封
止構造を省略することができ、半導体装置の製造コスト
を低減することができる。 【００４８】図１０および図１１は本発明の実施例２で
ある半導体装置の製造方法における補強用樹脂充填工程
を示す各説明図である。 【００４９】本実施例２が前記実施例１と異なる点は、
ディスペンサ６５に充填されたレジン４３が作業台６１
に位置決め保持された結合体３１の薄い空間４０に充填
されて行く際に、ディスペンサ６５の注射口が結合体３
１の上側に位置する一辺における欠如部３５に当てがわ
れ、レジン４３が欠如部３５を充填口として注射される
点にある。 【００５０】すなわち、図１０（ａ）に示されているよ
うに、レジン４３が加熱されて溶融した状態でディスペ
ンサ６５によって欠如部３５から薄い空間４０に注射さ
れると、レジン４３とペレット１１および基板２１との
界面張力に依存する薄い空間４０の毛細管現象およびレ
ジン４３に作用する重力によって、図１０（ｂ）に示さ
れているように、レジン４３は接続端子３２が林立した
存在エリア４１および接続端子列群３４の内側の接続端
子３２が無い不存在エリア４２を満たすように浸透して
行く。この際、不存在エリア４２はレジン４３の充填容
積が大きいが、欠如部３５が不存在エリア４２のレジン
充填口として作用するため、図１１（ａ）に示されてい
るように、不存在エリア４２を浸透するレジン４３は存
在エリア４１を浸透するレジン４３よりも早く反対側へ
向かって浸透して行くことになる。したがって、不存在
エリア４２を浸透するレジン４３は不存在エリア４２内
の空気をその周囲の存在エリア４１における未充填の接
続端子３２、３２間の隙間から全て完全に排出させるこ
とになり、その結果、不存在エリア４２内に未充填箇所
が生成されるのは防止されることになる。 【００５１】そして、不存在エリア４２内にレジン４３
が完全に充填された後に、存在エリア４１にレジン４３
が浸透するため、図１１（ｂ）に示されているように、
ペレット１１と基板２１との間の薄い空間４０内には存
在エリア４１から不存在エリア４２まで全体にわたって
未充填部の無い補強用樹脂層４４が成形されることにな
る。なお、このレジンの充填作用は、ペレット１１の代
わりに透明な板材を使用した実験によって検証されてい
る。 【００５２】図１２は本発明の実施例３である半導体装
置を示しており、（ａ）は（ｂ）のａ−ａ矢視の断面
図、（ｂ）は側面断面図であり、図１３はその製造方法
における補強用樹脂充填工程を示す説明図である。 【００５３】本実施例３に係る半導体装置が前記実施例
１に係る半導体装置と異なる点は、一対の欠如部３５
Ａ、３５Ｂが接続端子列群３４における中心を挟んで互
いに対向する一対の箇所にそれぞれ配置されている点に
ある。 【００５４】そして、この半導体装置の製造方法におけ
る補強用樹脂充填工程においては、ディスペンサ６５に
充填されたレジン４３が作業台６１に位置決め保持され
た結合体３１の薄い空間４０に充填されて行く際に、デ
ィスペンサ６５の注射口が結合体３１の上側に位置する
欠如部（以下、上側欠如部とする。）３５Ａに当てがわ
れ、レジン４３が上側欠如部３５Ａを充填口として注射
される。 【００５５】レジン４３が加熱されて溶融した状態でデ
ィスペンサ６５によって上側欠如部３５Ａから薄い空間
４０に注射されると、薄い空間４０の毛細管現象および
重力によって、図１３（ａ）に示されているように、レ
ジン４３は接続端子３２が林立した存在エリア４１およ
び接続端子列群３４の内側の接続端子が無い不存在エリ
ア４２を満たすように浸透して行く。この際、不存在エ
リア４２はレジン４３の充填容積が大きいが、上側欠如
部３５Ａが不存在エリア４２のレジン充填口として作用
するため、図１３（ｂ）に示されているように、不存在
エリア４２を浸透するレジン４３は存在エリア４１を浸
透するレジン４３よりも早く反対側へ向かって浸透して
行くことになる。したがって、不存在エリア４２を浸透
するレジン４３は不存在エリア４２内の空気をその周囲
の存在エリア４１における未充填の接続端子３２、３２
間の隙間、および、下側欠如部３５Ｂから全て完全に排
出させることになり、その結果、不存在エリア４２内に
未充填箇所が生成されるのは防止されることになる。 【００５６】そして、不存在エリア４２内にレジン４３
が完全に充填された後に、存在エリア４１にレジン４３
が浸透することにより、図１２に示されているように、
ペレット１１と基板２１との間の薄い空間４０内には存
在エリア４１から不存在エリア４２まで全体にわたって
未充填部の無い補強用樹脂層４４が成形されることにな
る。なお、このレジンの充填作用は、ペレット１１の代
わりに透明な板材を使用した実験によって検証されてい
る。 【００５７】万一、存在エリア４１を浸透したレジン４
３が不存在エリア４２を浸透するレジン４３よりも先に
下側欠如部３５Ｂの中空と中実との一対の境に達したと
しても、両方の境においてレジン４３は表面張力によっ
て一時停止した状態になるため、下側欠如部３５Ｂが閉
塞されることはない。つまり、下側欠如部３５Ｂによる
空気の排出機能は最後まで確保されるため、不存在エリ
ア４２を浸透して来たレジン４３は開口を維持している
下側欠如部３５Ｂを通じて不存在エリア４２内の空気を
全て完全に押し出すため、不存在エリア４２内に未充填
箇所が生成されるのは防止されることになる。最終的
に、下側欠如部３５Ｂの内側空間にもレジン４３が充満
すると、下側欠如部３５の両方の境において一時停止し
ていたレジン４３も下側欠如部３５Ｂの内部空間に充満
したレジン４３と合体した状態になるため、図１２に示
されているように、ペレット１１と基板２１との間の薄
い空間４０内には存在エリア４１から不存在エリア４２
まで全体にわたって未充填部の無い補強用樹脂層４４が
成形されることになる。なお、このレジンの充填作用
も、ペレット１１の代わりに透明な板材を使用した実験
によって検証されている。 【００５８】図１４は本発明の実施例４である半導体装
置を示しており、（ａ）は（ｂ）のａ−ａ矢視の断面
図、（ｂ）は側面断面図である。 【００５９】本実施例４が前記実施例１と異なる点は、
接続端子環状列群欠如部３５Ｃが接続端子環状列群３４
の一コーナー部に配置されている点にある。本実施例４
の作用効果は前記１と同様である。なお、コーナー部の
欠如部３５Ｃは相対向する一対のコーナー部にそれぞれ
配設してもよい。 【００６０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。 【００６１】例えば、パッケージはボール・グリッド・
アレーに構成するに限らず、図１５（ａ）、（ｂ）に示
されているように構成してもよい。 【００６２】図１５（ａ）に示されている半導体装置は
ピン・グリッド・アレーパッケージに構成されており、
外部端子２７には実装用バンプの代わりにピン４７Ａが
機械的かつ電気的に接続されている。 【００６３】図１５（ｂ）に示されている半導体装置は
基板がプリント配線基板２１Ａによって構成されてお
り、ペレット１１がプリント配線基板２１Ａに接続端子
３２群によって機械的かつ電気的に接続されている。 【００６４】また、前記実施例では半田バンプをペレッ
ト側に配設した場合につき説明したが、半田バンプは基
板側に配設してもよい。半田バンプを基板側に配設した
場合には半田バンプ形成工程が基板の製造工程に移るた
め、ペレットの工完を短縮することができるという効果
が得られる。 【００６５】基板のベースはアルミナ・セラミックによ
って形成するに限らず、炭化シリコンやムライト、窒化
アルミニウム等のセラミック基板、さらには、ガラス含
浸エポキシ樹脂基板等の絶縁基板によって形成してもよ
い。 【００６６】 【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。 【００６７】ペレットと基板とを機械的かつ電気的に接
続する接続端子の環状列群に欠如部を形成することによ
り、ペレットと基板との間に形成された薄い空間に補強
用樹脂を充填するに際して、ペレットと基板との間の薄
い空間内に全体にわたって未充填部の無い補強用樹脂層
を成形することができるため、接続端子の断線不良や短
絡不良が発生し易くなるのを未然に防止することがで
き、その結果、パッケージしいては半導体装置の信頼性
を高めることができる。
【図面の簡単な説明】 【図１】本発明の一実施例である半導体装置を示してお
り、（ａ）は（ｂ）のａ−ａ矢視の断面図、（ｂ）は側
面断面図である。 【図２】本発明の一実施例である半導体装置の製造方法
に使用されるペレットを示しており、（ａ）は底面図、
（ｂ）は拡大部分断面図である。 【図３】本発明の一実施例である半導体装置の製造方法
に使用される基板を示しており、（ａ）は平面図、
（ｂ）は拡大部分断面図である。 【図４】本発明の一実施例である半導体装置の製造方法
の接続端子形成工程を示しており、（ａ）はペレットと
基板との仮接着工程の一部切断拡大正面図、（ｂ）は接
続端子形成後の一部切断拡大正面図である。 【図５】本発明の一実施例である半導体装置の製造方法
の補強用樹脂充填工程の実施に使用される補強用樹脂充
填装置を示しており、（ａ）は正面図、（ｂ）は側面断
面図である。 【図６】本発明の一実施例である半導体装置の製造方法
の補強用樹脂充填工程を示しており、（ａ）は充填途中
を示す図５（ｂ）のＹ−Ｙ矢視図に相当する断面図、
（ｂ）はその終期を示す同断面図である。 【図７】補強用樹脂充填工程の作用を説明するための従
来例を示しており、（ａ）は充填前を示す図５（ｂ）の
Ｙ−Ｙ矢視図に相当する断面図、（ｂ）は充填途中を示
す同断面図である。 【図８】図７の続きを示しており、（ａ）は充填の後半
を示す同断面図、（ｂ）はその終期を示す同断面図であ
る。 【図９】本発明の一実施例である半導体装置のボール・
グリッド・アレーパッケージを示しており、（ａ）は上
半分が平面図で下半分が底面図、（ｂ）は一部切断正面
図である。 【図１０】本発明の実施例２である半導体装置の製造方
法の補強用樹脂充填工程を示しており、（ａ）は充填途
中を示す側面断面図、（ｂ）は（ａ）のｂ−ｂ矢視図に
相当する断面図である。 【図１１】図１０の続きを示しており、（ａ）は充填終
期を示す同断面図、（ｂ）は充填終了を示す同断面図で
ある。 【図１２】本発明の実施例３である半導体装置を示して
おり、（ａ）は（ｂ）のａ−ａ矢視の断面図、（ｂ）は
側面断面図である。 【図１３】その半導体装置の製造方法の補強用樹脂充填
工程を示しており、（ａ）は充填途中を示す図６（ａ）
に相当する断面図、（ｂ）はその終期を示す同断面図で
ある。 【図１４】本発明の実施例４である半導体装置を示して
おり、（ａ）は（ｂ）のａ−ａ矢視の断面図、（ｂ）は
側面断面図である。 【図１５】（ａ）は本発明の一実施例であるピン・グリ
ッド・アレーパッケージの半導体装置を示す正面断面
図、（ｂ）はプリント配線基板に直接実装された本発明
の一実施例である半導体装置を示す正面断面図である。 【符号の説明】 １１…ペレット、１２…半田バンプ、１３…バンプ列
（半田バンプ環状列）、１４…バンプ列群（半田バンプ
環状列群）、１５…バンプ列群欠如部（バンプ環状列群
欠如部）、１６…絶縁膜、１７…電気配線、１８…パッ
シベーション膜、１９…電極パッド、２０…メタライズ
層、２１…基板、２１…プリント配線基板、２２…ベー
ス、２３…パッド、２４…パッド環状列群、２５…パッ
ド列群欠如部、２６…電気配線、２７…外部端子、３１
…ペレットと基板の結合体、３２…接続端子、３３…接
続端子列（接続端子環状列）、３４…接続端子列群（接
続端子環状列群）、３５、３５Ａ、３５Ｂ、３５Ｃ…接
続端子列群欠如部、３５ａ…境、４０…薄い空間、４１
…存在エリア、４２…不存在エリア、４３…レジン（液
状の補強用樹脂）、４４…補強用樹脂層、４５…未充填
部、４６…半導体装置、４７…実装用バンプ、４７Ａ…
ピン、４８…放熱フィン、４９…熱伝導グリース、５０
…ボール・グリッド・アレーパッケージの半導体装置、
６０…補強用樹脂充填装置、６１…作業台、６２…保持
面、６３…ストッパ、６４…ヒータ、６５…ディスペン
サ。
フロントページの続き (72)発明者 後藤 正克 北海道亀田郡七飯町字中島145番地 日 立北海セミコンダクタ株式会社内 (56)参考文献 特開 昭62−276838（ＪＰ，Ａ) 特開 平５−160325（ＪＰ，Ａ) 特開 平１−207955（ＪＰ，Ａ) 特開 平８−298269（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】 四角形の半導体ペレットまたは基板のい
    ずれか一方の一主面に複数個のバンプが半導体ペレット
    の周辺部に対応するように複数の環状列に形成されるバ
    ンプ形成工程と、半導体ペレットが基板の一主面に配置
    されて前記バンプ群が溶融されて半導体ペレットと基板
    とを機械的かつ電気的に接続する接続端子群が形成され
    る接続端子形成工程と、半導体ペレットと基板との間に
    接続端子群によって形成された薄い空間に補強用樹脂が
    充填されて補強用樹脂層が成形される補強用樹脂充填工
    程とを備えており、 前記バンプ形成工程において、前記バンプ環状列群の一
    部に欠如部がこの環状列群の径方向内外を連絡するよう
    に形成され、 前記補強用樹脂充填工程において、前記補強用樹脂が接
    続端子環状列群の前記欠如部または欠如部に対向する部
    位からペレットと基板との薄い空間内に充填されること
    を特徴とする半導体装置の製造方法であって、 前記補強用樹脂が前記接続端子環状列群の欠如部と反対
    側から充填されるとともに、前記バンプ環状列群の欠如
    部の周方向の間口は少なくとも、充填時における前記補
    強用樹脂が前記接続端子環状列群の欠如部の中空と中実
    との境において表面張力によって一時停止した状態にお
    いて、相対向する双方の境の補強用樹脂同士の接触を回
    避する寸法に設定されていることを特徴とする 半導体装
    置の製造方法。
JP24088395A 1995-08-25 1995-08-25 半導体装置の製造方法 Expired - Lifetime JP3534501B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24088395A JP3534501B2 (ja) 1995-08-25 1995-08-25 半導体装置の製造方法
TW084111153A TW430964B (en) 1995-08-25 1995-10-21 Semiconductor device and the manufacturing method thereof
US08/694,425 US5849606A (en) 1995-08-25 1996-08-12 Semiconductor device and manufacturing of the same
KR1019960034227A KR100412156B1 (ko) 1995-08-25 1996-08-19 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24088395A JP3534501B2 (ja) 1995-08-25 1995-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0964090A JPH0964090A (ja) 1997-03-07
JP3534501B2 true JP3534501B2 (ja) 2004-06-07

Family

ID=17066124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24088395A Expired - Lifetime JP3534501B2 (ja) 1995-08-25 1995-08-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5849606A (ja)
JP (1) JP3534501B2 (ja)
KR (1) KR100412156B1 (ja)
TW (1) TW430964B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105871B2 (en) 2006-08-16 2012-01-31 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JP4190602B2 (ja) * 1997-08-28 2008-12-03 株式会社ルネサステクノロジ 半導体装置
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US5985694A (en) * 1997-09-29 1999-11-16 Motorola, Inc. Semiconductor die bumping method utilizing vacuum stencil
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
JP4073098B2 (ja) 1998-11-18 2008-04-09 三洋電機株式会社 半導体装置の製造方法
JP3555550B2 (ja) * 1999-06-18 2004-08-18 アンデン株式会社 電気回路装置
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US6639322B1 (en) * 2001-09-17 2003-10-28 Applied Micro Circuits Corporation Flip-chip transition interface structure
US7105923B2 (en) * 2001-12-28 2006-09-12 Texas Instruments Incorporated Device and method for including passive components in a chip scale package
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP3666749B2 (ja) * 2003-01-07 2005-06-29 沖電気工業株式会社 半導体装置
TWI234867B (en) * 2003-06-03 2005-06-21 Gigno Technology Co Ltd Flip-chip attach structure and method
JP2005166794A (ja) * 2003-12-01 2005-06-23 Ricoh Co Ltd 部品パッケージとプリント配線基板および電子機器
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
JP2008117805A (ja) * 2006-10-31 2008-05-22 Toshiba Corp プリント配線板、プリント配線板の電極形成方法およびハードディスク装置
TWI458054B (zh) * 2009-01-21 2014-10-21 Sony Corp 半導體裝置及半導體裝置之製造方法
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8810028B1 (en) * 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
JP2012119368A (ja) * 2010-11-29 2012-06-21 Elpida Memory Inc 半導体装置の製造方法
US9379065B2 (en) 2013-08-16 2016-06-28 Qualcomm Incorporated Crack stopping structure in wafer level packaging (WLP)
IT202000001819A1 (it) * 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione
IT202000001822A1 (it) 2020-01-30 2021-07-30 St Microelectronics Srl Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione instradato attraverso il circuito integrato

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6364055A (ja) * 1986-09-05 1988-03-22 Ricoh Co Ltd 電子写真感光体支持体の表面加工方法
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
DE4342890A1 (de) * 1993-12-16 1995-06-22 Mannesmann Kienzle Gmbh Verfahren zum Abdichten herstellprozeßbedingter Öffnungen an mikromechanischen Beschleunigungssensoren
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
US5547740A (en) * 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5647123A (en) * 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105871B2 (en) 2006-08-16 2012-01-31 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
US5849606A (en) 1998-12-15
JPH0964090A (ja) 1997-03-07
TW430964B (en) 2001-04-21
KR100412156B1 (ko) 2004-05-12
KR970013165A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
JP3534501B2 (ja) 半導体装置の製造方法
JP3484554B2 (ja) 半導体装置
JP3118187B2 (ja) 再加工可能な電子デバイス及び形成方法
KR910004506B1 (ko) 반전 칩 캐리어
TW423120B (en) Semiconductor device having a sub-chip-scale package structure and method for forming same
US8524534B2 (en) Semiconductor device and manufacturing method thereof
US9633979B2 (en) Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
TWI240399B (en) Chip package structure and process for fabricating the same
US5866950A (en) Semiconductor package and fabrication method
US8101468B2 (en) Method of manufacturing a semiconductor device
US20020127774A1 (en) Flip-chip semiconductor package structure and process for fabricating the same
KR100460062B1 (ko) 멀티 칩 패키지 및 그 제조 방법
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH11312712A (ja) 半導体装置及びその製造方法
JPH07202076A (ja) 電子部品パッケージ
JP2002222914A (ja) 半導体装置及びその製造方法
JPH11186326A (ja) 半導体装置
US20050214971A1 (en) Bumping process, bump structure, packaging process and package structure
TWI309456B (en) Chip package structure and process for fabricating the same
KR100536823B1 (ko) 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
JPH11111768A (ja) 半導体装置の製造方法
KR100298829B1 (ko) 칩 사이즈 패키지의 솔더 접합 구조 및 방법
JPH0855875A (ja) 半導体装置
KR100473015B1 (ko) 전자장치패키지
JPH11233711A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9