JPH11111768A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11111768A JPH11111768A JP9266641A JP26664197A JPH11111768A JP H11111768 A JPH11111768 A JP H11111768A JP 9266641 A JP9266641 A JP 9266641A JP 26664197 A JP26664197 A JP 26664197A JP H11111768 A JPH11111768 A JP H11111768A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- semiconductor chip
- spacer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 低コストで、信頼性の高い半導体装置の製造
方法を提供する。 【解決手段】 半導体チップ１ｂを、基板２ｂの電極パ
ッド３ｂが形成された面に向けて実装した半導体装置の
製造方法であって、基板上の電極パッド３ｂがない部分
に熱によって硬化するスペーサ用樹脂を点状に塗布する
工程と、半導体チップ１ｂをスペーサ用樹脂６の上から
基板上に搭載し、半導体チップ１ｂをスペーサ用樹脂６
の硬化温度以上に加熱する工程と、スペーサ用樹脂６の
硬化後、半導体チップと基板との間のスペーサ用樹脂で
満たされていない隙間に封止用樹脂５を流し込み硬化さ
せる工程とを含み、塗布工程では、スペーサ用樹脂が搭
載工程後に基板の電極パッド３ａにかからない量で塗布
される。
方法を提供する。 【解決手段】 半導体チップ１ｂを、基板２ｂの電極パ
ッド３ｂが形成された面に向けて実装した半導体装置の
製造方法であって、基板上の電極パッド３ｂがない部分
に熱によって硬化するスペーサ用樹脂を点状に塗布する
工程と、半導体チップ１ｂをスペーサ用樹脂６の上から
基板上に搭載し、半導体チップ１ｂをスペーサ用樹脂６
の硬化温度以上に加熱する工程と、スペーサ用樹脂６の
硬化後、半導体チップと基板との間のスペーサ用樹脂で
満たされていない隙間に封止用樹脂５を流し込み硬化さ
せる工程とを含み、塗布工程では、スペーサ用樹脂が搭
載工程後に基板の電極パッド３ａにかからない量で塗布
される。
Description
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体チップを基板に実装するための
製造方法に関する。
方法に関し、特に半導体チップを基板に実装するための
製造方法に関する。
【０００１】
【従来の技術】一般に、フリップチップ実装は、図８に
示すように基板搭載時にバンプ接続により行っている。
すなわち、半導体チップ１がバンプ４を介して基板２の
上に実装される。また半導体チップ１と基板２の間は樹
脂５で充たされる。従来、半導体チップを実装する際、
バンプが潰れすぎるのを防ぐため、或いは半導体チップ
面が基板面に対して傾くのを防ぐために、チップ−基板
間にスペーサを挟むことが考案されている。
示すように基板搭載時にバンプ接続により行っている。
すなわち、半導体チップ１がバンプ４を介して基板２の
上に実装される。また半導体チップ１と基板２の間は樹
脂５で充たされる。従来、半導体チップを実装する際、
バンプが潰れすぎるのを防ぐため、或いは半導体チップ
面が基板面に対して傾くのを防ぐために、チップ−基板
間にスペーサを挟むことが考案されている。
【０００２】例えば、特開平６−２３２２０３号公報に
よると、絶縁物で出来た網状スペーサを使用し、半田バ
ンプのショートと変形、及びフリップチップＬＳＩの傾
き、高さの不揃いを防いでいる。また特開平４−６２９
４５号公報では、基板側に予めなだらかな傾斜を有する
突起物を形成しその上にチップを載せて実装することに
より、チップ−基板間の距離を一定に保っている。ある
いは実開平０１−０５７６４３号公報では、半導体フリ
ップチップ表面に模擬バンプを形成し、それに対応する
実装基板側には模擬接点を形成することにより、チップ
の傾き及び沈み込みを防止している。
よると、絶縁物で出来た網状スペーサを使用し、半田バ
ンプのショートと変形、及びフリップチップＬＳＩの傾
き、高さの不揃いを防いでいる。また特開平４−６２９
４５号公報では、基板側に予めなだらかな傾斜を有する
突起物を形成しその上にチップを載せて実装することに
より、チップ−基板間の距離を一定に保っている。ある
いは実開平０１−０５７６４３号公報では、半導体フリ
ップチップ表面に模擬バンプを形成し、それに対応する
実装基板側には模擬接点を形成することにより、チップ
の傾き及び沈み込みを防止している。
【０００３】
【発明が解決しようとする課題】従来の半導体チップの
実装における第１の問題点は、信頼性の低下を招くこと
である。たとえば、実装時にスペーサを半導体チップと
基板との間に挟む従来例の場合、スペーサが剛性を持つ
ため、チップ実装時の加重によりチップ表面を破壊する
恐れがあり信頼性が低下する。また、チップ搭載時の圧
力がスペーサの弾性により吸収されると、実装後に残留
応力となりチップ動作時の温度上昇によって、チップ−
基板接続物に引っ張り応力が掛かり信頼性が低下する。
実装における第１の問題点は、信頼性の低下を招くこと
である。たとえば、実装時にスペーサを半導体チップと
基板との間に挟む従来例の場合、スペーサが剛性を持つ
ため、チップ実装時の加重によりチップ表面を破壊する
恐れがあり信頼性が低下する。また、チップ搭載時の圧
力がスペーサの弾性により吸収されると、実装後に残留
応力となりチップ動作時の温度上昇によって、チップ−
基板接続物に引っ張り応力が掛かり信頼性が低下する。
【０００４】第２の問題点は、コストが余計にかかるこ
とである。たとえば、スペーサを使用した場合、チップ
−基板間のギャップが変わる度にスペーサを作り直す必
要があり、コストがかかる。特に特開平６−２３２２０
３号公報に記載されているように網状スペーサを使用す
る場合、チップ−基板間のギャップだけではなくチップ
が変わる度に網目を作り代える必要がある。また、特開
平４−６２９４５号公報に記載されるように基板側に突
起を設ける場合、絶縁膜の印刷に用いるマスクに逃げを
形成する必要があり、コスト上昇の要因となる。
とである。たとえば、スペーサを使用した場合、チップ
−基板間のギャップが変わる度にスペーサを作り直す必
要があり、コストがかかる。特に特開平６−２３２２０
３号公報に記載されているように網状スペーサを使用す
る場合、チップ−基板間のギャップだけではなくチップ
が変わる度に網目を作り代える必要がある。また、特開
平４−６２９４５号公報に記載されるように基板側に突
起を設ける場合、絶縁膜の印刷に用いるマスクに逃げを
形成する必要があり、コスト上昇の要因となる。
【０００５】第３の問題点は、設計に制約を加え、且つ
実装面積の増大を招くことである。その理由は、たとえ
ば実開平０１−０５７６４３号公報に記載されるよう
に、チップ表面に模擬バンプを形成する場合、模擬バン
プ形成のための無駄なパッドを必要とするためである。
また、模擬パッドがチップの傾きやチップ−基板間距離
の保持に使われることを考慮すると、模擬バンプに接続
する基板上の模擬接点は、チップの電極パッドがない場
所に作られるので、設計上の邪魔になるからである。
実装面積の増大を招くことである。その理由は、たとえ
ば実開平０１−０５７６４３号公報に記載されるよう
に、チップ表面に模擬バンプを形成する場合、模擬バン
プ形成のための無駄なパッドを必要とするためである。
また、模擬パッドがチップの傾きやチップ−基板間距離
の保持に使われることを考慮すると、模擬バンプに接続
する基板上の模擬接点は、チップの電極パッドがない場
所に作られるので、設計上の邪魔になるからである。
【０００６】本発明の目的は、チップ或いは基板の設計
に制約を加えずに低コストで、チップの傾きを防ぐこと
ができ、チップ−基板間の距離を一定に保つことによ
り、信頼性の高い半導体装置の製造方法を提供すること
にある。
に制約を加えずに低コストで、チップの傾きを防ぐこと
ができ、チップ−基板間の距離を一定に保つことによ
り、信頼性の高い半導体装置の製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上述の問題点を解決する
ため、本発明の半導体装置の製造方法では、スペーサに
硬化収縮する液状樹脂を用い、その液状樹脂が半導体チ
ップ搭載時に半導体チップと基板に挟まれて広がるた
め、その液状樹脂を電極パッドの接続部にかからない量
をチップ実装前にチップ又は基板の１点以上に塗布した
後、フリップチップ実装し硬化収縮する。
ため、本発明の半導体装置の製造方法では、スペーサに
硬化収縮する液状樹脂を用い、その液状樹脂が半導体チ
ップ搭載時に半導体チップと基板に挟まれて広がるた
め、その液状樹脂を電極パッドの接続部にかからない量
をチップ実装前にチップ又は基板の１点以上に塗布した
後、フリップチップ実装し硬化収縮する。
【０００８】本発明では、半導体チップとそのチップを
搭載する基板との間に設けるスペーサとして硬化収縮す
る液状樹脂を用いる。液状樹脂の剛性の小ささによりチ
ップ搭載時の荷重によってスペーサが変形可能なため、
チップ表面を損傷もしくはチップに歪みを生じさせない
ので、信頼性を低下させない。さらにチップの基板への
搭載後あるいは搭載時にチップを加熱しながらスペーサ
としての液状樹脂を硬化収縮させるので、チップ−基板
間距離を増す方向の力は働かないため、チップ表面の損
傷が減り、信頼性が向上する。
搭載する基板との間に設けるスペーサとして硬化収縮す
る液状樹脂を用いる。液状樹脂の剛性の小ささによりチ
ップ搭載時の荷重によってスペーサが変形可能なため、
チップ表面を損傷もしくはチップに歪みを生じさせない
ので、信頼性を低下させない。さらにチップの基板への
搭載後あるいは搭載時にチップを加熱しながらスペーサ
としての液状樹脂を硬化収縮させるので、チップ−基板
間距離を増す方向の力は働かないため、チップ表面の損
傷が減り、信頼性が向上する。
【０００９】上述の液状樹脂を用いると、塗布量とチッ
プ搭載時の圧力を選択することにより、チップ−基板間
距離が変化してもその変化した距離にチップ−基板間距
離を保つことができる。そのため、要求されるチップ−
基板間距離の変化に対応してスペーサを作り代える必要
がないため、コスト削減になる。
プ搭載時の圧力を選択することにより、チップ−基板間
距離が変化してもその変化した距離にチップ−基板間距
離を保つことができる。そのため、要求されるチップ−
基板間距離の変化に対応してスペーサを作り代える必要
がないため、コスト削減になる。
【００１０】チップの傾きを防止し、チップ−基板間距
離を一定に保つためにスペーサを用いるのは、チップの
電極パッドに偏りがある場合、特にチップセンターにの
みパッドが配置されているような場合は特に必要とされ
る。そのため、粘度の高い液体を塗布する場所が必ず存
在するため、粘度の高い液体の塗布によってチップ或い
は基板の設計に何らかの制約を加えることがなく、実装
面積の増大も招かない。
離を一定に保つためにスペーサを用いるのは、チップの
電極パッドに偏りがある場合、特にチップセンターにの
みパッドが配置されているような場合は特に必要とされ
る。そのため、粘度の高い液体を塗布する場所が必ず存
在するため、粘度の高い液体の塗布によってチップ或い
は基板の設計に何らかの制約を加えることがなく、実装
面積の増大も招かない。
【００１１】半導体チップをフリップチップ実装して製
造される半導体装置は、チップ若しくは基板の電極パッ
ド上に形成された導電性バンプによりチップ側電極パッ
ドと基板側電極パッドとが接続されており、チップ−基
板間はアンダーフィル用の樹脂（例えばエポキシ系、フ
ェノキシ系、アミン系、酸無水系、フェノール系）で封
止されているのが一般的である。
造される半導体装置は、チップ若しくは基板の電極パッ
ド上に形成された導電性バンプによりチップ側電極パッ
ドと基板側電極パッドとが接続されており、チップ−基
板間はアンダーフィル用の樹脂（例えばエポキシ系、フ
ェノキシ系、アミン系、酸無水系、フェノール系）で封
止されているのが一般的である。
【００１２】本発明の半導体装置の製造方法は、封止樹
脂をスペーサとして用いるため、チップの実装前にチッ
プ又は基板の電極パッドが無い部分に塗布されたスペー
サ用樹脂が、封止された樹脂中に存在する。スペーサ用
封止樹脂とアンダーフィル用封止樹脂を同一のものを使
用した場合、構造的な差異は見られない。しかし、スペ
ーサ用及びアンダーフィル用樹脂に別種の樹脂を使用す
ることも可能で、その際はチップ−基板間に２種類の樹
脂が存在する。特に、チップ搭載時の熱によって、スペ
ーサ用樹脂が突沸しボイドを形成するような場合は、ボ
イドが信頼性試験での不良原因になることを考慮する
と、ボイドを発生しない又はしづらい樹脂を用いるべき
である。但し、スペーサ用樹脂にアンダーフィル用樹脂
と別種の樹脂を使用すると、膨張係数の差により温度衝
撃でチップ又は基板に応力をかける恐れがある、或いは
アンダーフィル用樹脂とスペーサ用樹脂の基材が違い基
材同士が反応する恐れがあるなど、信頼性上問題がある
場合が考えられるため、アンダーフィル用封止樹脂とス
ペーサ用封止樹脂は同一のもの、又は樹脂の基材が同一
のものを選定するのが望ましい。ただし、硬化温度は、
アンダーフィル用樹脂の方がスペーサ用樹脂より低いも
のが選ばれる。
脂をスペーサとして用いるため、チップの実装前にチッ
プ又は基板の電極パッドが無い部分に塗布されたスペー
サ用樹脂が、封止された樹脂中に存在する。スペーサ用
封止樹脂とアンダーフィル用封止樹脂を同一のものを使
用した場合、構造的な差異は見られない。しかし、スペ
ーサ用及びアンダーフィル用樹脂に別種の樹脂を使用す
ることも可能で、その際はチップ−基板間に２種類の樹
脂が存在する。特に、チップ搭載時の熱によって、スペ
ーサ用樹脂が突沸しボイドを形成するような場合は、ボ
イドが信頼性試験での不良原因になることを考慮する
と、ボイドを発生しない又はしづらい樹脂を用いるべき
である。但し、スペーサ用樹脂にアンダーフィル用樹脂
と別種の樹脂を使用すると、膨張係数の差により温度衝
撃でチップ又は基板に応力をかける恐れがある、或いは
アンダーフィル用樹脂とスペーサ用樹脂の基材が違い基
材同士が反応する恐れがあるなど、信頼性上問題がある
場合が考えられるため、アンダーフィル用封止樹脂とス
ペーサ用封止樹脂は同一のもの、又は樹脂の基材が同一
のものを選定するのが望ましい。ただし、硬化温度は、
アンダーフィル用樹脂の方がスペーサ用樹脂より低いも
のが選ばれる。
【００１３】チップを基板にフリップチップ実装するた
めに、チップ又は基板の電極パッド上に導電性バンプ
（例えば、金バンプ、半田バンプ、導電性樹脂バンプ）
を形成する。その後、前述のようにスペーサ用樹脂をチ
ップを基板にフェースダウンで実装する前に点状に塗布
する。スペーサ用樹脂の塗布はチップ側、基板側のどち
らでもよい。チップを基板に実装する際の圧力でチップ
−基板間が狭められて塗布した樹脂が広がって電極パッ
ドを覆い、チップ又は基板に形成された導電性バンプと
電極パッドとの接続を損なう可能性がある。そのため塗
布するスペーサ用樹脂の量は上記のことを考慮して決定
される。また、スペーサ用樹脂をポッティングする位置
も電極パッド又は導電性電極材料から離れた位置にする
のが望ましい。
めに、チップ又は基板の電極パッド上に導電性バンプ
（例えば、金バンプ、半田バンプ、導電性樹脂バンプ）
を形成する。その後、前述のようにスペーサ用樹脂をチ
ップを基板にフェースダウンで実装する前に点状に塗布
する。スペーサ用樹脂の塗布はチップ側、基板側のどち
らでもよい。チップを基板に実装する際の圧力でチップ
−基板間が狭められて塗布した樹脂が広がって電極パッ
ドを覆い、チップ又は基板に形成された導電性バンプと
電極パッドとの接続を損なう可能性がある。そのため塗
布するスペーサ用樹脂の量は上記のことを考慮して決定
される。また、スペーサ用樹脂をポッティングする位置
も電極パッド又は導電性電極材料から離れた位置にする
のが望ましい。
【００１４】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照しながら詳細に説明する。
図面を参照しながら詳細に説明する。
【００１５】図１は本発明の製造方法により形成される
半導体装置の一つの実施の形態を示す断面図および図２
は実装前の状態の斜視図である。図２に示すように、半
導体チップ１ｂは表面に複数の電極パッド３ａを有して
いる。図１において、基板２ｂには、半導体チップ１ｂ
の電極パッド３ａに対応したパターンで電極パッド３ｂ
があり、これらのパッド同士がはんだバンプ１１で接続
されている。半導体チップ１ｂと基板２ｂの間隔はスペ
ーサ用樹脂６によって規定されている。スペーサ用樹脂
６は半導体チップ１ｂと基板２ｂに強く固着した状態に
なっている。また、半導体チップ１ｂの回路面に対する
封止機能も兼ねている。
半導体装置の一つの実施の形態を示す断面図および図２
は実装前の状態の斜視図である。図２に示すように、半
導体チップ１ｂは表面に複数の電極パッド３ａを有して
いる。図１において、基板２ｂには、半導体チップ１ｂ
の電極パッド３ａに対応したパターンで電極パッド３ｂ
があり、これらのパッド同士がはんだバンプ１１で接続
されている。半導体チップ１ｂと基板２ｂの間隔はスペ
ーサ用樹脂６によって規定されている。スペーサ用樹脂
６は半導体チップ１ｂと基板２ｂに強く固着した状態に
なっている。また、半導体チップ１ｂの回路面に対する
封止機能も兼ねている。
【００１６】スペーサ樹脂６ならびにはんだバンプ１１
の周辺の、半導体チップ１ｂと基板２ｂのすき間には、
封止樹脂５が充填されている。封止樹脂５は、スペーサ
用樹脂６、はんだバンプ１１、半導体チップ１ｂならび
に基板２ｂに固着した状態になっている。
の周辺の、半導体チップ１ｂと基板２ｂのすき間には、
封止樹脂５が充填されている。封止樹脂５は、スペーサ
用樹脂６、はんだバンプ１１、半導体チップ１ｂならび
に基板２ｂに固着した状態になっている。
【００１７】スペーサ用樹脂６と封止樹脂５は液状で、
半導体チップ１ｂもしくは基板２ｂ上に滴下もしくは塗
付でき、かつその後の加熱で容易に硬化する材料が用い
られる。また、加熱硬化する際に、樹脂中から気体が急
激に沸騰してボイドを形成することがない材料であるこ
とが必要である。具体的にはエポキシ系樹脂、ポリイミ
ド系樹脂、シリコーン系樹脂、アクリル系樹脂等が用い
られる。スペーサ用樹脂６と封止樹脂５は同一材料でも
良いし異種材料でもよいが、互いに強く密着し、かつ膨
張係数が近い材料であることが望ましい。
半導体チップ１ｂもしくは基板２ｂ上に滴下もしくは塗
付でき、かつその後の加熱で容易に硬化する材料が用い
られる。また、加熱硬化する際に、樹脂中から気体が急
激に沸騰してボイドを形成することがない材料であるこ
とが必要である。具体的にはエポキシ系樹脂、ポリイミ
ド系樹脂、シリコーン系樹脂、アクリル系樹脂等が用い
られる。スペーサ用樹脂６と封止樹脂５は同一材料でも
良いし異種材料でもよいが、互いに強く密着し、かつ膨
張係数が近い材料であることが望ましい。
【００１８】次に図１の半導体装置の製造方法につい
て、図２および図３を参照して説明する。図３は図２の
Ａ−Ａ′断面図である。
て、図２および図３を参照して説明する。図３は図２の
Ａ−Ａ′断面図である。
【００１９】最初、半導体チップ１ｂの電極パッド３ａ
上に直径１００μｍ程度の半田バンプ９（図３）を形成
し、基板２ｂの電極パッド３ｂ上に半田ペースト又はフ
ラックス１０を印刷する。次に図２に示すように基板２
ｂ上のチップ中心に当たる部分にスペーサ用樹脂６を
１．０ｍｍ３ 程度塗布し、半導体チップ１ａをフェー
スダウンで基板２ｂの上に搭載する。このとき所定の圧
力が加えられる。これをリフロー炉に流し、半導体チッ
プ１ｂ上の半田バンプ９と基板２ｂ上の半田ペースト１
０を溶融すると同時にスペーサ用樹脂６を硬化収縮する
ことによりチップ１ｂと基板２ｂが半田で接続され図１
のはんだバンプ１１が形成される。リフロー後、半導体
チップ１ｂと基板２ｂとの間のすき間にアンダーフィル
用封止樹脂５（図１）を毛細管現象によって充填し、封
止することにより、図１の半導体装置になる。
上に直径１００μｍ程度の半田バンプ９（図３）を形成
し、基板２ｂの電極パッド３ｂ上に半田ペースト又はフ
ラックス１０を印刷する。次に図２に示すように基板２
ｂ上のチップ中心に当たる部分にスペーサ用樹脂６を
１．０ｍｍ３ 程度塗布し、半導体チップ１ａをフェー
スダウンで基板２ｂの上に搭載する。このとき所定の圧
力が加えられる。これをリフロー炉に流し、半導体チッ
プ１ｂ上の半田バンプ９と基板２ｂ上の半田ペースト１
０を溶融すると同時にスペーサ用樹脂６を硬化収縮する
ことによりチップ１ｂと基板２ｂが半田で接続され図１
のはんだバンプ１１が形成される。リフロー後、半導体
チップ１ｂと基板２ｂとの間のすき間にアンダーフィル
用封止樹脂５（図１）を毛細管現象によって充填し、封
止することにより、図１の半導体装置になる。
【００２０】チップ１ｂの電極パッド３ａ上に半田バン
プ９を形成し、基板２ｂの電極パッド３ｂ上に半田ペー
スト１０を印刷してスペーサ用樹脂６を塗布しないでフ
ェースダウンで搭載した後に、リフロー炉でチップ−基
板間の半田を溶融して接続した場合、半田量のばらつき
により接続後のチップ−基板間距離がばらつき、特に距
離が狭まる場合にはアンダーフィル用封止樹脂の封入性
を劣化させる。これに対し、半導体チップ１ｂのフェー
スダウン実装前にスペーサ用樹脂６を塗布することによ
り、リフロー後にアンダーフィル用封止樹脂５の封入性
を損なわないようにチップ−基板間距離を保つことが可
能となる。
プ９を形成し、基板２ｂの電極パッド３ｂ上に半田ペー
スト１０を印刷してスペーサ用樹脂６を塗布しないでフ
ェースダウンで搭載した後に、リフロー炉でチップ−基
板間の半田を溶融して接続した場合、半田量のばらつき
により接続後のチップ−基板間距離がばらつき、特に距
離が狭まる場合にはアンダーフィル用封止樹脂の封入性
を劣化させる。これに対し、半導体チップ１ｂのフェー
スダウン実装前にスペーサ用樹脂６を塗布することによ
り、リフロー後にアンダーフィル用封止樹脂５の封入性
を損なわないようにチップ−基板間距離を保つことが可
能となる。
【００２１】一般的に樹脂は温度上昇により粘性が低下
するため、プリヒート中にチップが傾く恐れがある。こ
のため、スペーサ用樹脂６にはリフローのプリヒート中
に樹脂の硬化が開始するよう速硬型の樹脂を使用するの
が望ましい。これによって半導体チップ１ｂを基板２ｂ
にフェースダウンで搭載したときの平行を保ったままチ
ップ−基板間が接続される。また、チップ−基板間の支
持部分が大きいほどリフロー中に傾きにくくなるので、
スペーサ用樹脂６の量は、チップ搭載時に広がって電極
パッド３ａ，３ｂにかからない最大量に近い量を塗布し
ている。
するため、プリヒート中にチップが傾く恐れがある。こ
のため、スペーサ用樹脂６にはリフローのプリヒート中
に樹脂の硬化が開始するよう速硬型の樹脂を使用するの
が望ましい。これによって半導体チップ１ｂを基板２ｂ
にフェースダウンで搭載したときの平行を保ったままチ
ップ−基板間が接続される。また、チップ−基板間の支
持部分が大きいほどリフロー中に傾きにくくなるので、
スペーサ用樹脂６の量は、チップ搭載時に広がって電極
パッド３ａ，３ｂにかからない最大量に近い量を塗布し
ている。
【００２２】アンダーフィル用封止樹脂５の加熱硬化中
にスペーサ用樹脂６が溶融しないよう、スペーサ用樹脂
６はガラス転移点温度がアンダーフィル用封止樹脂５の
それよりも高いものを使用する。
にスペーサ用樹脂６が溶融しないよう、スペーサ用樹脂
６はガラス転移点温度がアンダーフィル用封止樹脂５の
それよりも高いものを使用する。
【００２３】図４は本発明の製造方法により形成される
半導体装置の他の実施の形態を示す断面図および図５は
実装前の状態を示す斜視図である。
半導体装置の他の実施の形態を示す断面図および図５は
実装前の状態を示す斜視図である。
【００２４】半導体チップ１ａは複数の電極パッド３ａ
をチップセンターラインに有している、いわゆるセンタ
ーパッドチップである。各電極パッド３ａには金バンプ
７が形成されている。基板２ａには、半導体チップ１ａ
の金バンプ７に対応したパターンで電極パッド３ｂが形
成されている。電極パッド３ｂと金バンプ７とは、はん
だ８で接続されている。
をチップセンターラインに有している、いわゆるセンタ
ーパッドチップである。各電極パッド３ａには金バンプ
７が形成されている。基板２ａには、半導体チップ１ａ
の金バンプ７に対応したパターンで電極パッド３ｂが形
成されている。電極パッド３ｂと金バンプ７とは、はん
だ８で接続されている。
【００２５】半導体チップ１ａと基板２ａの間隔は２つ
のスペーサ用樹脂６によって規定されている。スペーサ
用樹脂６は半導体チップ１ａと基板２ａに強く固着した
状態になっている。また、半導体チップ１ａの回路面に
対する封止機能も兼ねている。スペーサ用樹脂６、金バ
ンプ７、はんだ８の周辺の半導体チップ１ａと基板２ａ
のすき間には封止樹脂５が充填されている。封止樹脂５
はスペーサ用樹脂６、金バンプ７、はんだ８、半導体チ
ップ１ａならびに基板２ａに固着した状態になってい
る。
のスペーサ用樹脂６によって規定されている。スペーサ
用樹脂６は半導体チップ１ａと基板２ａに強く固着した
状態になっている。また、半導体チップ１ａの回路面に
対する封止機能も兼ねている。スペーサ用樹脂６、金バ
ンプ７、はんだ８の周辺の半導体チップ１ａと基板２ａ
のすき間には封止樹脂５が充填されている。封止樹脂５
はスペーサ用樹脂６、金バンプ７、はんだ８、半導体チ
ップ１ａならびに基板２ａに固着した状態になってい
る。
【００２６】スペーサ用樹脂６と封止樹脂５は液状で半
導体チップもしくは基板上に滴下もしくは塗付でき、か
つその後の加熱で容易に硬化する材料が用いられる。ま
た、加熱硬化する際に樹脂中から気体が急激に沸騰して
ボイドを形成することがない材料であることが必要であ
る。具体的にはエポキシ系樹脂、ポリイミド系樹脂、シ
リコーン系樹脂、アクリル系樹脂等が用いられる。スペ
ーサ用樹脂６と封止樹脂５は同一材料でも良いし異種材
料でもよいが、互いに強く密着し、かつ膨張係数が近い
材料であることが望ましい。
導体チップもしくは基板上に滴下もしくは塗付でき、か
つその後の加熱で容易に硬化する材料が用いられる。ま
た、加熱硬化する際に樹脂中から気体が急激に沸騰して
ボイドを形成することがない材料であることが必要であ
る。具体的にはエポキシ系樹脂、ポリイミド系樹脂、シ
リコーン系樹脂、アクリル系樹脂等が用いられる。スペ
ーサ用樹脂６と封止樹脂５は同一材料でも良いし異種材
料でもよいが、互いに強く密着し、かつ膨張係数が近い
材料であることが望ましい。
【００２７】半導体チップ１ａと基板２ａの間隔は封止
樹脂５が流れ込む大きさが必要であり、具体的には３０
〜１００μｍ程度が望ましい。
樹脂５が流れ込む大きさが必要であり、具体的には３０
〜１００μｍ程度が望ましい。
【００２８】次に図４の半導体装置の製造方法につい
て、図５および図６を参照して説明する。図６は図５の
Ｂ−Ｂ′断面図である。
て、図５および図６を参照して説明する。図６は図５の
Ｂ−Ｂ′断面図である。
【００２９】最初、半導体チップ１ａの電極パッド３ａ
上に金バンプ７（図６）を形成し、基板２ａの電極パッ
ド３ｂに半田８を供給する。半導体チップ１ａを基板２
ａにフリップチップ実装する前に、基板２ａの電極パッ
ドの無い部分にスペーサ用樹脂６を０．３ｍｍ３ 程度
ニードルで塗布する。塗布位置は、図５のように基板の
センターに並ぶ電極パッド３ｂに対して対称な２点であ
る。
上に金バンプ７（図６）を形成し、基板２ａの電極パッ
ド３ｂに半田８を供給する。半導体チップ１ａを基板２
ａにフリップチップ実装する前に、基板２ａの電極パッ
ドの無い部分にスペーサ用樹脂６を０．３ｍｍ３ 程度
ニードルで塗布する。塗布位置は、図５のように基板の
センターに並ぶ電極パッド３ｂに対して対称な２点であ
る。
【００３０】スペーサ用樹脂６の塗布後、チップの加熱
支持部材により裏面から半導体チップ１ａ全体を基板上
の半田８の融点以上に加熱し、半導体チップ上の金バン
プ７と基板２ａに供給された半田８とが接触するように
半導体チップ１ａをフェースダウンで基板上に押しつけ
る。また、このとき加熱によりスペーサ用樹脂６が硬化
収縮する。これにより、半導体チップ１ａを通して半田
８の融点以上に加熱された金バンプ７が基板上の半田８
と接触し、金バンプ７の熱で半田８が溶け、金バンプ７
と半田８が金属的に結合する（いわゆる半田工法）。
支持部材により裏面から半導体チップ１ａ全体を基板上
の半田８の融点以上に加熱し、半導体チップ上の金バン
プ７と基板２ａに供給された半田８とが接触するように
半導体チップ１ａをフェースダウンで基板上に押しつけ
る。また、このとき加熱によりスペーサ用樹脂６が硬化
収縮する。これにより、半導体チップ１ａを通して半田
８の融点以上に加熱された金バンプ７が基板上の半田８
と接触し、金バンプ７の熱で半田８が溶け、金バンプ７
と半田８が金属的に結合する（いわゆる半田工法）。
【００３１】その後、チップ−基板間に毛細管現象を利
用してアンダーフィル用樹脂５を流し込み、加熱・硬化
して図４の半導体装置が完成する。
用してアンダーフィル用樹脂５を流し込み、加熱・硬化
して図４の半導体装置が完成する。
【００３２】従来通り半田工法を用いてセンターパッド
チップ１ａをフェースダウンで実装すると、半導体チッ
プを加熱する部材がチップから離れる際に、半導体チッ
プが傾きチップ端が基板に接触し、樹脂封入性を著しく
損ったり、熱サイクルにより基板が膨張しチップとこす
れることによりチップを破壊するという弊害があった。
チップ１ａをフェースダウンで実装すると、半導体チッ
プを加熱する部材がチップから離れる際に、半導体チッ
プが傾きチップ端が基板に接触し、樹脂封入性を著しく
損ったり、熱サイクルにより基板が膨張しチップとこす
れることによりチップを破壊するという弊害があった。
【００３３】しかしながら、本実施の形態では、スペー
サ用樹脂６がフェースダウン接続時に半導体チップ１ａ
と基板２ａの間隙を保つだけでなく、チップが傾かない
ようにするのに大きく貢献している。フリップチップ実
装後の半導体チップの傾きを防止するために、スペーサ
用樹脂６を塗布する位置は図５に示すような２点に限ら
ない。図７のように４点に塗布しても構わない。ただ
し、塗布点数が増えるに連れて、アンダーフィル前にチ
ップ−基板間に挟まれる樹脂量が増え、半導体チップを
基板２にフェースダウンで搭載する際に挟まれた樹脂６
が広がって金バンプ−半田の接合性を劣化させたり、或
いはパッドに対して平行に広がり、アンダーフィルの浸
透を妨げる恐れがある。図４から図６ではこのことを考
慮してチップの傾斜を押さえられる最小限の位置である
電極パッド３ｂ列に対称な２点にスペーサ用樹脂６を塗
布している。
サ用樹脂６がフェースダウン接続時に半導体チップ１ａ
と基板２ａの間隙を保つだけでなく、チップが傾かない
ようにするのに大きく貢献している。フリップチップ実
装後の半導体チップの傾きを防止するために、スペーサ
用樹脂６を塗布する位置は図５に示すような２点に限ら
ない。図７のように４点に塗布しても構わない。ただ
し、塗布点数が増えるに連れて、アンダーフィル前にチ
ップ−基板間に挟まれる樹脂量が増え、半導体チップを
基板２にフェースダウンで搭載する際に挟まれた樹脂６
が広がって金バンプ−半田の接合性を劣化させたり、或
いはパッドに対して平行に広がり、アンダーフィルの浸
透を妨げる恐れがある。図４から図６ではこのことを考
慮してチップの傾斜を押さえられる最小限の位置である
電極パッド３ｂ列に対称な２点にスペーサ用樹脂６を塗
布している。
【００３４】作製したサンプルは、半導体チップ１ａに
１６ＭｂのＤＲＡＭ（Ｄａｙｎａｍｉｃ Ｒａｎｄａｍ
Ａｃｃｅｓｓ ｍｅｍｏｒｙ）チップを、基板２ａに
ガラエポ両面基板を使用し、アンダーフィル用、スペー
サ用の２つの樹脂５，６については基材は共にエポキシ
系で、基材にシリカフィラーを充填した封止用樹脂であ
る。
１６ＭｂのＤＲＡＭ（Ｄａｙｎａｍｉｃ Ｒａｎｄａｍ
Ａｃｃｅｓｓ ｍｅｍｏｒｙ）チップを、基板２ａに
ガラエポ両面基板を使用し、アンダーフィル用、スペー
サ用の２つの樹脂５，６については基材は共にエポキシ
系で、基材にシリカフィラーを充填した封止用樹脂であ
る。
【００３５】アンダーフィル用封止樹脂５のガラス転移
点が９３℃程度であるのに対し、スペーサ用樹脂６のガ
ラス転移点は１４８℃と高い樹脂を使用している。スペ
ーサ用樹脂６の塗布量は１点に０．３ｍｍ３ である。
このサンプルは１２５℃の高温放置試験、８５℃、１．
２ａｔｍ、１１０℃の高温高湿試験を１０００Ｈｒパス
し、−４５℃〜１２５℃の温度サイクル試験を１０００
サイクルパスしており、高い信頼性を持つことを確認し
ている。
点が９３℃程度であるのに対し、スペーサ用樹脂６のガ
ラス転移点は１４８℃と高い樹脂を使用している。スペ
ーサ用樹脂６の塗布量は１点に０．３ｍｍ３ である。
このサンプルは１２５℃の高温放置試験、８５℃、１．
２ａｔｍ、１１０℃の高温高湿試験を１０００Ｈｒパス
し、−４５℃〜１２５℃の温度サイクル試験を１０００
サイクルパスしており、高い信頼性を持つことを確認し
ている。
【００３６】本発明の半導体装置の製造方法は、表面に
電極パッドが形成された半導体チップを、電極パッドに
接続する電極が形成された基板に実装して構成される半
導体装置の製造方法として次のようなものであれば良
い。
電極パッドが形成された半導体チップを、電極パッドに
接続する電極が形成された基板に実装して構成される半
導体装置の製造方法として次のようなものであれば良
い。
【００３７】すなわち、その製造方法は、半導体チップ
の電極パッド及び基板の電極の少なくとも一方に熱によ
って溶融する導電性物質を供給する工程と、基板上の電
極パッドがない部分に熱によって硬化するスペーサ用樹
脂を塗布する工程と、半導体チップを導電性物質が溶融
しスペーサ用樹脂が硬化する温度以上に加熱しながら、
該半導体チップをスペーサ用樹脂の上から基板上に搭載
し、半導体チップの電極パッド及び基板の電極を接続す
る工程と、接続工程後、半導体チップと基板との間のス
ペーサ用樹脂で満たされていない隙間に、封止用樹脂を
流し込み硬化させる工程とを含み、塗布工程では、スペ
ーサ用樹脂が接続工程後に基板の電極部分にかからない
量で塗布されるものである。この製造方法では、接続工
程に半導体チップを基板上に搭載するための装置に、加
熱手段が必要であるが、搭載と同時に導電性物質の溶融
とスペーサ用樹脂の硬化ができるので、比較的短時間で
製造が終了する。
の電極パッド及び基板の電極の少なくとも一方に熱によ
って溶融する導電性物質を供給する工程と、基板上の電
極パッドがない部分に熱によって硬化するスペーサ用樹
脂を塗布する工程と、半導体チップを導電性物質が溶融
しスペーサ用樹脂が硬化する温度以上に加熱しながら、
該半導体チップをスペーサ用樹脂の上から基板上に搭載
し、半導体チップの電極パッド及び基板の電極を接続す
る工程と、接続工程後、半導体チップと基板との間のス
ペーサ用樹脂で満たされていない隙間に、封止用樹脂を
流し込み硬化させる工程とを含み、塗布工程では、スペ
ーサ用樹脂が接続工程後に基板の電極部分にかからない
量で塗布されるものである。この製造方法では、接続工
程に半導体チップを基板上に搭載するための装置に、加
熱手段が必要であるが、搭載と同時に導電性物質の溶融
とスペーサ用樹脂の硬化ができるので、比較的短時間で
製造が終了する。
【００３８】また、他の製造方法は、半導体チップの電
極パッド及び基板の電極の少なくとも一方に熱によって
溶融する導電性物質を供給する工程と、基板上の電極パ
ッドがない部分に熱によって硬化するスペーサ用樹脂を
塗布する工程と、半導体チップをスペーサ用樹脂の上か
ら基板上に搭載する工程と、半導体チップを搭載した基
板を、導電性物質が溶融しスペーサ用樹脂が硬化する温
度以上に加熱しながら、半導体チップの電極パッド及び
基板の電極を接続する工程と、接続工程後、半導体チッ
プと前記基板との間のスペーサ用樹脂で満たされていな
い隙間に、封止用樹脂を流し込み硬化させる工程とを含
み、塗布工程では、スペーサ用樹脂が接続工程後に基板
の電極部分にかからない量で塗布されるものである。こ
の製造方法では、接続工程にリフロー炉を使用でき、半
導体チップを搭載した複数の基板を同時に接続できる利
点がある。
極パッド及び基板の電極の少なくとも一方に熱によって
溶融する導電性物質を供給する工程と、基板上の電極パ
ッドがない部分に熱によって硬化するスペーサ用樹脂を
塗布する工程と、半導体チップをスペーサ用樹脂の上か
ら基板上に搭載する工程と、半導体チップを搭載した基
板を、導電性物質が溶融しスペーサ用樹脂が硬化する温
度以上に加熱しながら、半導体チップの電極パッド及び
基板の電極を接続する工程と、接続工程後、半導体チッ
プと前記基板との間のスペーサ用樹脂で満たされていな
い隙間に、封止用樹脂を流し込み硬化させる工程とを含
み、塗布工程では、スペーサ用樹脂が接続工程後に基板
の電極部分にかからない量で塗布されるものである。こ
の製造方法では、接続工程にリフロー炉を使用でき、半
導体チップを搭載した複数の基板を同時に接続できる利
点がある。
【００３９】
【発明の効果】本発明の第１の効果は、信頼性が向上す
ることである。その理由は、スペーサとして液状樹脂を
少量だけ塗布するため、スペーサの剛性が低く半導体チ
ップ搭載時の圧力によりチップ表面を傷つける恐れがな
いからである。また、チップ搭載後、液状樹脂を硬化収
縮されることにより、チップ−基板接合部が離れる方向
への応力がかからないことも信頼性の向上につながる。
ることである。その理由は、スペーサとして液状樹脂を
少量だけ塗布するため、スペーサの剛性が低く半導体チ
ップ搭載時の圧力によりチップ表面を傷つける恐れがな
いからである。また、チップ搭載後、液状樹脂を硬化収
縮されることにより、チップ−基板接合部が離れる方向
への応力がかからないことも信頼性の向上につながる。
【００４０】第２の効果は、生産コストを削減できるこ
とである。その理由は、従来のスペーサの様に、形状が
決まっているものではないので、要求されるチップ−基
板間距離が変化しても、逐一スペーサを作り直す必要が
ないためである。
とである。その理由は、従来のスペーサの様に、形状が
決まっているものではないので、要求されるチップ−基
板間距離が変化しても、逐一スペーサを作り直す必要が
ないためである。
【００４１】第３の効果は、チップ或いは基板の設計に
制約を加えないことである。その理由は、液状樹脂を塗
布する位置は、電極パッドがないところでチップの傾き
或いは基板間距離を保てる場所ならどこでもいいためで
ある。
制約を加えないことである。その理由は、液状樹脂を塗
布する位置は、電極パッドがないところでチップの傾き
或いは基板間距離を保てる場所ならどこでもいいためで
ある。
【図１】本発明の製造方法により形成される半導体装置
の実施の形態を示す断面図である。
の実施の形態を示す断面図である。
【図２】図１の半導体装置の製造方法を説明するための
分解斜視図である。
分解斜視図である。
【図３】図２のＡ−Ａ′断面図である。
【図４】本発明の製造方法により形成される半導体装置
の他の実施の形態を示す断面図である。
の他の実施の形態を示す断面図である。
【図５】図４の半導体装置の製造方法を説明するための
分解斜視図である。
分解斜視図である。
【図６】図５のＢ−Ｂ′断面図である。
【図７】基板に塗布されるスペーサ用樹脂の他の塗布方
法を示す斜視図である。
法を示す斜視図である。
【図８】従来の半導体装置を示す断面図である。
１ｂ 半導体チップ ２ｂ 基板 ３ａ 電極パッド ３ｂ 電極パッド ５ 封止樹脂 ６ スペーサ用樹脂
Claims (7)
- 【請求項１】 表面に電極パッドが形成された半導体チ
ップを、前記電極パッドに接続する電極が形成された基
板に実装して構成される半導体装置の製造方法におい
て、 前記半導体チップを前記基板上に搭載する前に、前記基
板の前記半導体チップが実装される面に液状樹脂を、搭
載後に該液状樹脂が前記半導体チップの電極パッドの部
分に達しない量で塗布し、その塗布後、前記液状樹脂の
上から前記半導体チップをフェースダウンにより前記基
板上に搭載し、前記液状樹脂を硬化しながら前記半導体
チップの電極パッドを前記基板の電極に接続することを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記フェースダウンにより前記半導体チ
ップを前記基板に搭載した後、前記半導体チップの電極
パッドと前記基板の電極とを、熱によって溶融する導電
性物質によって接続し、前記液状樹脂は前記導電性物質
を溶融するときに加えられる熱によって硬化することを
特徴とする請求項１に記載された半導体装置の製造方
法。 - 【請求項３】 前記導電性物質は、前記半導体チップが
前記基板にフェースダウンにより搭載される前に、予め
前記半導体チップまたは前記基板の少なくとも一方に供
給されることを特徴とする請求項２に記載された半導体
装置の製造方法。 - 【請求項４】 半導体チップを、基板の電極パッドが形
成された面に向けて実装した半導体装置の製造方法にお
いて、 前記基板上の電極パッドがない部分に熱によって硬化す
るスペーサ用樹脂を点状に塗布する工程と、 該半導体チップを前記スペーサ用樹脂の上から前記基板
上に搭載し、前記半導体チップを前記スペーサ用樹脂の
硬化温度以上に加熱する工程と、 前記スペーサ用樹脂の硬化後、前記半導体チップと前記
基板との間の前記スペーサ用樹脂で満たされていない隙
間に封止用樹脂を流し込み硬化させる工程とを含み、前
記塗布工程では、前記スペーサ用樹脂が前記搭載工程後
に前記基板の電極パッドにかからない量で塗布される半
導体装置の製造方法。 - 【請求項５】 表面に電極パッドが形成された半導体チ
ップを、前記電極パッドに接続する電極が形成された基
板に実装して構成される半導体装置の製造方法におい
て、 前記半導体チップの電極パッド及び前記基板の電極の少
なくとも一方に熱によって溶融する導電性物質を供給す
る工程と、 前記基板上の電極パッドがない部分に熱によって硬化す
るスペーサ用樹脂を塗布する工程と、 前記半導体チップを前記導電性物質が溶融し前記スペー
サ用樹脂が硬化する温度以上に加熱しながら、該半導体
チップを前記スペーサ用樹脂の上から前記基板上に搭載
し、前記半導体チップの電極パッド及び前記基板の電極
を接続する工程と、 前記接続工程後、前記半導体チップと前記基板との間の
前記スペーサ用樹脂で満たされていない隙間に、封止用
樹脂を流し込み硬化させる工程とを含み、 前記塗布工程では、前記スペーサ用樹脂が前記接続工程
後に前記基板の電極部分にかからない量で塗布される半
導体装置の製造方法。 - 【請求項６】 表面に電極パッドが形成された半導体チ
ップを、前記電極パッドに接続する電極が形成された基
板に実装して構成される半導体装置の製造方法におい
て、 前記半導体チップの電極パッド及び前記基板の電極の少
なくとも一方に熱によって溶融する導電性物質を供給す
る工程と、 前記基板上の電極パッドがない部分に熱によって硬化す
るスペーサ用樹脂を塗布する工程と、 前記半導体チップを前記スペーサ用樹脂の上から前記基
板上に搭載する工程と、 前記半導体チップを搭載した前記基板を、前記導電性物
質が溶融し前記スペーサ用樹脂が硬化する温度以上に加
熱しながら、前記半導体チップの電極パッド及び前記基
板の電極を接続する工程と、 前記接続工程後、前記半導体チップと前記基板との間の
前記スペーサ用樹脂で満たされていない隙間に、封止用
樹脂を流し込み硬化させる工程とを含み、 前記塗布工程では、前記スペーサ用樹脂が前記接続工程
後に前記基板の電極部分にかからない量で塗布される半
導体装置の製造方法。 - 【請求項７】 前記スペーサ用樹脂の硬化温度は、前記
封止用樹脂の硬化温度よりも高いことを特徴とする請求
項４、５または６に記載された半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266641A JPH11111768A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266641A JPH11111768A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111768A true JPH11111768A (ja) | 1999-04-23 |
Family
ID=17433657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9266641A Pending JPH11111768A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111768A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6780748B2 (en) | 2001-12-07 | 2004-08-24 | Hitachi, Ltd. | Method of fabricating a wafer level chip size package utilizing a maskless exposure |
| JP2004327993A (ja) * | 2003-04-26 | 2004-11-18 | Samsung Electronics Co Ltd | マルチチップｂｇａパッケージ |
| US6905915B2 (en) | 2002-02-18 | 2005-06-14 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, and electronic instrument |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| US7057283B2 (en) | 1999-10-29 | 2006-06-06 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| JP2006278598A (ja) * | 2005-03-29 | 2006-10-12 | Mitsubishi Electric Corp | 半導体装置 |
| US7180183B2 (en) | 2002-10-25 | 2007-02-20 | Siliconware Precision Industries Co., Ltd. | Semiconductor device with reinforced under-support structure and method of fabricating the same |
| JP2011066112A (ja) * | 2009-09-16 | 2011-03-31 | Murata Mfg Co Ltd | 回路モジュール |
| JP2011185759A (ja) * | 2010-03-09 | 2011-09-22 | Denso Corp | 半導体装置 |
| JP2015177007A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| CN110383440A (zh) * | 2017-02-17 | 2019-10-25 | 索尼半导体解决方案公司 | 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法 |
-
1997
- 1997-09-30 JP JP9266641A patent/JPH11111768A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057283B2 (en) | 1999-10-29 | 2006-06-06 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| US7388295B2 (en) | 2001-11-19 | 2008-06-17 | Renesas Technology Corp. | Multi-chip module |
| US6780748B2 (en) | 2001-12-07 | 2004-08-24 | Hitachi, Ltd. | Method of fabricating a wafer level chip size package utilizing a maskless exposure |
| US6905915B2 (en) | 2002-02-18 | 2005-06-14 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, and electronic instrument |
| US7180183B2 (en) | 2002-10-25 | 2007-02-20 | Siliconware Precision Industries Co., Ltd. | Semiconductor device with reinforced under-support structure and method of fabricating the same |
| JP4527437B2 (ja) * | 2003-04-26 | 2010-08-18 | 三星電子株式会社 | マルチチップｂｇａパッケージ及びその製造方法 |
| JP2004327993A (ja) * | 2003-04-26 | 2004-11-18 | Samsung Electronics Co Ltd | マルチチップｂｇａパッケージ |
| JP2006278598A (ja) * | 2005-03-29 | 2006-10-12 | Mitsubishi Electric Corp | 半導体装置 |
| JP4704084B2 (ja) * | 2005-03-29 | 2011-06-15 | 三菱電機株式会社 | 半導体装置 |
| JP2011066112A (ja) * | 2009-09-16 | 2011-03-31 | Murata Mfg Co Ltd | 回路モジュール |
| CN102024800A (zh) * | 2009-09-16 | 2011-04-20 | 株式会社村田制作所 | 电路模块 |
| US8558119B2 (en) | 2009-09-16 | 2013-10-15 | Murata Manufacturing Co., Ltd. | Circuit module |
| JP2011185759A (ja) * | 2010-03-09 | 2011-09-22 | Denso Corp | 半導体装置 |
| JP2015177007A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| CN110383440A (zh) * | 2017-02-17 | 2019-10-25 | 索尼半导体解决方案公司 | 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046077A (en) | Semiconductor device assembly method and semiconductor device produced by the method | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| KR100743342B1 (ko) | 반도체 장치의 제조 방법 | |
| US5849606A (en) | Semiconductor device and manufacturing of the same | |
| KR0172203B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| JPH11186326A (ja) | 半導体装置 | |
| JPH11111768A (ja) | 半導体装置の製造方法 | |
| US6486001B1 (en) | Fabricating method of semiconductor device | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| US7612450B2 (en) | Semiconductor package including dummy board and method of fabricating the same | |
| JP2536456B2 (ja) | 半導体装置及びその製造方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JP4394213B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP2751427B2 (ja) | 半導体装置の製造方法 | |
| JP2000357714A (ja) | 半導体装置及びその製造方法 | |
| CN114220785A (zh) | 一种具有高可靠度焊点结构的散热倒装封装结构及方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP3147106B2 (ja) | 半導体装置 | |
| JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
| KR100473015B1 (ko) | 전자장치패키지 | |
| JPH1098077A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000530 |