JP2751427B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2751427B2 JP2751427B2 JP1164626A JP16462689A JP2751427B2 JP 2751427 B2 JP2751427 B2 JP 2751427B2 JP 1164626 A JP1164626 A JP 1164626A JP 16462689 A JP16462689 A JP 16462689A JP 2751427 B2 JP2751427 B2 JP 2751427B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder
- bumps
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明はフリップ・チップの接合方法に関し、 熱歪によってチップを破壊することがないはんだ接続
部の形状が得られ、且つ低温での使用で問題を生ずるこ
とのないフリップ・チップ接続法を提供することを目的
とし、 はんだバンプが形成された半導体チップを、該バンプ
の接続対象である電極パッド若しくはバンプを備えた基
板上に、前記はんだバンプと、前記電極パッド若しくは
バンプとの接続部位どうしを突き合わせて載置し、 前記半導体チップと前記基板間の空隙の複数箇所に２
液型室温硬化性液状ウレタン・ゴム若しくは２液型室温
硬化性液状シリコーン・ゴムの滴粒を注入し、 前記滴粒が硬化した後に、前記はんだバンプを溶融し
再凝固せしめる工程を包含して構成する。
部の形状が得られ、且つ低温での使用で問題を生ずるこ
とのないフリップ・チップ接続法を提供することを目的
とし、 はんだバンプが形成された半導体チップを、該バンプ
の接続対象である電極パッド若しくはバンプを備えた基
板上に、前記はんだバンプと、前記電極パッド若しくは
バンプとの接続部位どうしを突き合わせて載置し、 前記半導体チップと前記基板間の空隙の複数箇所に２
液型室温硬化性液状ウレタン・ゴム若しくは２液型室温
硬化性液状シリコーン・ゴムの滴粒を注入し、 前記滴粒が硬化した後に、前記はんだバンプを溶融し
再凝固せしめる工程を包含して構成する。
本発明はフリップ・チップと呼ばれる半導体チップの
接合方法に関わる。
接合方法に関わる。
低融点蝋材の接続電極であるはんだバンプは、ワイヤ
・ボンディングのような接続手段無しに、集積回路が形
成された半導体チップ（以下、チップと略記）を直接配
線基板やチップ・キャリヤなどに接続，固定するための
接続電極である。バンプを備えたチップは第４図に示さ
れるように基板に接合される。
・ボンディングのような接続手段無しに、集積回路が形
成された半導体チップ（以下、チップと略記）を直接配
線基板やチップ・キャリヤなどに接続，固定するための
接続電極である。バンプを備えたチップは第４図に示さ
れるように基板に接合される。
先ず第４図（ａ）の如く、チップ11は基板13の上面に
対し、バンプ12の形成された面を下にして、基板側のバ
ンプ12′とバンプどうしが突き合わされるように設置さ
れる。次いで、この状態を保ちながら加熱処理すると、
はんだが溶融して上下のバンプが一体となるので、これ
を冷却することにより再凝固したはんだがチップのパッ
ドと基板のパッドを電気的に接続した同図（ｂ）の状態
が得られる。なお、基板側のバンプは必ずしも必要では
なく、パッドだけが設けられていてもよい。また、はん
だバンプの溶融と再凝固処理はリフローと呼ばれてい
る。
対し、バンプ12の形成された面を下にして、基板側のバ
ンプ12′とバンプどうしが突き合わされるように設置さ
れる。次いで、この状態を保ちながら加熱処理すると、
はんだが溶融して上下のバンプが一体となるので、これ
を冷却することにより再凝固したはんだがチップのパッ
ドと基板のパッドを電気的に接続した同図（ｂ）の状態
が得られる。なお、基板側のバンプは必ずしも必要では
なく、パッドだけが設けられていてもよい。また、はん
だバンプの溶融と再凝固処理はリフローと呼ばれてい
る。
このようにチップを接合するはんだは、チップを固定
する役割も果たしているので、ある程度の機械的強度が
必要であるが、熱歪による集積回路の損傷やチップの破
断を避けるためには、熱歪を吸収し得る程度に柔軟な材
質であることが望ましく、また、接合後のバンプの断面
積も必要以上に広くないことが望まれる。
する役割も果たしているので、ある程度の機械的強度が
必要であるが、熱歪による集積回路の損傷やチップの破
断を避けるためには、熱歪を吸収し得る程度に柔軟な材
質であることが望ましく、また、接合後のバンプの断面
積も必要以上に広くないことが望まれる。
上記の接合処理で、チップを支持することなく加熱す
れば、溶融したはんだは表面張力のため球状に収縮し、
第４図（ｂ）のように胴の部分が膨らんだ形状になる。
れば、溶融したはんだは表面張力のため球状に収縮し、
第４図（ｂ）のように胴の部分が膨らんだ形状になる。
このような球状の半田によってチップが固定されてい
ると、熱歪によって発生した応力は断面積の小さいパッ
ド近傍に集中し、集積回路の配線を切断したりチップを
破断するおそれが生ずる。
ると、熱歪によって発生した応力は断面積の小さいパッ
ド近傍に集中し、集積回路の配線を切断したりチップを
破断するおそれが生ずる。
それ故、再凝固したはんだの形状は中央部が細い鼓型
であって、応力による変形はこの細い部分で発生するよ
うなものであることが望ましい。そのためには、チップ
と基板の間にスペーサを入れてリフロー時に両者の間隔
が縮まらないようにすると共に、パッドに対するはんだ
の濡れを良くして溶融はんだをパッド全面に拡がらせ、
相対的に中央部を細くすることが考えられる。
であって、応力による変形はこの細い部分で発生するよ
うなものであることが望ましい。そのためには、チップ
と基板の間にスペーサを入れてリフロー時に両者の間隔
が縮まらないようにすると共に、パッドに対するはんだ
の濡れを良くして溶融はんだをパッド全面に拡がらせ、
相対的に中央部を細くすることが考えられる。
このような目的で使用するスペーサは次のような特徴
を備えたものであることが望ましい。
を備えたものであることが望ましい。
（ａ）パッドの突き合わせによって定まるチップ／基板
間隔に合わせて、その高さが自己整合的に変わること。
間隔に合わせて、その高さが自己整合的に変わること。
（ｂ）チップ接着後の温度変化に対応し得ること。その
ためには、接着後除去可能か或いは使用温度環境で弾性
を示す材料であること。
ためには、接着後除去可能か或いは使用温度環境で弾性
を示す材料であること。
（ｃ）バンプ配置に対して注文をつけることがなく、チ
ップ周辺に残された如何なる位置の余白にも設けること
ができること。
ップ周辺に残された如何なる位置の余白にも設けること
ができること。
本発明者等は上記諸条件を満足するスペーサを使用し
たフリップ・チップの接合方法を発明し、先に特願昭64
−566059として特許出願している。該先行発明の実施例
ではスペーサの材料として１液型室温硬化シリコーン・
ゴムを選択している。
たフリップ・チップの接合方法を発明し、先に特願昭64
−566059として特許出願している。該先行発明の実施例
ではスペーサの材料として１液型室温硬化シリコーン・
ゴムを選択している。
半導体素子は一般に環境温度が低いほど動作速度が高
速になり、素子特性が向上する。これを利用して、半導
体ICを搭載した配線基板等を液体窒素中に浸漬して動作
させることが行われている。
速になり、素子特性が向上する。これを利用して、半導
体ICを搭載した配線基板等を液体窒素中に浸漬して動作
させることが行われている。
前記先行発明で使用した１液型の室温硬化性シリコー
ン・ゴムは低温でも弾性を失うことが比較的少ない材料
であるが、液体窒素温度まで低温になると、十分に柔軟
であるとは言い難くなる。
ン・ゴムは低温でも弾性を失うことが比較的少ない材料
であるが、液体窒素温度まで低温になると、十分に柔軟
であるとは言い難くなる。
本発明の目的は、より低い温度での使用に耐え、而も
再凝固後のバンプ形状が鼓型となるフリップ・チップの
接合方法を提供することであり、それによって熱歪で破
壊されることの少ない半導体装置を製造する方法を提供
することである。
再凝固後のバンプ形状が鼓型となるフリップ・チップの
接合方法を提供することであり、それによって熱歪で破
壊されることの少ない半導体装置を製造する方法を提供
することである。
上記目的を達成する手段として、本発明の半導体装置
の製造方法には はんだバンプが形成された半導体チップを、該バンプ
の接続対象である電極パッド若しくはバンプを備えた基
板上に、前記はんだバンプと、前記電極パッド若しくは
バンプとの接続部位を整合させて載置し、 前記半導体チップと前記基板間の空隙の複数箇所に２
液型室温硬化性液状ウレタン・ゴム若しくは２液型室温
硬化性液状シリコーン・ゴムの滴粒を注入し、 前記滴粒が硬化した後に、前記はんだバンプを溶融し
再凝固せしめる工程が包含される。
の製造方法には はんだバンプが形成された半導体チップを、該バンプ
の接続対象である電極パッド若しくはバンプを備えた基
板上に、前記はんだバンプと、前記電極パッド若しくは
バンプとの接続部位を整合させて載置し、 前記半導体チップと前記基板間の空隙の複数箇所に２
液型室温硬化性液状ウレタン・ゴム若しくは２液型室温
硬化性液状シリコーン・ゴムの滴粒を注入し、 前記滴粒が硬化した後に、前記はんだバンプを溶融し
再凝固せしめる工程が包含される。
本発明では、前記先行発明と同様に、先ずチップに形
成されたはんだバンプと、基板上に形成された電極パッ
ドあるいはバンプとが突き合わされた状態を現出し、こ
の状態を保ちながら液状ゴムの滴粒を基板／チップ間に
注入する。該ゴムは流動性であるから、基板／チップ間
隔を変動させるほどの力を加えることなく、粒状のまま
間隙に止まる。
成されたはんだバンプと、基板上に形成された電極パッ
ドあるいはバンプとが突き合わされた状態を現出し、こ
の状態を保ちながら液状ゴムの滴粒を基板／チップ間に
注入する。該ゴムは流動性であるから、基板／チップ間
隔を変動させるほどの力を加えることなく、粒状のまま
間隙に止まる。
所定時間が経過すると、該ゴム滴粒は硬化することに
よってその間隙を固定し、次にバンプが溶融状態になっ
た時にも基板／チップ間隔を一定に保つ。パッドに対し
て濡れの良いはんだはパッド全面に拡がるが、バンプの
はんだ量は変わらないから、パッドに隣接する部分では
太く、中央部ではやゝ括れて鼓形となり、温度が下降す
るとその形で凝固する。
よってその間隙を固定し、次にバンプが溶融状態になっ
た時にも基板／チップ間隔を一定に保つ。パッドに対し
て濡れの良いはんだはパッド全面に拡がるが、バンプの
はんだ量は変わらないから、パッドに隣接する部分では
太く、中央部ではやゝ括れて鼓形となり、温度が下降す
るとその形で凝固する。
ウレタン系ゴムは液状では適度の粘性を持ち、上記処
理に適合した材料であるが、液体窒素温度でも弾性を失
うことがなく、温度変化に伴う熱歪を吸収することがで
きる。
理に適合した材料であるが、液体窒素温度でも弾性を失
うことがなく、温度変化に伴う熱歪を吸収することがで
きる。
また、このようなスペーサを設ける目的は、はんだリ
フロー時に基板／チップ間隔を一定に保つことであるか
ら、リフロー後にこれを除去すれば熱歪に対応する際の
不都合は生じないことになる。しかるに、前記１液型シ
リコーン・ゴムはチップや基板に対して接着力を持つた
め簡単に除去することができない。
フロー時に基板／チップ間隔を一定に保つことであるか
ら、リフロー後にこれを除去すれば熱歪に対応する際の
不都合は生じないことになる。しかるに、前記１液型シ
リコーン・ゴムはチップや基板に対して接着力を持つた
め簡単に除去することができない。
これに反し、２液型のシリコーン・ゴムは接着力が弱
く、取り除くことが容易である。従って、２液型のシリ
コーン・ゴムでスペーサを形成すれば、必要に応じて除
去することができるから、ICを低温で動作させる場合に
も問題は生じない。
く、取り除くことが容易である。従って、２液型のシリ
コーン・ゴムでスペーサを形成すれば、必要に応じて除
去することができるから、ICを低温で動作させる場合に
も問題は生じない。
第１図（ａ）〜（ｄ）は本発明の実施例の工程を示す
断面模式図である。以下、該図面を参照しながら該工程
を説明する。
断面模式図である。以下、該図面を参照しながら該工程
を説明する。
同図（ａ）の如くチップ１と配線基板３を対向させ、
双方のバンプ２が重なるように位置決めする。チップを
基板に接近させ、バンプどうしを突き合わせた状態が同
図（ｂ）である。必要ならフラックスを塗布しておく。
双方のバンプ２が重なるように位置決めする。チップを
基板に接近させ、バンプどうしを突き合わせた状態が同
図（ｂ）である。必要ならフラックスを塗布しておく。
次いで液状ゴムを基板／チップ間隙に注入し、同図
（ｃ）に示す如く、スペーサとなるゴム滴粒４を形成す
る。該滴粒を注入形成する方法は後に説明するが、本発
明で使用する液状ゴムは２液型ウレタン系ゴム（例えば
大日本インキ製，エコップ1048−３）或いは２液型シリ
コーン・ゴム（例えば信越シリコン製,KE20）である。
これ等は硬化剤を加えることにより硬化が始まるので、
硬化剤は使用直前に添加して注入器に装填することにな
る。
（ｃ）に示す如く、スペーサとなるゴム滴粒４を形成す
る。該滴粒を注入形成する方法は後に説明するが、本発
明で使用する液状ゴムは２液型ウレタン系ゴム（例えば
大日本インキ製，エコップ1048−３）或いは２液型シリ
コーン・ゴム（例えば信越シリコン製,KE20）である。
これ等は硬化剤を加えることにより硬化が始まるので、
硬化剤は使用直前に添加して注入器に装填することにな
る。
ゴム滴粒が硬化するのを待って、はんだのリフローを
行う。処理温度ははんだの材質により異なるが、例えば
Inだけであれば210℃程度である。該温度に加熱したフ
ロロ・カーボン蒸気中に保持して加熱する。
行う。処理温度ははんだの材質により異なるが、例えば
Inだけであれば210℃程度である。該温度に加熱したフ
ロロ・カーボン蒸気中に保持して加熱する。
このリフローでは、既に述べたように、はんだはパッ
ドとの親和力が大きいく、全面に拡がるためパッド近傍
に集まり、第１図（ｄ）に示す如く、相対的に中央部が
括れた鼓型となる。
ドとの親和力が大きいく、全面に拡がるためパッド近傍
に集まり、第１図（ｄ）に示す如く、相対的に中央部が
括れた鼓型となる。
スペーサの形成に２液型シリコーン・ゴムを使用した
場合には、はんだリフローが終わった後、スペーサを取
り除く。
場合には、はんだリフローが終わった後、スペーサを取
り除く。
上記実施例ではバンプはチップと基板の両方に設けら
れていたが、第２図の如くバンプはチップ側だけで、基
板側にはパッド４だけが設けられている場合にも、同様
の処理によって鼓型の接続体を形成することができる。
れていたが、第２図の如くバンプはチップ側だけで、基
板側にはパッド４だけが設けられている場合にも、同様
の処理によって鼓型の接続体を形成することができる。
第３図は実施例の工程中、基板／チップ間隙に液状ゴ
ムを注入する状況を模式的に示す斜視図である。半導体
チップ１は、はんだバンプ２をパッドに突き合わせて配
線基板３に対向配置されている。必要な場合は位置ずれ
しないようにチップを軽く抑え、注入器６から液状ゴム
を押し出して、スペーサとなる滴粒５を基板／チップ間
隙に注入するように形成する。スペーサを形成する位置
は任意に選んで良いが、通常は四辺形のチップの角に設
けるのが好都合である。
ムを注入する状況を模式的に示す斜視図である。半導体
チップ１は、はんだバンプ２をパッドに突き合わせて配
線基板３に対向配置されている。必要な場合は位置ずれ
しないようにチップを軽く抑え、注入器６から液状ゴム
を押し出して、スペーサとなる滴粒５を基板／チップ間
隙に注入するように形成する。スペーサを形成する位置
は任意に選んで良いが、通常は四辺形のチップの角に設
けるのが好都合である。
以上説明したように、本発明でははんだバンプを鼓型
に整形して接続電極が形成されるので、熱歪による応力
がパッド近傍に集中することが避けられ、更に低温でも
弾性を示す材料或いは除去容易な材料によってスペーサ
が形成されるので、ICを液体窒素温度で動作させるのに
支障をきたすことがない。
に整形して接続電極が形成されるので、熱歪による応力
がパッド近傍に集中することが避けられ、更に低温でも
弾性を示す材料或いは除去容易な材料によってスペーサ
が形成されるので、ICを液体窒素温度で動作させるのに
支障をきたすことがない。
第１図は実施例の工程を示す断面模式図、 第２図は他の実施例の形状を示す図、 第３図は実施例工程中の処理法を示す図、 第４図は従来技術を示す模式図 であって、 図に於いて １は半導体チップ、 ２ははんだバンプ、 ３は配線基板、 ４はパッド、 ５はスペーサとなるゴム滴粒、 ６は注入器 11は半導体チップ、 12,12′ははんだバンプ、 13は基板 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−12771（ＪＰ，Ａ) 特開 昭53−8566（ＪＰ，Ａ) 特開 昭56−45041（ＪＰ，Ａ) 特開 平２−246236（ＪＰ，Ａ)
Claims (1)
- 【請求項１】はんだバンプが形成された半導体チップ
を、該バンプの接続対象である電極パッド若しくはバン
プを備えた基板上に、前記はんだバンプと、前記電極パ
ッド若しくはバンプとの接続部位どうしを突き合わせて
載置し、 前記半導体チップと前記基板間の空隙の複数箇所に２液
型室温硬化性液状ウレタン・ゴム若しくは２液型室温硬
化性液状シリコーン・ゴムの滴粒を注入し、 前記滴粒が硬化した後に、前記はんだバンプを溶融し再
凝固せしめる工程を包含することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164626A JP2751427B2 (ja) | 1989-06-27 | 1989-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164626A JP2751427B2 (ja) | 1989-06-27 | 1989-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0330349A JPH0330349A (ja) | 1991-02-08 |
| JP2751427B2 true JP2751427B2 (ja) | 1998-05-18 |
Family
ID=15796776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1164626A Expired - Lifetime JP2751427B2 (ja) | 1989-06-27 | 1989-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751427B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469333A (en) * | 1993-05-05 | 1995-11-21 | International Business Machines Corporation | Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads |
| KR100443504B1 (ko) * | 2001-06-12 | 2004-08-09 | 주식회사 하이닉스반도체 | 볼 그리드 어레이 패키지 구조 및 그 제조방법 |
| US6541305B2 (en) | 2001-06-27 | 2003-04-01 | International Business Machines Corporation | Single-melt enhanced reliability solder element interconnect |
| JP4130329B2 (ja) * | 2002-04-18 | 2008-08-06 | 松下電器産業株式会社 | スキャンパス回路および当該スキャンパス回路を備えた半導体集積回路 |
| JP4720438B2 (ja) * | 2005-11-01 | 2011-07-13 | 日本電気株式会社 | フリップチップ接続方法 |
| CN110383168B (zh) | 2017-02-01 | 2023-04-28 | 分子印记公司 | 在压印光刻工艺中配置光学层 |
-
1989
- 1989-06-27 JP JP1164626A patent/JP2751427B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330349A (ja) | 1991-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994168A (en) | Method of manufacturing semiconductor device | |
| JP3180800B2 (ja) | 半導体装置及びその製造方法 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US20050275094A1 (en) | Encapsulation of pin solder for maintaining accuracy in pin position | |
| JP2751427B2 (ja) | 半導体装置の製造方法 | |
| US5962924A (en) | Semi-conductor die interconnect | |
| JP3540901B2 (ja) | 電極へのフラックス転写方法及びバンプの製造方法 | |
| JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
| JP2000357714A (ja) | 半導体装置及びその製造方法 | |
| JP4394213B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP3629345B2 (ja) | フリップチップ実装方法 | |
| JP3417281B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JP3013682B2 (ja) | 半田バンプならびにこれを用いた電子部品の接続構造および方法 | |
| JPS5935439A (ja) | バンプ付リ−ドレスチツプキヤリアの基板搭載方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JPH01152637A (ja) | 半導体素子の実装方法 | |
| JPH02103944A (ja) | 半導体チップの実装方法 | |
| JPH05243331A (ja) | 半導体装置の実装方法 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JP3319127B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001085471A (ja) | 電子部品の実装方法 |