JPH01152637A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH01152637A JPH01152637A JP31285387A JP31285387A JPH01152637A JP H01152637 A JPH01152637 A JP H01152637A JP 31285387 A JP31285387 A JP 31285387A JP 31285387 A JP31285387 A JP 31285387A JP H01152637 A JPH01152637 A JP H01152637A
- Authority
- JP
- Japan
- Prior art keywords
- solder bump
- semiconductor device
- solder bumps
- solder
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229910000679 solder Inorganic materials 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 7
- 229920006015 heat resistant resin Polymers 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 abstract description 5
- 239000009719 polyimide resin Substances 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子の実装方法に関し、特に半田バンプ
電極を有する半田バンプ付半導体素子の基板上への接続
方法に間する。
電極を有する半田バンプ付半導体素子の基板上への接続
方法に間する。
従来、混成集積回路基板（以下回路基板という）上への
半田バンプ付半導体素子の搭載は、まず第４図（ａ）に
示すように回路基板１上の半田ぬれ性の良いＡｕまたは
Ａｇ−Ｐｄ厚膜導体等か°らなる半田バンプ接合用の電
極４と半導体素子２の半田バンプ３をつき合せ、次に第
２図（ｂ）に示すように、高温雰囲気中で半田を溶融し
て半田バンプ３と電極４とを接合する方法が一般的に用
いられている。
半田バンプ付半導体素子の搭載は、まず第４図（ａ）に
示すように回路基板１上の半田ぬれ性の良いＡｕまたは
Ａｇ−Ｐｄ厚膜導体等か°らなる半田バンプ接合用の電
極４と半導体素子２の半田バンプ３をつき合せ、次に第
２図（ｂ）に示すように、高温雰囲気中で半田を溶融し
て半田バンプ３と電極４とを接合する方法が一般的に用
いられている。
上述した従来の半田バンプ付半導体素子の回路基板への
接続方法は、高温中で半田バンプ３を溶融し回路基板側
の電極４と接続する際に、半田の液状化により半田が電
極面に広がりやすいこと、及び半導体素子の大きさによ
っては、半導体素子自体の重さにより半田つぶれに近い
状態となる。
接続方法は、高温中で半田バンプ３を溶融し回路基板側
の電極４と接続する際に、半田の液状化により半田が電
極面に広がりやすいこと、及び半導体素子の大きさによ
っては、半導体素子自体の重さにより半田つぶれに近い
状態となる。
このため、半導体素子２と回路基板１との間隔が狭くな
り、外装後実使用において、回路基板との熱膨張係数の
差等より発生するストレスの吸収能力が弱まり接続不良
が発生する可能性が高くなる。また、半田バンプ電極間
が狭い場合には、半田パン１間短絡を生じる。
り、外装後実使用において、回路基板との熱膨張係数の
差等より発生するストレスの吸収能力が弱まり接続不良
が発生する可能性が高くなる。また、半田バンプ電極間
が狭い場合には、半田パン１間短絡を生じる。
さらに、半田と基板上の電極をよりスムーズに接続する
ため用いるフラックスの残渣除去が困難となり、長期使
用過程中にフラックス残渣に起因する半導体素子への信
頼性上の影響を生じると云う欠点がある。
ため用いるフラックスの残渣除去が困難となり、長期使
用過程中にフラックス残渣に起因する半導体素子への信
頼性上の影響を生じると云う欠点がある。
本発明の半導体素子の実装方法は、半田バンプ接続用の
電極を有する混成集積回路基板上の所定位置に耐熱性樹
脂からなる複数個の半田バンプより高さの低い柱状スト
ッパーを設け、しかる後半田バンプ付半導体素子の半田
バンプを該基板上の電極に位置合せしたのち加熱し、半
田バンプと電極とを接続すると共に半導体素子を柱状ス
トッパーにより支え半田バンプの高さを一定に保持する
ものである。
電極を有する混成集積回路基板上の所定位置に耐熱性樹
脂からなる複数個の半田バンプより高さの低い柱状スト
ッパーを設け、しかる後半田バンプ付半導体素子の半田
バンプを該基板上の電極に位置合せしたのち加熱し、半
田バンプと電極とを接続すると共に半導体素子を柱状ス
トッパーにより支え半田バンプの高さを一定に保持する
ものである。
次に本発明について図面を参照して説明する。
第１図〜第３図は本発明の一実施例を説明するための回
路基板の平面図及び断面図である。
路基板の平面図及び断面図である。
まず第１図（ａ）、（ｂ）に示した回路基板の平面図及
びＡ−Ａ’線断面図に示すように、半田バンプ接続用の
電極４が設けられた回路基板１上に、半田バンプ付半導
体素子２の半田バンプ３の高さより薄い厚さに、耐熱性
感光性ポリイミド樹脂をスピンコーターまたはロールコ
ータ−により塗布する０例えば半田バンプ３の高さが８
０）ｔｍの場合はポリイミド樹脂の厚さを５０〜６０μ
ｍとする０次に写真蝕刻法により半導体素子搭載部の半
田バンプ接続用の電極４に支障とならない部分に、ポリ
イミド樹脂からなる柱状ストッパー５を形成する。
びＡ−Ａ’線断面図に示すように、半田バンプ接続用の
電極４が設けられた回路基板１上に、半田バンプ付半導
体素子２の半田バンプ３の高さより薄い厚さに、耐熱性
感光性ポリイミド樹脂をスピンコーターまたはロールコ
ータ−により塗布する０例えば半田バンプ３の高さが８
０）ｔｍの場合はポリイミド樹脂の厚さを５０〜６０μ
ｍとする０次に写真蝕刻法により半導体素子搭載部の半
田バンプ接続用の電極４に支障とならない部分に、ポリ
イミド樹脂からなる柱状ストッパー５を形成する。
次に第２図に示すように、半導体素子２の半田バンプ３
と回路基板１上の電極４とを位置合せする。
と回路基板１上の電極４とを位置合せする。
次に第３図に示すように、高温雰囲気中で半田バンプ３
を溶融する。半田バンプ３の溶融により半導体素子２は
柱状ストッパー５により５０〜６０μｍの高さに保持さ
れる。しかる後、徐々に常温分囲気中に移動することに
より半田バンプ３と電極４との接続を完了させる。
を溶融する。半田バンプ３の溶融により半導体素子２は
柱状ストッパー５により５０〜６０μｍの高さに保持さ
れる。しかる後、徐々に常温分囲気中に移動することに
より半田バンプ３と電極４との接続を完了させる。
以上説明したように本発明は、半田バンプ接続用の電極
を有する混成集積回路基板上に予め耐熱性樹脂からなる
柱状ストッパーを設けた後、搭載する半導体素子の半田
バンプを溶融し電極と接続する際、半導体素子を柱状ス
トッパーで支えることにより、半田つぶれの防止になる
と共に半導体素子と基板との熱膨張係数差より発生する
ストレスを吸収緩和できる。
を有する混成集積回路基板上に予め耐熱性樹脂からなる
柱状ストッパーを設けた後、搭載する半導体素子の半田
バンプを溶融し電極と接続する際、半導体素子を柱状ス
トッパーで支えることにより、半田つぶれの防止になる
と共に半導体素子と基板との熱膨張係数差より発生する
ストレスを吸収緩和できる。
また、必要以上の半田の広がりがなくなるため基板側電
極の面積を小さくすることができると共に、半田つぶれ
によるパン１間の短絡がなくなることから半導体素子側
の電極間ピッチを狭くすることができる。さらに、半田
バンプ接続時に用いるフラックスの残渣を除去する洗浄
も容易になるため、半導体素子の信頼性の向上や、混成
集積回路基板と半田バンプ付半導体素子の小型化あるい
は高密度化にも有効となる効果がある。
極の面積を小さくすることができると共に、半田つぶれ
によるパン１間の短絡がなくなることから半導体素子側
の電極間ピッチを狭くすることができる。さらに、半田
バンプ接続時に用いるフラックスの残渣を除去する洗浄
も容易になるため、半導体素子の信頼性の向上や、混成
集積回路基板と半田バンプ付半導体素子の小型化あるい
は高密度化にも有効となる効果がある。
第１図〜第３図は本発明の一実施例を説明するための回
路基板の平面図及び断面図、第４図は従来の半導体素子
の実装方法を説明するための回路基板の断面図である。 １・・・回路基板、２・・・半導体素子、３・・・半田
バンプ、４・・・電極、５・・・柱状ストッパー。
路基板の平面図及び断面図、第４図は従来の半導体素子
の実装方法を説明するための回路基板の断面図である。 １・・・回路基板、２・・・半導体素子、３・・・半田
バンプ、４・・・電極、５・・・柱状ストッパー。
Claims (1)
- 半田バンプ接続用の電極を有する混成集積回路基板上
の所定位置に耐熱性樹脂からなる複数個の半田バンプよ
り高さの低い柱状ストッパーを設け、しかる後半田バン
プ付半導体素子の半田バンプを該基板上の電極に位置合
せしたのち加熱し、半田バンプと電極とを接続すると共
に半導体素子を柱状ストッパーにより支え半田バンプの
高さを一定に保持することを特徴とする半導体素子の実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31285387A JPH01152637A (ja) | 1987-12-09 | 1987-12-09 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31285387A JPH01152637A (ja) | 1987-12-09 | 1987-12-09 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01152637A true JPH01152637A (ja) | 1989-06-15 |
Family
ID=18034218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31285387A Pending JPH01152637A (ja) | 1987-12-09 | 1987-12-09 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01152637A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| US5872290A (en) * | 1997-11-07 | 1999-02-16 | Occidental Chemical Corporation | Preparation of acid chlorides |
| JP2007324418A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法 |
| JP2012004602A (ja) * | 1999-03-17 | 2012-01-05 | Ion Geophysical Corp | 低応力ダイ・アタッチメント |
-
1987
- 1987-12-09 JP JP31285387A patent/JPH01152637A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| US5872290A (en) * | 1997-11-07 | 1999-02-16 | Occidental Chemical Corporation | Preparation of acid chlorides |
| JP2012004602A (ja) * | 1999-03-17 | 2012-01-05 | Ion Geophysical Corp | 低応力ダイ・アタッチメント |
| JP2007324418A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002172A (en) | Substrate structure and method for improving attachment reliability of semiconductor chips and modules | |
| JPH08288637A (ja) | 電子部品および電子部品の半田付け方法 | |
| JPH0783038B2 (ja) | 半田を除去するための方法及び装置 | |
| JPH10189806A (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH01152637A (ja) | 半導体素子の実装方法 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| JP2751427B2 (ja) | 半導体装置の製造方法 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 | |
| JP3175786B2 (ja) | フリップチップの実装方法 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JPS58202540A (ja) | スタンド・オフによるボンデイング微細位置合せ方法 | |
| JPH08316619A (ja) | プリント配線板及びその製造方法 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JP3269211B2 (ja) | 半導体装置の製造方法 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JPH07263491A (ja) | 半導体素子の実装方法 | |
| JPH0955400A (ja) | 電子部品及び電子部品の実装方法 | |
| JPH05206359A (ja) | 半導体電子部品及び半導体電子部品の実装方法 | |
| JPH05315337A (ja) | 半導体装置用電極とその実装体 |