JPH05315337A - 半導体装置用電極とその実装体 - Google Patents
半導体装置用電極とその実装体Info
- Publication number
- JPH05315337A JPH05315337A JP4119341A JP11934192A JPH05315337A JP H05315337 A JPH05315337 A JP H05315337A JP 4119341 A JP4119341 A JP 4119341A JP 11934192 A JP11934192 A JP 11934192A JP H05315337 A JPH05315337 A JP H05315337A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- circuit board
- conductive adhesive
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置と回路基板とを容易に、かつ、信
頼性高く接続することができる半導体装置用電極とその
実装体を提供する。 【構成】 半導体装置の電極パッド２部上に台座部３ａ
と頂上部３ｂとからなる２段突起状バンプ電極３が備え
られる。バンプ電極３の頂上部にのみ少なくともＢｉＳ
ｎ導電フィラーを含む導電性接着剤からなる接合層４が
形成される。また上記半導体装置用電極が導電性接着剤
層４を介して回路基板６上のＣｕからなる端子電極７に
直接接合される。 【効果】 ２段突起状バンプ電極３により導電性接着剤
の拡がりが規制され、微細ピッチでの接合が実現でき
る。
頼性高く接続することができる半導体装置用電極とその
実装体を提供する。 【構成】 半導体装置の電極パッド２部上に台座部３ａ
と頂上部３ｂとからなる２段突起状バンプ電極３が備え
られる。バンプ電極３の頂上部にのみ少なくともＢｉＳ
ｎ導電フィラーを含む導電性接着剤からなる接合層４が
形成される。また上記半導体装置用電極が導電性接着剤
層４を介して回路基板６上のＣｕからなる端子電極７に
直接接合される。 【効果】 ２段突起状バンプ電極３により導電性接着剤
の拡がりが規制され、微細ピッチでの接合が実現でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の半導体装置用電極とその実装体に関する
ものであり、特にフェースダウンで実装される半導体装
置用電極とその実装体に関する。
に実装する際の半導体装置用電極とその実装体に関する
ものであり、特にフェースダウンで実装される半導体装
置用電極とその実装体に関する。
【０００２】
【従来の技術】従来、半導体装置を回路基板上へ実装す
るには半田付けが利用されることが多かったが、近年、
半導体装置のパッケージが小型化し、かつ接続端子数が
増加したことにより、接続端子間隔が狭くなり、従来の
半田付け技術で対処することは次第に困難になってき
た。
るには半田付けが利用されることが多かったが、近年、
半導体装置のパッケージが小型化し、かつ接続端子数が
増加したことにより、接続端子間隔が狭くなり、従来の
半田付け技術で対処することは次第に困難になってき
た。
【０００３】そこで最近では、半導体装置を回路基板上
に直付けして実装面積を小型化し、回路基板の効率的使
用を図ろうとする方法が考案されている。なかでも、半
導体装置を回路基板に接続するに際し、アルミ電極パッ
ド上にあらかじめ密着金属や拡散防止金属の蒸着膜を形
成し、さらにその上にメッキにより半田層を形成してな
る電極構造を有する半導体装置を製造し、この半導体装
置を回路基板に下向き（フェースダウン）に積載して高
温に加熱することにより半田と回路基板の端子電極とを
融着させてなる実装構造が、接続後の機械的強度が強
く、一括して接続できることなどから有効な方法である
とされている（たとえば、工業調査会、１９８０年１月
１５日発行、日本マイクロエレクトロニクス協会編、
『ＩＣ化実装技術』）。
に直付けして実装面積を小型化し、回路基板の効率的使
用を図ろうとする方法が考案されている。なかでも、半
導体装置を回路基板に接続するに際し、アルミ電極パッ
ド上にあらかじめ密着金属や拡散防止金属の蒸着膜を形
成し、さらにその上にメッキにより半田層を形成してな
る電極構造を有する半導体装置を製造し、この半導体装
置を回路基板に下向き（フェースダウン）に積載して高
温に加熱することにより半田と回路基板の端子電極とを
融着させてなる実装構造が、接続後の機械的強度が強
く、一括して接続できることなどから有効な方法である
とされている（たとえば、工業調査会、１９８０年１月
１５日発行、日本マイクロエレクトロニクス協会編、
『ＩＣ化実装技術』）。
【０００４】以下に図面を参照しながら、従来の半導体
装置用電極とその実装体の一例について説明する。図３
は従来の半田バンプ電極を有する半導体装置用電極を示
す概略説明図であり、図４は上記半導体装置の実装体を
示す概略説明図である。
装置用電極とその実装体の一例について説明する。図３
は従来の半田バンプ電極を有する半導体装置用電極を示
す概略説明図であり、図４は上記半導体装置の実装体を
示す概略説明図である。
【０００５】図３において、８は半導体装置のＩＣ基板
であり、９はアルミ電極パッドである。１０は密着金属
膜であり、１１は拡散防止金属膜である。１２は半田突
起であり、１３はパッシベーション膜である。図４にお
いて、１４は回路基板であり、１５は端子電極である。
であり、９はアルミ電極パッドである。１０は密着金属
膜であり、１１は拡散防止金属膜である。１２は半田突
起であり、１３はパッシベーション膜である。図４にお
いて、１４は回路基板であり、１５は端子電極である。
【０００６】以上のように構成された従来の半田バンプ
電極を有する半導体装置用電極とその実装体について、
以下にその製造方法の概略を説明する。まず、半導体装
置のＩＣ基板８のアルミ電極パッド９上にＣｕなどの密
着金属膜１０およびＣｒなどの拡散防止金属膜１１を蒸
気により形成する。その後、電極部以外をフォトレジス
ト１３で覆い、メッキ法により拡散防止金属膜１１上に
半田を析出させる。次に半田リフローを行うことによっ
て、半田突起１２を形成し、図３の半田バンプ電極を得
る。
電極を有する半導体装置用電極とその実装体について、
以下にその製造方法の概略を説明する。まず、半導体装
置のＩＣ基板８のアルミ電極パッド９上にＣｕなどの密
着金属膜１０およびＣｒなどの拡散防止金属膜１１を蒸
気により形成する。その後、電極部以外をフォトレジス
ト１３で覆い、メッキ法により拡散防止金属膜１１上に
半田を析出させる。次に半田リフローを行うことによっ
て、半田突起１２を形成し、図３の半田バンプ電極を得
る。
【０００７】さらに、上記のようにして得た半田バンプ
電極を有する半導体装置を、回路基板１４の所定の位置
に位置合わせを行ってフェースダウンで積載した後、２
００〜３００℃の高温に加熱し半田突起１２を溶融して
端子電極１５に融着させることにより半導体装置の実装
を行う。
電極を有する半導体装置を、回路基板１４の所定の位置
に位置合わせを行ってフェースダウンで積載した後、２
００〜３００℃の高温に加熱し半田突起１２を溶融して
端子電極１５に融着させることにより半導体装置の実装
を行う。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな半田バンプ電極を有する半導体装置用電極やその実
装体は、１．半導体装置のアルミ電極パッド上に密着金
属膜や拡散防止金属膜が必要であるため電極構造が複雑
となり、汎用性に欠ける、２．半田を溶融する際に高温
に加熱する必要があり、熱応力の影響を受ける、３．高
温に加熱し半田を溶融して端子電極と接続する際に、Ｉ
Ｃ基板と回路基板とのギャップを維持することが出来
ず、そのため半田が広がって隣接部とショートする危険
性がある、４．熱膨張率の異なるＩＣ基板と回路基板と
を半田で接続しているため、熱応力に対して脆い、など
といった課題を有していた。
うな半田バンプ電極を有する半導体装置用電極やその実
装体は、１．半導体装置のアルミ電極パッド上に密着金
属膜や拡散防止金属膜が必要であるため電極構造が複雑
となり、汎用性に欠ける、２．半田を溶融する際に高温
に加熱する必要があり、熱応力の影響を受ける、３．高
温に加熱し半田を溶融して端子電極と接続する際に、Ｉ
Ｃ基板と回路基板とのギャップを維持することが出来
ず、そのため半田が広がって隣接部とショートする危険
性がある、４．熱膨張率の異なるＩＣ基板と回路基板と
を半田で接続しているため、熱応力に対して脆い、など
といった課題を有していた。
【０００９】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを容易に信頼性高く接続することのできる半導体装
置用電極とその実装体を提供することにある。
であり、その目的とするところは、半導体装置と回路基
板とを容易に信頼性高く接続することのできる半導体装
置用電極とその実装体を提供することにある。
【００１０】
【課題を解決するための手段】本発明は上記の課題を解
決するため、フェースダウンで回路基板に実装される半
導体装置用電極であって、半導体装置の電極パッド部上
に台座部と頂上部からなる２段突起状バンプ電極が備え
られ、上記２段突起状バンプ電極の頂上部にのみ少なく
ともＢｉＳｎ導電フィラーを含む導電性接着剤からなる
接合層が形成されていることを特徴とする半導体装置用
電極を提供する。
決するため、フェースダウンで回路基板に実装される半
導体装置用電極であって、半導体装置の電極パッド部上
に台座部と頂上部からなる２段突起状バンプ電極が備え
られ、上記２段突起状バンプ電極の頂上部にのみ少なく
ともＢｉＳｎ導電フィラーを含む導電性接着剤からなる
接合層が形成されていることを特徴とする半導体装置用
電極を提供する。
【００１１】さらに本発明は、半導体装置用電極がフェ
ースダウンで回路基板に実装された半導体装置の実装体
であって、半導体装置の電極パッド部上の２段突起状バ
ンプ電極が少なくともＢｉＳｎ導電フィラーを含む導電
性接着剤からなる接合層を介して回路基板上端子電極に
電気的に接続されていることを特徴とする半導体装置の
実装体を提供する。
ースダウンで回路基板に実装された半導体装置の実装体
であって、半導体装置の電極パッド部上の２段突起状バ
ンプ電極が少なくともＢｉＳｎ導電フィラーを含む導電
性接着剤からなる接合層を介して回路基板上端子電極に
電気的に接続されていることを特徴とする半導体装置の
実装体を提供する。
【００１２】２段突起状のバンプ電極は、Ａｕ等の金属
を用い、ワイヤボンディング等の方法により形成するこ
とができる。回路基板上の端子電極にはＣｕを使用する
ことができる。また、ＢｉＳｎの導電フィラーを含む導
電性接着剤は少なくともＢｉＳｎの導電フィラーを含ん
でおればよい。
を用い、ワイヤボンディング等の方法により形成するこ
とができる。回路基板上の端子電極にはＣｕを使用する
ことができる。また、ＢｉＳｎの導電フィラーを含む導
電性接着剤は少なくともＢｉＳｎの導電フィラーを含ん
でおればよい。
【００１３】
【作用】本発明は、半導体装置の電極パッド部上に直
接、２段突起状バンプ電極よりなり頂上部にのみ少なく
ともＢｉＳｎ導電フィラーを含む導電性接着剤からなる
接合層が形成された電極を構成することにより、半導体
装置を回路基板の端子電極に接合する際に接合層が隣接
部とショートすることなく微細ピッチで接合可能とな
る。しかも回路基板のＣｕ端子電極に直接接合すること
ができるため、信頼性の高い半導体装置の実装体を得る
ことができる。
接、２段突起状バンプ電極よりなり頂上部にのみ少なく
ともＢｉＳｎ導電フィラーを含む導電性接着剤からなる
接合層が形成された電極を構成することにより、半導体
装置を回路基板の端子電極に接合する際に接合層が隣接
部とショートすることなく微細ピッチで接合可能とな
る。しかも回路基板のＣｕ端子電極に直接接合すること
ができるため、信頼性の高い半導体装置の実装体を得る
ことができる。
【００１４】
【実施例】以下、本発明の一実施例の半導体装置用電極
とその実装体について、図面を参照しながら説明する。
とその実装体について、図面を参照しながら説明する。
【００１５】図１は、本発明の一実施例における半導体
装置用電極を示す概略説明図であり、図２は、上記実施
例の電極を有する半導体装置の実装体を示す概略説明図
である。
装置用電極を示す概略説明図であり、図２は、上記実施
例の電極を有する半導体装置の実装体を示す概略説明図
である。
【００１６】図１において、１は半導体装置のＩＣ基板
であり、２はアルミ電極パッドである。３は台座部３ａ
と頂上部３ｂからなる２段突起状バンプ電極であり、４
は２段突起状バンプ電極３の頂上部３ｂにのみ形成され
たＢｉＳｎの導電フィラーを含む導電性接着剤からなる
接合層である。５はパッシベーション膜である。図２に
おいて、６は回路基板であり、７はＣｕからなる端子電
極である。
であり、２はアルミ電極パッドである。３は台座部３ａ
と頂上部３ｂからなる２段突起状バンプ電極であり、４
は２段突起状バンプ電極３の頂上部３ｂにのみ形成され
たＢｉＳｎの導電フィラーを含む導電性接着剤からなる
接合層である。５はパッシベーション膜である。図２に
おいて、６は回路基板であり、７はＣｕからなる端子電
極である。
【００１７】以上のように構成された半導体装置用電極
とその実装体とを製造するときには、まず、半導体装置
のＩＣ基板１のアルミ電極パッド２上に通常のワイヤボ
ンディング技術によってＡｕワイヤの先端のＡｕボール
を固着し、その後Ａｕワイヤを切断することにより、台
座部３ａと頂上部３ｂとを有する２段突起状バンプ電極
３を形成する。
とその実装体とを製造するときには、まず、半導体装置
のＩＣ基板１のアルミ電極パッド２上に通常のワイヤボ
ンディング技術によってＡｕワイヤの先端のＡｕボール
を固着し、その後Ａｕワイヤを切断することにより、台
座部３ａと頂上部３ｂとを有する２段突起状バンプ電極
３を形成する。
【００１８】次に、２段突起状バンプ電極３の頂上部に
のみ、ＢｉＳｎ導電フィラーを含む導電性接着剤からな
る接合層４を転写法や印刷法によって形成する。上記に
より、汎用の半導体装置のアルミ電極パッド２上に、２
段突起状バンプ電極３よりなり、頂上部にのみＢｉＳｎ
導電フィラーを含む導電性接着剤からなる接合層４が形
成された半導体装置用電極が容易に得られる。
のみ、ＢｉＳｎ導電フィラーを含む導電性接着剤からな
る接合層４を転写法や印刷法によって形成する。上記に
より、汎用の半導体装置のアルミ電極パッド２上に、２
段突起状バンプ電極３よりなり、頂上部にのみＢｉＳｎ
導電フィラーを含む導電性接着剤からなる接合層４が形
成された半導体装置用電極が容易に得られる。
【００１９】本発明の半導体装置用電極は、上記のよう
に通常のワイヤボンディング装置によって２段突起形状
のバンプ電極を得ることが出来るため、通常のアルミ電
極パッドを有する汎用の半導体装置を用いることが可能
となり、極めて汎用性が高い。
に通常のワイヤボンディング装置によって２段突起形状
のバンプ電極を得ることが出来るため、通常のアルミ電
極パッドを有する汎用の半導体装置を用いることが可能
となり、極めて汎用性が高い。
【００２０】さらに、以上のようにして得た電極を有す
る半導体装置を、回路基板６の所定の位置に位置合わせ
を行ってフェースダウンで積載した後、１５０℃以上に
加熱しＢｉＳｎ導電フィラーを含む導電性接着剤からな
る接合層４を硬化させて２段突起状バンプ電極３をＣｕ
からなる端子電極７に接着させる。かつ、これと同時
に、ＢｉＳｎ導電フィラーを含む導電性接着剤からなる
接合層４とＣｕからなる端子電極７との接着界面におい
て導電性接着剤中のＢｉＳｎを端子電極のＣｕに拡散結
合させることによって、半導体装置の実装体を得る。
る半導体装置を、回路基板６の所定の位置に位置合わせ
を行ってフェースダウンで積載した後、１５０℃以上に
加熱しＢｉＳｎ導電フィラーを含む導電性接着剤からな
る接合層４を硬化させて２段突起状バンプ電極３をＣｕ
からなる端子電極７に接着させる。かつ、これと同時
に、ＢｉＳｎ導電フィラーを含む導電性接着剤からなる
接合層４とＣｕからなる端子電極７との接着界面におい
て導電性接着剤中のＢｉＳｎを端子電極のＣｕに拡散結
合させることによって、半導体装置の実装体を得る。
【００２１】この半導体装置用電極を回路基板６の端子
電極７に接続する際に、２段突起状バンプ電極３により
ＩＣ基板１と回路基板６とのギャップを維持することが
でき、かつ、頂上部にのみＢｉＳｎ導電フィラーを含む
導電性接着剤からなる層４が形成されている。このた
め、導電性接着剤の拡がりを規制することが可能とな
り、隣接部とショートする危険性のない、微細ピッチで
接続可能な半導体装置の実装体が得られる。
電極７に接続する際に、２段突起状バンプ電極３により
ＩＣ基板１と回路基板６とのギャップを維持することが
でき、かつ、頂上部にのみＢｉＳｎ導電フィラーを含む
導電性接着剤からなる層４が形成されている。このた
め、導電性接着剤の拡がりを規制することが可能とな
り、隣接部とショートする危険性のない、微細ピッチで
接続可能な半導体装置の実装体が得られる。
【００２２】本発明の半導体装置の実装体によれば、本
発明の２段突起状バンプ電極を用いることにより従来の
半田バンプ電極による実装体では不可能であった半田の
拡がりの規制が可能となり、極めて安定で信頼性が高
く、かつ、高密度に半導体装置を実装することができ
る。
発明の２段突起状バンプ電極を用いることにより従来の
半田バンプ電極による実装体では不可能であった半田の
拡がりの規制が可能となり、極めて安定で信頼性が高
く、かつ、高密度に半導体装置を実装することができ
る。
【００２３】なお、本実施例では２段突起状バンプ電極
をワイヤボンディング装置を用いて形成するとしたが、
その形状が２段突起状であればメッキなど他の方法で形
成してもよい。
をワイヤボンディング装置を用いて形成するとしたが、
その形状が２段突起状であればメッキなど他の方法で形
成してもよい。
【００２４】また、バンプ電極をＡｕからなるものとし
たが、その材質はＡｕに限られる物でなく、例えば、Ｃ
ｕなどの金属から形成してもよい。さらに、ＢｉＳｎの
導電フィラーを含む導電性接着剤は少なくとも、ＢｉＳ
ｎの導電フィラーを含んでいればよく、例えばＡｇの導
電フィラーとの混合系でもよい。
たが、その材質はＡｕに限られる物でなく、例えば、Ｃ
ｕなどの金属から形成してもよい。さらに、ＢｉＳｎの
導電フィラーを含む導電性接着剤は少なくとも、ＢｉＳ
ｎの導電フィラーを含んでいればよく、例えばＡｇの導
電フィラーとの混合系でもよい。
【００２５】
【発明の効果】以上に説明したように、本発明の半導体
装置用電極とその実装体によれば、通常のワイヤボンデ
ィング装置により半導体装置の電極パッド部上に直接バ
ンプ電極を形成することができるため、汎用の半導体装
置を用いることが可能となり、極めて汎用性が高い。
装置用電極とその実装体によれば、通常のワイヤボンデ
ィング装置により半導体装置の電極パッド部上に直接バ
ンプ電極を形成することができるため、汎用の半導体装
置を用いることが可能となり、極めて汎用性が高い。
【００２６】さらに、２段突起形状のバンプ電極の頂上
部にのみ導電性接着剤からなる接合層が形成された電極
を有することにより、半導体装置を回路基板の端子電極
に接合する際に導電性接着剤の拡がりも規制することが
可能となり、導電性接着剤が隣接部とショートすること
のない、微細ピッチで接合可能な実装体となり、極めて
安定で信頼性が高くなる。かつ、高密度に半導体装置を
実装することができる。
部にのみ導電性接着剤からなる接合層が形成された電極
を有することにより、半導体装置を回路基板の端子電極
に接合する際に導電性接着剤の拡がりも規制することが
可能となり、導電性接着剤が隣接部とショートすること
のない、微細ピッチで接合可能な実装体となり、極めて
安定で信頼性が高くなる。かつ、高密度に半導体装置を
実装することができる。
【００２７】また、ＢｉＳｎ導電フィラーを含む導電性
接着剤を用いるため、導電性接着剤と端子電極の接着界
面において導電性接着剤中のＢｉＳｎと端子電極のＣｕ
とを拡散接合させることができ、半導体装置が回路基板
のＣｕ端子電極に直接接合された実装体を得ることがで
きる。
接着剤を用いるため、導電性接着剤と端子電極の接着界
面において導電性接着剤中のＢｉＳｎと端子電極のＣｕ
とを拡散接合させることができ、半導体装置が回路基板
のＣｕ端子電極に直接接合された実装体を得ることがで
きる。
【図１】本発明の一実施例における半導体装置用電極を
示す概略説明図である。
示す概略説明図である。
【図２】本発明の一実施例の電極を有する半導体装置の
実装体を示す概略説明図である。
実装体を示す概略説明図である。
【図３】従来の半田バンプ電極を有する半導体装置用電
極を示す概略説明図である。
極を示す概略説明図である。
【図４】従来の半田バンプ電極を有する半導体装置の実
装体を示す概略説明図である。
装体を示す概略説明図である。
２ 電極パッド ３ バンプ電極 ４ 導電性接着剤層 ６ 回路基板 ７ 端子電極
Claims (7)
- 【請求項１】 フェースダウンで回路基板に実装される
半導体装置用電極であって、半導体装置の電極パッド部
上に台座部と頂上部からなる２段突起状バンプ電極が備
えられ、上記２段突起状バンプ電極の頂上部にのみ少な
くともＢｉＳｎ導電フィラーを含む導電性接着剤からな
る接合層が形成されていることを特徴とする半導体装置
用電極。 - 【請求項２】 ２段突起状バンプ電極がＡｕからなるこ
とを特徴とする請求項１記載の半導体装置用電極。 - 【請求項３】 ２段突起状バンプ電極がワイヤボンディ
ング装置によりＡｕワイヤから形成されることを特徴と
する請求項２記載の半導体装置用電極。 - 【請求項４】 半導体装置用電極がフェースダウンで回
路基板に実装された半導体装置の実装体であって、半導
体装置の電極パッド部上の２段突起状バンプ電極が少な
くともＢｉＳｎ導電フィラーを含む導電性接着剤からな
る接合層を介して回路基板上端子電極に電気的に接続さ
れていることを特徴とする半導体装置の実装体。 - 【請求項５】 ２段突起状バンプ電極がＡｕからなるこ
とを特徴とする請求項４記載の半導体装置の実装体。 - 【請求項６】 ２段突起状バンプ電極がワイヤボンディ
ング装置によりＡｕワイヤから形成されることを特徴と
する請求項５記載の半導体装置の実装体。 - 【請求項７】 回路基板上の端子電極がＣｕからなるこ
とを特徴とする請求項４記載の半導体装置の実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119341A JP3006957B2 (ja) | 1992-05-13 | 1992-05-13 | 半導体装置の実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119341A JP3006957B2 (ja) | 1992-05-13 | 1992-05-13 | 半導体装置の実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315337A true JPH05315337A (ja) | 1993-11-26 |
| JP3006957B2 JP3006957B2 (ja) | 2000-02-07 |
Family
ID=14759091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4119341A Expired - Fee Related JP3006957B2 (ja) | 1992-05-13 | 1992-05-13 | 半導体装置の実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006957B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774888A3 (en) * | 1995-11-16 | 1998-10-07 | Matsushita Electric Industrial Co., Ltd | Printing wiring board and assembly of the same |
| US6482676B2 (en) | 1997-01-09 | 2002-11-19 | Fujitsu Limited | Method of mounting semiconductor chip part on substrate |
| KR101156183B1 (ko) * | 2010-11-02 | 2012-06-18 | 한국생산기술연구원 | 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지 |
-
1992
- 1992-05-13 JP JP4119341A patent/JP3006957B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0774888A3 (en) * | 1995-11-16 | 1998-10-07 | Matsushita Electric Industrial Co., Ltd | Printing wiring board and assembly of the same |
| US6324067B1 (en) | 1995-11-16 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board and assembly of the same |
| US6482676B2 (en) | 1997-01-09 | 2002-11-19 | Fujitsu Limited | Method of mounting semiconductor chip part on substrate |
| KR101156183B1 (ko) * | 2010-11-02 | 2012-06-18 | 한국생산기술연구원 | 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006957B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH0529363A (ja) | 配線基板 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JPH09246273A (ja) | バンプ構造 | |
| JPH0214536A (ja) | フリップチップ実装構造 | |
| JPH1140716A (ja) | 半導体装置およびその製造方法 | |
| JPH0572751B2 (ja) | ||
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2633745C (ja) | ||
| JP2953111B2 (ja) | 半導体装置の電極形成方法と実装方法 | |
| JPH05136151A (ja) | 半導体装置の電極形成方法と実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |