KR101156183B1 - 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지 - Google Patents

범프 간 직접 접합방법 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101156183B1
KR101156183B1 KR1020100108013A KR20100108013A KR101156183B1 KR 101156183 B1 KR101156183 B1 KR 101156183B1 KR 1020100108013 A KR1020100108013 A KR 1020100108013A KR 20100108013 A KR20100108013 A KR 20100108013A KR 101156183 B1 KR101156183 B1 KR 101156183B1
Authority
KR
South Korea
Prior art keywords
bonding
bumps
metal particles
bump
substrate
Prior art date
Application number
KR1020100108013A
Other languages
English (en)
Other versions
KR20120046395A (ko
Inventor
유세훈
이창우
김정한
김준기
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020100108013A priority Critical patent/KR101156183B1/ko
Publication of KR20120046395A publication Critical patent/KR20120046395A/ko
Application granted granted Critical
Publication of KR101156183B1 publication Critical patent/KR101156183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명의 범프 간 직접 접합방법은, 웨이퍼 또는 기판에 형성된 범프 간의 직접 접합에 있어서, 표면 거칠기에 따라 불균일한 표면을 가지는 범프의 접합면에 저융점 및 전도성을 가지는 금속입자를 도포하는 단계 및 상기 금속입자가 도포된 범프를 다른 웨이퍼 또는 다른 기판의 범프에 접촉시키고 열 및 압력을 가하여, 각 범프 접합면의 일부는 직접 접합되고, 직접 접합되지 않은 각 범프 접합면의 나머지 일부는 용융된 금속입자가 위치되도록 접합하는 단계를 포함한다.

Description

범프 간 직접 접합방법 및 이를 이용한 반도체 패키지{Direct Bonding Method of Bump and Semiconductor Package Using the Same}
본 발명은 웨이퍼 또는 기판에 형성된 범프 간을 직접 접합하는 방법 및 이를 이용한 반도체 패키지에 관한 것으로서, 보다 구체적으로는 상기 범프에 금속입자를 도포하여, 각 범프 사이의 미세공간을 채우도록 하는 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지를 제조함에 있어서, 웨이퍼 또는 기판의 일면에 범프를 먼저 형성하고, 다음으로 상기 범프에 솔더를 형성하여 각 범프를 상호 접합하는 방법이 사용되고 있다.
이와 같이 솔더를 사용하는 이유는, 접합 시 웨이퍼 또는 기판이 압력에 의해 파손되는 것을 방지하는 동시에, 반도체 패키지의 전도성 및 안정성 향상을 꾀하기 위한 것이다.
도 1 및 도 2에는, 상기한 사항과 관련된 종래의 칩 또는 기판 간의 접합방법이 도시된다. 먼저, 도 1을 참조하면, 아래쪽에 위치된 기판(120) 및 위쪽에 위치된 칩(110)에는 각각 범프(112, 122)가 형성되며, 특히 칩(110)에 형성된 범프(112)에는 구형의 솔더(114)가 더 구비된 것을 확인할 수 있다. 그리고, 도 2를 참조하면, 솔더(114)는 각 범프(112, 122)에 압착된 형태로 칩(110) 및 기판(120)을 상호 전기적, 기계적으로 연결하게 된다.
하지만, 이와 같은 종래의 웨이퍼 또는 기판의 접합방법은 전체 공정 중 솔더를 형성하기 위한 별도의 공정이 포함되며, 상기 솔더 형성 공정은 전체적인 생산성을 떨어뜨리는 원인이 되기도 하였다. 따라서, 솔더 형성 공정을 단순화하는 방법이 다수 고안되고 있는 실정이다.
한편, 범프는 일반적으로 구리로 형성되는 경우가 많으며, 솔더는 주석을 주재료로 하는 경우가 많아, 시간이 경과함에 따라 이들의 화학반응에 의해 접합부 사이에는 Cu3Sn, Su6Sn5 등이 합성되고, 이에 따라 공극(Void)이 발생되는 문제점이 있었다. 도 3을 참조하면, 솔더(114) 사이에 공극(v)이 발생된 것을 확인할 수 있다.
상기와 같은 문제점으로 인하여 최근에는 구리와 구리를 직접 접합하는 방법에 대한 시도가 이루어지고 있다. 이 경우 상기 솔더를 이용한 경우와 같은 금속간 화합물층(Intermetallic Compound)이 없으므로 높은 신뢰성을 확보할 수 있다는 장점이 있다.
그러나 솔더를 사용하지 않고 Cu를 직접 접합하기 위하여는 높은 온도(400도 이상) 및 높은 접합 압력하에서 공정이 이루어져야 한다는 한계가 있다. 나아가 높은 온도에 따라 접합 대상의 전기적인 물성에 악영향을 미치거나, 높은 압력으로 인하여 금속배선부의 박리(Delamination) 등의 문제점이 발생한다. 그리고 충분한 온도 및 압력하에서 공정이 이루어지지 않는 경우, 구리 표면간의 접합이 제대로 이루어지지 않아 접합부 계면에 크랙(Crack)이 발생하여 제품의 신뢰성을 떨어뜨린다는 문제점 또한 있었다.
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 솔더를 형성하지 않고 각 범프를 서로 직접 접합할 수 있는 방법 및 이를 이용하여 제조한 반도체 패키지를 제공함에 있다.
또한, 이와 동시에 전기적, 기계적으로 안정성이 확보되는 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지를 제공함에 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과정을 해결하기 위한 본 발명의 범프 간 직접 접합방법은, 웨이퍼 또는 기판에 형성된 범프 간의 직접 접합에 있어서, 표면 거칠기에 따라 불균일한 표면을 가지는 범프의 접합면에 저융점 및 전도성을 가지는 금속입자를 도포하는 단계 및 상기 금속입자가 도포된 범프를 다른 웨이퍼 또는 다른 기판의 범프에 접촉시키고 열 및 압력을 가하여, 각 범프 접합면의 일부는 직접 접합되고, 직접 접합되지 않은 각 범프 접합면의 나머지 일부는 용융된 금속입자가 위치되도록 접합하는 단계를 포함한다.
그리고, 상기 금속입자를 도포하는 단계는, 상기 접합면의 일부에 금속입자가 위치되도록 도포하는 것으로 할 수 있다.
또한, 상기 금속입자를 도포하는 단계는, 상기 불균일한 표면을 가지는 범프의 접합면에 형성된 각 미세돌기 간의 폭보다 작은 크기의 금속입자를 도포하는 것으로 할 수 있다.
그리고, 상기 금속입자를 도포하는 단계 이전에는, 상기 범프의 접합면에 상기 금속입자가 통과할 수 있는 크기의 통과홀이 형성된 막을 설치하는 단계가 더 포함될 수 있다.
또한, 상기 접합하는 단계 이전에는, 다른 웨이퍼 또는 다른 기판의 범프의 접합면에 저융점 및 전도성을 가지는 금속입자를 도포하는 단계가 더 포함될 수 있다.
그리고, 상기한 과정을 해결하기 위한 본 발명의 반도체 패키지는, 웨이퍼 또는 기판에 형성된 범프 간의 직접 접합에 있어서, 상기 웨이퍼 또는 기판에 구비되어 각각 접합면을 가지며, 표면 거칠기에 따라 불균일한 표면이 형성되어 각 접합면의 일부는 직접 접합되고, 각 접합면이 직접 접합되지 않은 나머지 일부에는 복수 개의 미세공간이 형성된 한 쌍의 범프 및 용융되어 상기 미세공간에 채워지며, 저융점 및 전도성을 가지는 금속입자를 포함한다.
상기한 과제를 해결하기 위한 본 발명의 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지는 다음과 같은 효과가 있다.
첫째, 별도의 솔더가 구비되지 않으므로, 전체 공정이 단축되어 생산성을 증대시킬 수 있다는 장점이 있다.
둘째, 금속입자가 각 범프 사이에 도포되므로, 접합 후 전도성 및 안정성이 확보될 수 있다는 장점이 있다.
셋째, 금속입자는 저융점 및 전도성을 가지므로, 각 범프가 형성된 칩 또는 기판의 파손 등이 최소화되어 고품질의 반도체 패키지를 얻을 수 있다는 장점이 있다.
넷째, 접합 시 가해지는 압력 역시 종래에 비해 현저히 낮으므로, 공정 수행이 용이하며, 칩 또는 기판이 손상되는 것을 방지할 수 있다는 장점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 칩 또는 기판의 접합 과정을 나타낸 단면도;
도 2은 종래의 칩 또는 기판이 접합된 모습을 나타낸 단면도;
도 3은 종래의 칩 또는 기판이 접합된 후, 시간이 지남에 따라 솔더에 공극이 발생된 것을 나타낸 단면도;
도 4는 솔더를 구비하지 않고 범프 간을 직접 접합하는 모습을 나타낸 단면도;
도 5는 솔더를 구비하지 않고 접합된 각 범프 사이의 미세 구조를 확대하여 나타낸 단면도;
도 6은 본 발명의 범프 간 직접 접합방법에 있어서, 범프 상에 금속입자를 위치시킨 모습을 나타낸 단면도;
도 7은 본 발명의 범프 간 직접 접합방법에 있어서, 접합되는 각 범프 모두에 금속입자가 위치된 모습을 나타낸 단면도;
도 8은 본 발명의 범프 간 직접 접합방법에 있어서, 각 범프를 서로 접합한 후, 금속입자가 용융되어 미세공간이 채워진 모습을 나타낸 단면도; 및
도 9는 본 발명의 범프 간 직접 접합방법에 있어서, 접합이 완료된 반도체 패키지의 모습을 나타낸 단면도이다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
상기한 바와 같이, 종래에는 웨이퍼 또는 기판 간의 접합을 위해 범프 및 솔더를 형성하였으며, 이는 전체적인 생산성을 저하 및 시간의 경과에 따른 금속간 화합물층(Intermetallic Compound)의 Cu3Sn, Su6Sn5 등이 합성에 따른 공극(Void)에 따른 신뢰성 저하의 문제점이 있었고, 이의 해결을 위하여 금속 범프 간 직접 접합을 하는 경우, 고온 고압의 공정에 따른 문제점 등이 발생한다는 단점이 있었다. 이에 대해 도 4 및 도 5를 참조하여 설명하도록 한다.
참고로, 반도체 패키지는 웨이퍼가 적층된 형태, 웨이퍼에서 분리된 다층의 칩으로 구성된 형태, 또는 웨이퍼에서 분리된 칩 및 기판이 상호 접합된 형태 등 다양한 형태를 가질 수 있다. 본 발명의 설명을 위해서, 이하에서 예시하는 반도체 패키지는 모두 웨이퍼에서 분리된 칩 및 기판이 상호 접합되는 것으로 하였다.
도 4를 참조하면, 먼저 기판(20)이 준비되며, 기판(20)에는 범프(22)가 형성된다. 마찬가지로, 범프(12)가 형성된 칩(10)이 구비되어, 이후 접합이 수행된다. 이때, 각 범프(12, 22)에는 솔더가 별도로 형성되지 않으므로 각 범프(12, 22)는 접합 후 고온 및 고압의 환경에서 금속 간 직접 본딩이 된다.
하지만, 이와 같이 각 범프(12, 22)를 서로 직접 접합할 경우에는, 전술한 바와 같이 제조된 반도체 패키지의 전도성 및 안정성에 결함이 발생한다. 구체적으로, 도 5에는 접합 작업이 수행된 이후, 접합부의 미세 구조를 고배율로 확대한 모습이 도시된다.
도시된 바와 같이, 일반적으로 구리 등의 전도성 금속으로 형성되는 범프는, 고배율로 확대할 경우 표면이 불균일하게 형성되는 것을 확인할 수 있다. 즉, 가공 작업 상의 한계에 의해 표면 거칠기가 일정 수준 이상을 가지게 되며, 이에 따라 각 범프(12, 22)의 표면에는 필연적으로 다량의 미세돌기가 형성된다.
따라서, 접합 시 각 미세돌기에 의해 실질적으로 접합 수행 후 각 범프(12, 22)의 접합면은 서로 전체 면에 걸쳐 접촉되지 못하고 일부분만이 접촉되어 미세공간(V)이 필연적으로 발생하게 된다. 금속간 직접 본딩 공정시의 온도 및 압력 조건을 높이게 되면 상기 미세공간(V)을 줄일 수 있으나, 이 경우 높은 온도 및 압력에 따라, 칩(10) 및 기판(20) 접합 이후 전도성이 크게 떨어지게 되어 장치의 안정성이 확보되지 못한다. 본 발명에서는 이와 같은 문제를 해결하기 위한 범프 간 직접 접합방법이 제시된다.
이에 대해 설명하면, 본 발명에서는 상기 미세공간(V)이 발생하는 것을 방지하기 위해 저융점 및 전도성을 가지는 금속입자가 사용된다. 이하에서는, 도면을 참조하여 이에 대해 설명하도록 한다. 한편, 금속 범프 및 금속입자의 재질은 다양하게 구비될 수 있고, 본 실시예에서는 금속 범프가 구리로 형성되고, 미세금속입자는 저융점의 금속입자인 나노 단위의 솔더 입자가 사용되는 경우를 기준으로 설명한다.
먼저, 칩(10) 및 기판(20)에는 각각 범프(12, 22)가 형성되며, 이후, 표면 거칠기에 따라 불균일한 표면을 가지는 범프의 접합면에 저융점 및 전도성을 가지는 금속입자를 도포하는 단계가 수행된다.
여기서, 금속입자는 어느 한쪽의 범프에만 도포될 수도 있으나, 양쪽의 범프에 모두 도포될 수도 있다. 즉, 어느 한쪽의 범프에 충분한 양을 도포하거나, 양쪽의 범프에 분할하여 도포하는 등 상황에 따라 변형될 수 있다.
본 실시예의 경우, 기판(20)에 형성된 범프(22)뿐 아니라, 칩(10)에 형성된 범프(12)에도 마찬가지로 상기 금속입자가 도포되며, 이는 도 6 및 도 7에 자세히 도시된다. 도시된 것과 같이, 범프(12, 22) 상에는 미세한 금속입자(P)가 표면의 미세돌기 사이사이에 도포된 것을 확인할 수 있다.
그리고, 도포된 금속입자(P)는 전도성 및 저융점을 가지는 금속의 미세 입자이며, 이와 같은 특성을 가지는 금속이라면 제한 없이 사용될 수 있다. 이때, 금속입자(P)가 전도성을 가지는 것은, 칩(10) 및 기판(20)을 서로 전기적으로 연결시켜야 하기 때문이며, 저융점을 가지는 것은 각 범프(12, 22)의 접합 시 칩(10) 또는 기판(20)이 파손되는 것을 방지하기 위해서이다.
일반적으로, 접합 작업은 칩(10) 또는 기판(20)에 열 및 압력을 가하며 수행되며, 특히 솔더 없이 직접 범프를 접합하기 위해서는 400℃ 이상의 높은 온도와 높은 접합 압력이 요구된다. 하지만, 높은 온도는 전기적인 물성에 악영향을 주고, 높은 압력에 의해서는 금속배선부 등이 박리되어 손상이 발생할 수 있다. 반면, 충분한 온도 및 압력이 주어지지 않을 경우, 접합이 제대로 이루어지지 않아 접합부 계면에 크랙이 발생한다.
따라서, 본 발명에서는 이와 같은 문제를 해결하기 위한 방법으로서 금속입자(P)를 도포하는 방법이 사용되는 것이다. 즉, 금속입자(P)는 저융점을 가지므로 저온 및 저압에서도 칩(10) 또는 기판(20)에 손상을 가하지 않고 접합 작업을 수행할 수 있다.
한편, 금속입자(P)는 범프(12, 22)의 접합면 전체 면적에 걸쳐 위치되도록 도포될 수도 있으며, 작업 상황에 따라 일부 면적에만 위치되도록 도포될 수도 있다.
또한, 금속입자(P)는 범프(12, 22) 표면의 미세돌기 간의 폭보다 작은 입도를 가지는 것이 바람직하다. 금속입자(P)가 상기 미세돌기 간의 폭보다 큰 입도를 가질 경우에는 접합 시 미세돌기 사이에 공극이 발생할 가능성이 높기 때문이다.
그리고, 금속입자(P)를 도포하는 방법은 증착 또는 도금 등에 의해 이루어질 수 있다. 증착 및 도금은 당업자에게 자명한 사항이므로 이에 대한 설명은 생략하도록 한다.
추가적으로, 상기한 금속입자(P)의 도포 단계 이전에는, 상기 범프(12, 22)의 접합면에 상기 금속입자(P)가 통과할 수 있는 크기의 통과홀이 형성된 막을 설치하는 단계가 미리 수행될 수 있다. 상기 막은 다양한 재질 또는 형태로 이루어질 수 있으며, 상기 통과홀은 금속입자(P)의 크기에 대응되어 적절한 크기로 형성될 수 있다.
이와 같은 단계가 미리 수행될 경우에는, 금속입자(P) 도포 시 금속입자(P)가 범프(12, 22)의 접합면의 면적에 고르게 도포되는 효과가 있으며, 상기 금속입자(P)가 미세돌기 사이사이로 위치되는 것을 제어하기 용이하게 하는 효과가 있다. 또한, 과다 도포를 방지할 수도 있는 등 다양한 장점을 가진다.
다음으로, 금속입자(P)를 도포하는 단계 이후에는, 상기 금속입자가 도포된 범프를 다른 웨이퍼 또는 다른 기판의 범프에 접촉시키고 열 및 압력을 가하여, 각 범프 접합면의 일부는 직접 접합되고, 직접 접합되지 않은 각 범프 접합면의 나머지 일부는 용융된 금속입자가 위치되도록 접합하는 단계가 수행된다.
본 단계에 대해 구체적으로 설명하면, 열 및 압력을 가하며, 상기 미세돌기 부분이 반대 측 범프 표면에 접촉되도록 각 범프를 접합하는 과정이 이루어진다. 즉, 미세돌기 부분에 의해 각 범프(12, 22)의 접합면은 일부가 직접 접촉되도록 접합되며, 이를 제외한 접합면의 다른 부분에는 미세공간이 형성된다. 여기서, 이전 단계에서 미리 도포된 금속입자(P)는 열에 의해 용융되며, 상기 미세공간을 채우게 된다. 도 8에는, 용융된 금속입자(S)가 상기 미세공간에 채워진 모습이 도시된다. 도시된 바와 같이, 각 범프(12, 22)는 서로 공극 없이 용융된 금속입자(S)에 의해 전체 면에 걸쳐 견고하게 접합된 것을 확인할 수 있다.
그리고, 도 9를 참조하면 상기 모든 과정을 거쳐 접합된 칩(10) 및 기판(20)이 도시된다. 이때, 일반적으로 기계적 접합을 위해 접착제(30)가 더 도포될 수 있다. 이와 같이 완성된 반도체 패키지는 각 범프(12, 22)가 직접 접합되므로 고신뢰성을 가지며, 별도의 솔더 형성 공정이 생략되므로 생산성을 크게 향상시킬 수 있다. 나아가 낮은 온도 및 압력 조건하에서 일부 접합면은 금속 범프 간 직접 접합을 하고, 일부 접합면은 미세 금속 입자를 이용하여 접합을 하여, 금속 범프 간 직접 접합의 장점을 유지하면서, 단점을 현저히 줄일 수 있다는 효과가 있다.
더불어, 솔더가 구비되지 않음으로 인해 반도체 패키지의 전체 두께가 더욱 얇게 형성될 수 있다. 따라서, 종래의 반도체 패키지와 동일한 높이일 경우, 실장된 칩의 개수가 더 많아질 수 있으므로, 더욱 고집적화된 반도체 패키지를 제조할 수 있어 성능이 우수한 제품을 만들 수 있다는 장점이 있다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
10: 칩
12, 22: 범프
30: 접착제
V: 미세공간
P: 금속입자
S: 용융된 금속입자

Claims (6)

  1. 웨이퍼 또는 기판에 형성된 범프 간의 직접 접합에 있어서,
    표면 거칠기에 따라 불균일한 표면을 가지는 범프의 접합면에 저융점 및 전도성을 가지는 금속입자를 도포하는 단계; 및
    상기 금속입자가 도포된 범프를 다른 웨이퍼 또는 다른 기판의 범프에 접촉시키고 열 및 압력을 가하여, 각 범프 접합면의 일부는 직접 접합되고, 직접 접합되지 않은 각 범프 접합면의 나머지 일부는 용융된 금속입자가 위치되도록 접합하는 단계;
    를 포함하며,
    상기 금속입자를 도포하는 단계는,
    상기 불균일한 표면을 가지는 범프의 접합면에 형성된 각 미세돌기 간의 폭보다 작은 크기의 금속입자를 도포하는 것으로 하는 범프 간 직접 접합방법.
  2. 제1항에 있어서,
    상기 금속입자를 도포하는 단계는,
    상기 접합면의 일부에 금속입자가 위치되도록 도포하는 것으로 하는 범프 간 직접 접합방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 금속입자를 도포하는 단계 이전에는,
    상기 범프의 접합면에 상기 금속입자가 통과할 수 있는 크기의 통과홀이 형성된 막을 설치하는 단계가 더 포함되는 범프 간 직접 접합방법.
  5. 제1항에 있어서,
    상기 접합하는 단계 이전에는,
    다른 웨이퍼 또는 다른 기판의 범프의 접합면에 저융점 및 전도성을 가지는 금속입자를 도포하는 단계가 더 포함되는 범프 간 직접 접합방법.
  6. 웨이퍼 또는 기판에 형성된 범프 간의 직접 접합에 있어서,
    상기 웨이퍼 또는 기판에 구비되어 각각 접합면을 가지며, 표면 거칠기에 따라 불균일한 표면이 형성되어 각 접합면의 일부는 직접 접합되고, 각 접합면이 직접 접합되지 않은 나머지 일부에는 복수 개의 미세공간이 형성된 한 쌍의 범프; 및
    상기 불균일한 표면을 가지는 범프의 접합면에 형성된 각 미세돌기 간의 폭보다 작은 크기를 가지고, 용융되어 상기 미세공간에 채워지며, 저융점 및 전도성을 가지는 금속입자;
    를 포함하는 반도체 패키지.
KR1020100108013A 2010-11-02 2010-11-02 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지 KR101156183B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100108013A KR101156183B1 (ko) 2010-11-02 2010-11-02 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108013A KR101156183B1 (ko) 2010-11-02 2010-11-02 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20120046395A KR20120046395A (ko) 2012-05-10
KR101156183B1 true KR101156183B1 (ko) 2012-06-18

Family

ID=46265487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108013A KR101156183B1 (ko) 2010-11-02 2010-11-02 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101156183B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229342A (ja) 1985-04-03 1986-10-13 Fujitsu Ltd バンプ電極の接続方法
JPH05315337A (ja) * 1992-05-13 1993-11-26 Matsushita Electric Ind Co Ltd 半導体装置用電極とその実装体
JP2002170847A (ja) 2000-12-01 2002-06-14 Hitachi Ltd 半導体装置の製造方法および半導体装置
US20020088540A1 (en) 2001-01-08 2002-07-11 Chan Albert W. Method for joining large substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229342A (ja) 1985-04-03 1986-10-13 Fujitsu Ltd バンプ電極の接続方法
JPH05315337A (ja) * 1992-05-13 1993-11-26 Matsushita Electric Ind Co Ltd 半導体装置用電極とその実装体
JP2002170847A (ja) 2000-12-01 2002-06-14 Hitachi Ltd 半導体装置の製造方法および半導体装置
US20020088540A1 (en) 2001-01-08 2002-07-11 Chan Albert W. Method for joining large substrates

Also Published As

Publication number Publication date
KR20120046395A (ko) 2012-05-10

Similar Documents

Publication Publication Date Title
US8133761B2 (en) Packaged system of semiconductor chips having a semiconductor interposer
US6822336B2 (en) Semiconductor device
JP5535448B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
JP2018139263A (ja) 半導体パッケージおよびその製造方法
TWI381459B (zh) Semiconductor device and manufacturing method thereof
JP5272922B2 (ja) 半導体装置及びその製造方法
KR102574011B1 (ko) 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
JP5547703B2 (ja) 半導体装置の製造方法
WO2014024796A1 (ja) 半導体装置およびその製造方法
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
KR101156183B1 (ko) 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지
TW201232677A (en) Packaging method of wafer level chips
US20130105969A1 (en) Solder bonding process forming a semiconductor chip in multiple stages on a 3-dimensional stacked assembly
US20120273942A1 (en) Flip-chip Mounting Structure and Flip-chip Mounting Method
JP5856581B2 (ja) 半導体装置の製造方法
JP5587464B2 (ja) 半導体装置の製造方法
TWI718947B (zh) 半導體封裝元件及其製造方法
CN101527292B (zh) 芯片封装结构
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
TWI596678B (zh) 半導體封裝結構及其製作方法
JP4668729B2 (ja) 半導体装置の製造方法
TWI582864B (zh) 半導體封裝結構及其製作方法
US8222726B2 (en) Semiconductor device package having a jumper chip and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 19