JP2018139263A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2018139263A
JP2018139263A JP2017033621A JP2017033621A JP2018139263A JP 2018139263 A JP2018139263 A JP 2018139263A JP 2017033621 A JP2017033621 A JP 2017033621A JP 2017033621 A JP2017033621 A JP 2017033621A JP 2018139263 A JP2018139263 A JP 2018139263A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor package
die pad
semiconductor chip
frame member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017033621A
Other languages
English (en)
Inventor
義久 井守
Yoshihisa Imori
義久 井守
兼慈 山田
Kenji Yamada
兼慈 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017033621A priority Critical patent/JP2018139263A/ja
Priority to US15/700,422 priority patent/US10340207B2/en
Publication of JP2018139263A publication Critical patent/JP2018139263A/ja
Priority to US16/416,512 priority patent/US10790219B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】実装時の信頼性を向上できる半導体パッケージおよびその製造方法を提供する。【解決手段】実施形態に係る半導体パッケージは、ダイパッドと、半導体チップと、リードフレームと、絶縁部と、を有する。前記半導体チップは、前記ダイパッドの上に設けられている。前記リードフレームは、第１部分と、前記第１部分と前記ダイパッドとの間に設けられた第２部分と、を有する。前記第１部分の上面は、前記第２部分の上面よりも下方に位置する。前記リードフレームは、前記ダイパッドと離間して設けられている。前記リードフレームは、前記半導体チップの端子と電気的に接続されている。前記絶縁部は、前記ダイパッド、前記半導体チップ、および前記第２部分の上に設けられ、前記半導体チップを封止している。【選択図】図１

Description

本発明の実施形態は、半導体パッケージおよびその製造方法に関する。
半導体パッケージは、実装時に接続不良等が生じにくく、信頼性が高いことが望ましい。
特開２００６−６０１４１号公報
本発明が解決しようとする課題は、実装時の信頼性を向上できる半導体パッケージおよびその製造方法を提供することである。
実施形態に係る半導体パッケージは、ダイパッドと、半導体チップと、リードフレームと、絶縁部と、を有する。前記半導体チップは、前記ダイパッドの上に設けられている。前記リードフレームは、第１部分と、前記第１部分と前記ダイパッドとの間に設けられた第２部分と、を有する。前記第１部分の上面は、前記第２部分の上面よりも下方に位置する。前記リードフレームは、前記ダイパッドと離間して設けられている。前記リードフレームは、前記半導体チップの端子と電気的に接続されている。前記絶縁部は、前記ダイパッド、前記半導体チップ、および前記第２部分の上に設けられ、前記半導体チップを封止している。
実施形態に係る半導体パッケージを表す斜視図である。 （ａ）実施形態に係る半導体パッケージを表す断面図である。（ｂ）実施形態に係る半導体パッケージのリードフレームを表す断面図である。 実施形態に係る半導体パッケージの製造工程を表す工程断面図である。 実施形態に係る半導体パッケージの製造工程の一例を表す工程断面図である。 （ａ）第１変形例に係る半導体パッケージを表す断面図である。（ｂ）第１変形例に係る半導体パッケージのリードフレームを表す断面図である。 第２変形例に係る半導体パッケージを表す斜視図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る半導体パッケージ１００を表す斜視図である。
図２（ａ）は、実施形態に係る半導体パッケージ１００を表す断面図であり、図２（ｂ）は、実施形態に係る半導体パッケージ１００のリードフレーム２０を表す断面図である。
半導体パッケージ１００は、例えば、ＱＦＮ（Quad Flat Non-leaded）タイプのパッケージである。
図１および図２に表すように、半導体パッケージ１００は、ダイパッド１０、リードフレーム２０、半導体チップ３０、絶縁部４０、金属層４５および４６を有する。
図２（ａ）に表すように、ダイパッド１０とリードフレーム２０は、半導体パッケージ１００の下部において、互いに離間して設けられている。ダイパッド１０は、半導体パッケージ１００の中心側に設けられている。リードフレーム２０は、図１に表すように、ダイパッド１０の周りに、周方向において複数設けられている。
図２（ａ）に表すように、ダイパッド１０の上には、半導体チップ３０が設けられている。半導体チップ３０は、例えば、銀等の金属粒子を含む不図示のペーストによって、ダイパッド１０の上面に接合されている。
図２（ｂ）に表すように、リードフレーム２０は、第１部分２１および第２部分２２を有する。第２部分２２は、ダイパッド１０と第１部分２１との間に設けられている。第１部分２１と第２部分２２は、例えば、共通の下面Ｓ１を有する。第１部分２１の上面Ｓ２は、第２部分２２の上面Ｓ３よりも下方に位置している。このため、第１部分２１の厚みは、第２部分２２の厚みよりも小さい。
リードフレーム２０の外方側の先端下部には、傾斜面Ｓ４が形成されている。具体的には、リードフレーム２０は、図２（ｂ）に表すように、ダイパッド１０からリードフレーム２０に向かう第１方向（半導体パッケージ１００の中心から外側に向かう方向）における端部Ｅを有する。第１部分２１は、下面Ｓ１と端部Ｅとの間で、第１方向に向かって上方に傾斜した傾斜面Ｓ４を有する。このため、第１部分２１の下面の少なくとも一部は、第２部分２２の下面よりも上方に位置している。
なお、図２（ａ）および図２（ｂ）に表す例では、傾斜面Ｓ４は、第１部分２１にのみ設けられているが、傾斜面Ｓ４は、第１部分２１および第２部分２２に亘って設けられていても良い。また、図示した例では、上面Ｓ２と傾斜面Ｓ４との間に、第１方向に対して垂直な面が設けられているが、この垂直な面が設けられておらず、傾斜面Ｓ４が上面Ｓ２と連なるように設けられていても良い。
リードフレーム２０の第２部分２２は、ボンディングワイヤＷによって、半導体チップ３０の上面に設けられた不図示の端子と電気的に接続されている。また、ダイパッド１０、第２部分２２、および半導体チップ３０の上には、絶縁部４０が設けられ、半導体チップ３０は、絶縁部４０によって封止されている。ダイパッド１０の下面、リードフレーム２０の下面Ｓ１、および第１部分２１は、絶縁部４０に覆われておらず、外部に露出している。
ダイパッド１０の下面には、金属層４５が設けられている。また、リードフレーム２０の下面Ｓ１、傾斜面Ｓ４、および第１部分２１の上面Ｓ２には、金属層４６が設けられている。なお、金属層４６は、傾斜面Ｓ４に設けられておらず、下面Ｓ１および上面Ｓ２にのみ設けられていても良い。
ここで、各構成要素の材料の一例を説明する。
ダイパッド１０およびリードフレーム２０は、銅などの金属材料を含む。
半導体チップ３０は、シリコンなどの半導体材料を主成分として含む。
絶縁部４０は、エポキシ樹脂などの絶縁性樹脂を含む。
金属層４５および４６は、めっき法を用いてダイパッド１０およびリードフレーム２０の上に成膜可能な金属材料を含む。これらのリードフレームが銅を含む場合、金属層４５および４６は、スズ、あるいは銀とスズとの合金、などを含む。
次に、本実施形態に係る半導体パッケージ１００の製造方法について説明する。
図３および図４は、実施形態に係る半導体パッケージ１００の製造工程の一例を表す工程断面図である。
まず、図３（ａ）に表す構造体ＳＴを用意する。構造体ＳＴは、複数のダイパッド１０、複数のリードフレーム部材２０Ａ、複数の半導体チップ３０、およびこれらの上に設けられた絶縁部４０を有する。
複数のダイパッド１０は、互いに離間して並べられており、それぞれのダイパッド１０の上には、半導体チップ３０が設けられている。リードフレーム部材２０Ａは、後の工程において加工されてリードフレーム２０となる部材であり、ダイパッド１０同士の間に設けられている。絶縁部４０は、複数の半導体チップ３０を封止している。
次に、図３（ｂ）に表すように、リードフレーム部材２０Ａの下面に、凹部Ｒを形成する。凹部Ｒは、この後の工程において、リードフレーム部材２０Ａが切断される部分に形成される。凹部Ｒは、リードフレーム部材２０Ａを切断する際の幅Ｗ２（第２幅）よりも広い、幅Ｗ３（第３幅）を有する。また、凹部Ｒは、切断される部分に向かって上方に傾斜した傾斜面Ｓ４を有する。
凹部Ｒは、リードフレーム部材２０Ａの下面を、回転したブレードやベルトに当接して研削することで、形成される。または、凹部Ｒは、リードフレーム部材２０Ａの一部をブラスト処理して研削することで形成されても良い。あるいは、凹部Ｒは、リードフレーム部材２０Ａの下面の一部を押し潰すことで形成されても良い。
次に、絶縁部４０の一部を上方から除去し、幅Ｗ１（第１幅）の溝Ｔを形成する。幅Ｗ１は、幅Ｗ２およびＷ３よりも広い。この工程により、リードフレーム部材２０Ａの一部が溝Ｔを通して露出するとともに、リードフレーム部材２０Ａの上面の一部が除去される。溝Ｔは、ブレードダイシングやレーザダイシング、プラズマダイシングなどで形成することができる。
溝Ｔを形成した後は、溝Ｔおよび凹部Ｒを形成した際に生じたバリの除去を行う。続いて、図４（ａ）に表すように、めっき法により、金属層４５をダイパッド１０の下面に形成し、金属層４６をリードフレーム部材２０Ａの上面、下面、および傾斜面Ｓ４に形成する。
次に、図４（ｂ）に表すように、リードフレーム部材２０Ａを切断し、複数のリードフレーム２０に分割する。リードフレーム部材２０Ａは、溝Ｔによって露出し、凹部Ｒが形成された部分で切断される。リードフレーム部材２０Ａを切断する際の幅Ｗ２は、溝Ｔの幅Ｗ１および凹部Ｒの幅Ｗ３よりも狭い。このため、切断後のリードフレーム２０には、上面が後退した第１部分２１が形成されるとともに、リードフレーム２０の先端下部には、凹部Ｒの傾斜面Ｓ４が残る。
以上の工程により、本実施形態に係る半導体パッケージ１００が作製される。
なお、図３（ａ）〜図４（ｂ）に表した例では、凹部Ｒを形成した後にリードフレーム部材２０Ａを切断することで、リードフレーム２０に傾斜面Ｓ４を形成した。しかし、本実施形態に係る半導体パッケージ１００の製造方法はこれに限定されない。例えば、リードフレーム部材２０Ａを切断した後に、リードフレーム２０の切断面の下部を除去することで傾斜面Ｓ４を形成しても良い。この場合、傾斜面Ｓ４には金属層４６が形成されない。
ここで、本実施形態による第１の効果について説明する。
図３（ａ）に表わすような構造体ＳＴを切断する際、その厚みが大きいほど、切断される部分の幅も広くなる。これは、厚みが大きい部材を狭い幅で切断すると、工程に要する時間が長くなりすぎるためである。
一方で、切断幅が広いほど、除去されるリードフレーム部材２０Ａの幅も広くなるため、リードフレーム２０の下面Ｓ１の面積も減少する。半導体パッケージ１００を実装する際は、下面Ｓ１と外部電極を接合するため、下面Ｓ１の面積が減少すると、実装時に接続不良等が生じやすくなり、半導体パッケージ１００の信頼性が低下する。
そこで、本実施形態に係る半導体パッケージ１００の製造方法では、絶縁部４０の一部を除去して溝Ｔを形成した後、それよりも狭い幅でリードフレーム部材２０Ａを切断している。このように、リードフレーム部材２０Ａよりも厚い絶縁部４０を、広い幅で切断し、薄いリードフレーム部材２０Ａを、狭い幅で切断することで、工程時間の増加を抑制しつつ、切断された後の下面Ｓ１の面積を増加させることができる。
このため、本実施形態に係る半導体パッケージの製造方法によれば、実装時の信頼性の高い半導体パッケージを作製することができる。
また、本実施形態に係る半導体パッケージ１００の製造方法によれば、リードフレーム部材２０Ａおよび絶縁部４０を、ブレードにより切断する場合、絶縁部４０を切断するブレードと、リードフレーム部材２０Ａを切断するブレードと、を使い分けることができる。例えば、絶縁部４０に比べて延び易いリードフレーム部材２０Ａを、砥石としての自生作用が高く、より延性材料の切断に適したブレードで切断することで、ブレードの目詰まり等が発生し難くなり、半導体パッケージ１００の生産性を向上させることが可能である。
さらに、溝Ｔを形成する際に、図３（ｂ）に表すように、リードフレーム部材２０Ａの一部を除去することで、その後の工程で切断されるリードフレーム部材２０Ａの厚みを小さくすることができる。従って、このような製造方法によれば、リードフレーム部材２０Ａを、より狭い幅で切断することができ、実装時の信頼性がより高い半導体パッケージを作製することができる。
構造体ＳＴを加工する際に、絶縁部４０およびリードフレーム部材２０Ａを広い切断幅で一括して切断すると、リードフレーム２０の先端面は、絶縁部４０の側面と面一となり、リードフレーム２０には第１部分２１が形成されない。これに対して、本実施形態に係る半導体パッケージ１００は、リードフレーム２０が第１部分２１および第２部分２２を有する。このため、リードフレーム２０が第２部分２２のみを有する場合に比べて、リードフレーム２０の下面Ｓ１の面積を増加させ、実装時の半導体パッケージの信頼性を向上させることができる。
また、半導体パッケージ１００を実装する際、実装される基板に反り等の変形が存在すると、この変形によって半導体パッケージ１００に応力が生じ、半導体パッケージ１００が損傷する可能性がある。この点について、本実施形態に係る半導体パッケージ１００では、第１部分２１の上面Ｓ２が第２部分２２の上面Ｓ３よりも下方に位置し、第１部分２１の厚みが小さくなっている。このような構成によれば、第１部分２１の可撓性を高め、実装時に半導体パッケージ１００に加わる応力を緩和することができ、実装時の半導体パッケージ１００における損傷の発生を抑制できる。
加えて、第１部分２１の厚みが小さくなっていることで、半導体パッケージ１００を実装した際に、はんだが第１部分２１の上部に回り込み易くなり、リードフレーム２０と外部電極との間の接続強度を高めることができる。このため、実装時の半導体パッケージの信頼性をさらに向上させることができる。
すなわち、本実施形態によれば、実装時の半導体パッケージ１００における損傷の発生を抑制するとともに、接続不良等を抑制しつつ接続強度を高め、半導体パッケージ１００の信頼性を向上させることができる。
次に、本実施形態による第２の効果について説明する。
本実施形態に係る半導体パッケージ１００では、リードフレーム２０が傾斜面Ｓ４を有する。リードフレーム２０が傾斜面Ｓ４を有する場合、半導体パッケージ１００を実装した際に、はんだが傾斜面Ｓ４を伝ってリードフレーム２０の側面へ流動し易くなり、はんだフィレットが形成され易くなる。リードフレーム２０の側面にはんだフィレットが形成されると、半導体パッケージ１００が外部電極と十分に接合されているかを、外観検査によって容易に確認することができる。
このため、本実施形態によれば、半導体パッケージ１００の実装時に、はんだフィレットが形成され易く、外観検査を容易にすることが可能である。また、本実施形態に係る製造方法によれば、はんだフィレットが形成され易く、外観検査が容易な半導体パッケージ１００を製造することが可能である。
リードフレーム２０には、図２に表すように、下面Ｓ１および上面Ｓ２に加えて、傾斜面Ｓ４に金属層４６が設けられていることが望ましい。傾斜面Ｓ４に金属層４６が設けられている場合、半導体パッケージ１００の実装時に、はんだが傾斜面Ｓ４を伝ってリードフレーム２０の側面へさらに流動し易くなるためである。
傾斜面Ｓ４に金属層４６が設けられたリードフレーム２０は、図４（ａ）および図４（ｂ）に表すように、リードフレーム部材２０Ａの下面に凹部Ｒを形成し、凹部Ｒの傾斜面に金属層４６を形成した後にリードフレーム部材２０Ａを切断することで、得られる。すなわち、この製造方法によれば、はんだフィレットがより形成され易い半導体パッケージ１００を製造することが可能である。
傾斜面Ｓ４は、リードフレーム部材２０Ａを切断した後に、リードフレーム２０の切断面の下部を除去することで形成されても良い。この場合、傾斜面Ｓ４に金属層４６は形成されない。しかし、このような製造方法によれば、切断面の下部を除去することで、リードフレーム部材２０Ａの切断時に発生したリードフレーム２０のバリを除去できる。リードフレーム２０のバリを除去することで、半導体パッケージ１００の実装時にリードフレーム２０が意図しない電極と電気的に接続されてしまう可能性を低減し、信頼性を高めることができる。すなわち、この製造方法によれば、実装時の信頼性が高い半導体パッケージ１００を製造することが可能である。
なお、第１および第２の効果に関する半導体パッケージ１００の構造および製造方法は、それぞれ組み合わせて用いることが可能である。これらを組み合わせることで、はんだフィレットが形成され易く、かつ実装時の信頼性の高い半導体パッケージ１００が得られる。
（第１変形例）
図５（ａ）は、実施形態の第１変形例に係る半導体パッケージ２００を表す断面図であり、図５（ｂ）は、実施形態の第１変形例に係る半導体パッケージ２００のリードフレーム２０を表す断面図である。
半導体パッケージ２００は、リードフレーム２０の形状について、半導体パッケージ１００と差異を有する。具体的には、図５（ｂ）に表すように、リードフレーム２０の第１部分２１の下面に段差が形成され、リードフレーム２０の端部Ｅ側の下面Ｓ１ａが、ダイパッド１０側の下面Ｓ１ｂよりも上方に位置している。
下面Ｓ１ａと下面Ｓ１ｂとの間の面Ｓ１ｃは、例えば、これらの面に対して略垂直である。下面Ｓ１ａには、金属層４６が設けられている。金属層４６は、図５に表したように、さらに下面Ｓ１ｂおよび面Ｓ１ｃに設けられていても良い。
本変形例に係る半導体パッケージ２００は、以下の製造方法により作製することができる。まず、図３（ａ）と同様の工程を行う。次に、リードフレーム部材２０Ａの下面に、当該下面に対して略垂直な側壁を有する凹部Ｒを形成する。
この場合も、凹部Ｒは、リードフレーム部材２０Ａを切断する際の幅Ｗ２（第２幅）よりも広い、幅Ｗ３（第３幅）を有する。次に、図４（ａ）に表した工程と同様に、絶縁部４０に幅Ｗ１の溝Ｔを形成し、金属層４５および金属層４６を形成する。その後、図４（ｂ）に表した工程と同様に、幅Ｗ２でリードフレーム部材２０Ａを切断することで、本変形例に係る半導体パッケージ２００が作製される。
また、上述した製造方法において、半導体パッケージ１００の製造方法と同様に、リードフレーム部材２０Ａを切断した後に、リードフレーム２０の切断面下部を除去することで段差を形成しても良い。この製造方法によっても、リードフレーム２０の切断面側の下面を、ダイパッド１０側の下面よりも上方に位置させることができる。この場合、下面Ｓ１ｂおよび面Ｓ１ｃには金属層４６が形成されない。
本変形例に係る半導体パッケージ２００では、リードフレーム２０の端部Ｅ側の下面に段差が形成され、第１部分２１の下面の少なくとも一部が、第２部分２２の下面よりも上方に位置している。従って、本変形例によれば、上述した実施形態と同様に、実装時の半導体パッケージ２００における損傷の発生を抑制するとともに、接続不良等を抑制しつつ接続強度を高め、半導体パッケージ２００の信頼性を向上させることができる。
なお、リードフレーム２０底部の具体的な形状については、第１部分２１の厚みを第２部分２２よりも小さくすることができれば、図１〜図５に表した形状に限定されず、適宜変更することができる。ただし、図２に表した半導体パッケージ１００の構造は、実装される外部電極と傾斜面Ｓ４との間の距離が外方に向かって徐々に増加しており、はんだがリードフレーム２０の側面へ流動し易く、はんだフィレットがさらに形成され易い点で、より望ましい。
（第２変形例）
図６は、実施形態の第２変形例に係る半導体パッケージ３００を表す斜視図である。
本変形例に係る半導体パッケージ３００は、リードフレーム２０同士の間に絶縁部４０の一部が設けられている点で、半導体パッケージ１００と異なる。
半導体パッケージ１００は、その製造工程において、リードフレーム部材２０Ａの下面に凹部Ｒが形成された後、図４（ａ）に表す金属層４５および４６を形成する前に、リードフレーム部材２０Ａ同士の間の絶縁部４０を除去することで作製される。
これに対して、リードフレーム部材２０Ａ同士の間の絶縁部４０を除去せずに、リードフレーム部材２０Ａを切断することで、図６に表す半導体パッケージ３００が作製される。
本変形例によっても、上述した実施形態と同様に、半導体パッケージ３００の実装時に、はんだフィレットが形成され易く、外観検査を容易にすることが可能である。
このように、本発明の実施形態に係る半導体パッケージについては、リードフレーム２０の下面Ｓ１および傾斜面Ｓ４が露出していれば、その他の部分に関する構造については適宜変更することが可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、ダイパッド１０、リードフレーム２０、半導体チップ３０、絶縁部４０、金属層４５および４６などの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１００、２００、３００ 半導体パッケージ、 １０ ダイパッド、 ２０ リードフレーム、 ３０ 半導体チップ、 ４０ 絶縁部、 ４５、４６ 金属層

Claims (8)

  1. ダイパッドと、
    前記ダイパッドの上に設けられた半導体チップと、
    第１部分と、
    前記第１部分と前記ダイパッドとの間に設けられた第２部分と、
    を有し、前記第１部分の上面が前記第２部分の上面よりも下方に位置し、前記ダイパッドと離間して設けられ、前記半導体チップの端子と電気的に接続されたリードフレームと、
    前記ダイパッド、前記半導体チップ、および前記第２部分の上に設けられ、前記半導体チップを封止する絶縁部と、
    を備えた半導体パッケージ。
  2. 前記第１部分の下面の少なくとも一部は、前記第２部分の下面よりも上方に位置している請求項１記載の半導体パッケージ。
  3. 前記ダイパッドから前記リードフレームに向かう第１方向における前記リードフレームの端部と、前記リードフレームの下面と、の間に、前記第１方向に向かって上方へ傾斜した傾斜面が設けられた請求項１または２に記載の半導体パッケージ。
  4. 前記リードフレームは、前記ダイパッドの周りに、周方向において複数設けられた請求項１〜３のいずれか１つに記載の半導体パッケージ。
  5. ダイパッドと、
    前記ダイパッドの上に設けられた半導体チップと、
    前記ダイパッドと離間して設けられ、前記半導体チップの端子と電気的に接続されたリードフレームであって、前記ダイパッドから前記リードフレームに向かう第１方向における前記リードフレームの端部と、前記リードフレームの下面と、の間に、前記第１方向に向かって上方へ傾斜した傾斜面が設けられたリードフレームと、
    前記ダイパッド、前記半導体チップ、および前記リードフレームの一部の上に設けられ、前記半導体チップを封止する絶縁部と、
    を備えた半導体パッケージ。
  6. 互いに離間して並べられた複数のダイパッドと、
    それぞれが前記ダイパッドの上に設けられた複数の半導体チップと、
    前記ダイパッド同士の間に設けられた複数のリードフレーム部材と、
    前記複数のダイパッド、前記複数の半導体チップ、および前記複数のリードフレーム部材の上に設けられ、前記複数の半導体チップを封止する絶縁部と、
    を備えた構造体に対して、前記絶縁部の一部を除去して第１幅の溝を形成し、それぞれの前記リードフレーム部材の上面の一部を露出させ、
    露出したそれぞれの前記リードフレーム部材の前記一部において、前記第１幅よりも狭い第２幅で前記リードフレーム部材を切断し、それぞれの前記リードフレーム部材を複数のリードフレームに分割する半導体パッケージの製造方法。
  7. 前記リードフレーム部材の下面に、前記第２幅よりも広い第３幅の凹部を形成し、
    前記リードフレーム部材は、前記凹部が形成された部分で切断される請求項６記載の半導体パッケージの製造方法。
  8. それぞれの前記リードフレームにおいて、切断面の下端を除去し、前記リードフレームの前記切断面側の下面を、前記ダイパッド側の下面よりも上方に位置させる請求項６記載の半導体パッケージの製造方法。
JP2017033621A 2017-02-24 2017-02-24 半導体パッケージおよびその製造方法 Pending JP2018139263A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017033621A JP2018139263A (ja) 2017-02-24 2017-02-24 半導体パッケージおよびその製造方法
US15/700,422 US10340207B2 (en) 2017-02-24 2017-09-11 Semiconductor package and method of manufacturing the same
US16/416,512 US10790219B2 (en) 2017-02-24 2019-05-20 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017033621A JP2018139263A (ja) 2017-02-24 2017-02-24 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2018139263A true JP2018139263A (ja) 2018-09-06

Family

ID=63246509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017033621A Pending JP2018139263A (ja) 2017-02-24 2017-02-24 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (2) US10340207B2 (ja)
JP (1) JP2018139263A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102697A (ja) * 2017-12-05 2019-06-24 エイブリック株式会社 半導体装置およびその製造方法
JP2021120991A (ja) * 2020-01-30 2021-08-19 大口マテリアル株式会社 リードフレーム
US11948869B2 (en) 2021-03-18 2024-04-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366943B2 (en) * 2017-09-16 2019-07-30 Amkor Technology, Inc. Packaged electronic device having stepped conductive structure and related methods
US11062980B2 (en) * 2017-12-29 2021-07-13 Texas Instruments Incorporated Integrated circuit packages with wettable flanks and methods of manufacturing the same
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
TWI712129B (zh) * 2020-01-21 2020-12-01 強茂股份有限公司 半導體封裝結構以及其製作方法
US20210305136A1 (en) * 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Package structure
CN113451249A (zh) * 2020-03-27 2021-09-28 美商矽成积体电路股份有限公司 封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2011124284A (ja) * 2009-12-08 2011-06-23 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
US20160118320A1 (en) * 2014-10-24 2016-04-28 Stmicroelectronics S.R.L. Electronic device provided with an encapsulation structure with improved electric accessibility and method of manufacturing the electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060141A (ja) 2004-08-23 2006-03-02 Sharp Corp 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
CN103283019A (zh) * 2011-02-10 2013-09-04 松下电器产业株式会社 半导体装置
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9601415B2 (en) * 2014-03-27 2017-03-21 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
US10083866B2 (en) * 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2011124284A (ja) * 2009-12-08 2011-06-23 Sanken Electric Co Ltd モールドパッケージの製造方法及びモールドパッケージ
US20160118320A1 (en) * 2014-10-24 2016-04-28 Stmicroelectronics S.R.L. Electronic device provided with an encapsulation structure with improved electric accessibility and method of manufacturing the electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102697A (ja) * 2017-12-05 2019-06-24 エイブリック株式会社 半導体装置およびその製造方法
JP7033445B2 (ja) 2017-12-05 2022-03-10 エイブリック株式会社 半導体装置およびその製造方法
JP2021120991A (ja) * 2020-01-30 2021-08-19 大口マテリアル株式会社 リードフレーム
JP7408885B2 (ja) 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム
US11948869B2 (en) 2021-03-18 2024-04-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20180247883A1 (en) 2018-08-30
US10790219B2 (en) 2020-09-29
US10340207B2 (en) 2019-07-02
US20190273035A1 (en) 2019-09-05

Similar Documents

Publication Publication Date Title
JP2018139263A (ja) 半導体パッケージおよびその製造方法
JP7228063B2 (ja) 半導体装置
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4738983B2 (ja) 半導体装置
TWI668826B (zh) Lead frame, semiconductor device
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP2005057067A (ja) 半導体装置およびその製造方法
JP2005079372A (ja) 樹脂封止型半導体装置とその製造方法
TWI634634B (zh) 半導體裝置及其製造方法
JP2002246530A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2018085480A (ja) 半導体装置およびその製造方法
JP2011155286A (ja) 半導体装置
JP2010258200A (ja) 半導体装置およびその製造方法
JP2019160882A (ja) 半導体装置およびその製造方法
WO2015015850A1 (ja) モジュールおよびその製造方法
JP2009200175A (ja) 半導体装置及びその製造方法
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
JP6500299B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP7033445B2 (ja) 半導体装置およびその製造方法
JP2009152329A (ja) 電子部品装置
TWI750988B (zh) 導線架及其運用於半導體封裝結構的製作方法
TWI830289B (zh) 導線架
TWI761105B (zh) 半導體封裝結構及導線架
TWI736409B (zh) 封裝結構

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200225