TWI712129B - 半導體封裝結構以及其製作方法 - Google Patents

半導體封裝結構以及其製作方法 Download PDF

Info

Publication number
TWI712129B
TWI712129B TW109102292A TW109102292A TWI712129B TW I712129 B TWI712129 B TW I712129B TW 109102292 A TW109102292 A TW 109102292A TW 109102292 A TW109102292 A TW 109102292A TW I712129 B TWI712129 B TW I712129B
Authority
TW
Taiwan
Prior art keywords
lead frame
groove
semiconductor package
package structure
structure described
Prior art date
Application number
TW109102292A
Other languages
English (en)
Other versions
TW202129874A (zh
Inventor
何中雄
李季學
Original Assignee
強茂股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 強茂股份有限公司 filed Critical 強茂股份有限公司
Priority to TW109102292A priority Critical patent/TWI712129B/zh
Priority to US17/096,834 priority patent/US11594425B2/en
Application granted granted Critical
Publication of TWI712129B publication Critical patent/TWI712129B/zh
Publication of TW202129874A publication Critical patent/TW202129874A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝結構，包含一導線架、一裸晶設置在該導線架的正面上、以及一模封體設置在該導線架上並包覆住該裸晶，其中該導線架具有兩個外延部位分別從該模封體的兩側伸出，該外延部位具有內凹的正面與反面且其上具有電鍍層。

Description

半導體封裝結構以及其製作方法
本發明大體上與一種半導體封裝結構有關，更具體言之，其係關於一種採用陣列模封(molded array package)方式製作的半導體封裝結構。
現今採用表面黏著方式組裝的貼片式二極體被應用在許多消費性電子與車用電子上，其包含多種不同尺寸的封裝規格，諸如SMC,SMB,SMBF,SMA,SMAF或是SOD等。隨著現今的汽車朝向智能化/電子化發展，其所搭載的電子元件也大幅增加，如DC轉換器、低功耗MOS、穩壓器、電壓抑制器等電力元件、車載控制單元、或是車電系統用的各類感測器等，這些電子元件都會用到貼片式二極體，使得貼片式二極體的需求大幅增加。
一般傳統的貼片式二極體大多採用引腳沖切(trim form)與單顆封裝的方式來製作，其沖切過程中的剪力容易造成模封體裂開或是導致模封體與導線架脫層。再者，單顆封裝製程中的每顆單體製程之間需要不少的清理時間，且其模具零件的開發成本較高又僅能限用於特定的尺寸。故此，現有的貼片式二極體製程有不少缺點亟待改進。
有鑑於上述傳統貼片二極體製程的缺點，本發明特此提出了一種新 穎的半導體封裝結構以及其製作方法，其特點在於採用陣列模封方式以及非沖切式的兩道切割製程，可有效降低封裝所需的時間、增加模具的彈性與可適尺寸、並避免習知技術中沖切剪力對成品造成的結構性破壞。
本發明的其一面向在於提出一種半導體封裝結構，其包含一導線架，具有相對的一正面與一反面、一裸晶，設置在該導線架的正面上、以及一模封體，設置在該導線架的正面上並包覆住該裸晶，其中該導線架具有兩個外延部位分別從該模封體的兩側伸出，該外延部位的正面與反面分別在該導線架的厚度方向上內凹且其上具有電鍍層。
本發明的另一面向在於提出一種半導體封裝結構的製作方法，其步驟包含：在導線架的背面形成凹槽、進行黏晶製程將裸晶固定在該導線架的正面上、進行模封製程在該導線架的正面上形成模封體包覆住該裸晶、進行半切製程切割該模封體並在該導線架的正面上形成在該導線架的後鍍方向內凹的切槽面，其中該切槽面隔著該導線架與該凹槽相對、進行電鍍製程在該切槽面與該凹槽上形成電鍍層、以及進行切割製程沿著該切槽面切割，以將該導線架分割成多個獨立的半導體封裝結構，其中該切割製程的刀具寬度小於該半切製程的刀具寬度，使得分割出的每個該半導體封裝結構具有兩個外延部位分別從該模封體的兩側伸出。
本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。
100:導線架
100a:第一部分
100b:第二部分
103:背面
105:凹槽
107:孔洞
109:阻擋膜
111:裸晶
113:導線
115:貼布
117:模封體
119:切槽面
121,121a:電鍍層
123:外延部位
125:側面凹槽
D1:第一方向
D2:第二方向
本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述 一起說明了其原理。在該些圖示中：第1圖至第7圖為根據本發明較佳實施例一半導體封裝結構的製作流程的截面示意圖；第8圖為根據本發明較佳實施例一半導體封裝結構的示意性透視圖；第9圖為根據本發明較佳實施例一半導體封裝結構兩側的延伸部位的示意性放大圖；第10圖為根據本發明另一實施例一半導體封裝結構兩側的延伸部位的示意性放大圖；以及第11圖為根據本發明另一實施例一半導體封裝結構的截面示意圖。
須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。
現在下文將詳細說明本發明的示例性實施例，其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行，而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下，對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的，並且旨在包含在本案的範圍內。
閱者應能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式被解讀，以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在… 之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層(即，直接在某物上)的含義。
此外，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的關係，如在附圖中示出的。
下文中將參照第1圖至第7圖依序說明本發明較佳實施例中一半導體封裝結構的製作流程。首先請參照第1圖，製程一開始先提供一導線架100做為基材，其具有相對的正面101與背面103。在此截面視角下導線架100可分為多個相同或不同的區段，這些區段可事先以沖壓加工或蝕刻加工等方式形成，其尺寸可視最終產品的設計與規格而定，諸如SMC,SMB,SMBF,SMA,SMAF或是SOD等貼裝式元件規格。須注意，這些區段雖然在截面上看起來是彼此分離，但它們還是與整個導線架100相連一體的。導線架100的每個區段的背面103上都具有一個凹槽105，其形成在預定要切割的位置上。凹槽105可使用壓印方式來形成，其功能為在切割後形成一凹陷表面來讓後續的電鍍層形成於其上。導線架100的每個區段還具有一孔洞107，其從導線架100的正面101延伸到背面103，且其位置與該凹槽105重疊。此孔洞107的作用為在最終成品上提供可供爬錫的側面凹槽，後續實施例中將有進一步的說明。為了避免在後續的模封製程中模封料可能經由孔洞107漏到導線架100背面的凹槽105處，孔洞107處可以貼上阻擋膜109來阻擋。導線架100的材質可為銅系合金如無氧銅、脫氧銅或是鐵鎳合金等。在其他實施例中，如第11圖所示，凹槽105也可以是V形刻槽而非壓印槽。
接下來請參照第2圖。將裸晶111設置在導線架100的每個區段上。裸晶111係透過一般的黏晶製程藉由施加使用膠水、熱、壓力或超音波等方式固定在導線架100的正面101上，其位置不與背面103的凹槽105重疊。之後，進行打線 接合製程將每個裸晶111經由導線113電連接到導線架100上。導線113兩端分別連接裸晶111上的銲墊以及另一個導線架100區段上預定的位置，該預定位置較佳介於裸晶111與該另一導線架100區段的凹槽105之間。在實施例中，裸晶111可為二極體或是各類電子元件等，不限於此，而導線113可為金、銅、銀等材質的細線。
接下來請參照第3圖。黏晶與打線完成後，將整個導線架100的背面103黏在一貼布115上。貼布115會在後續的模封製程中封住導線架100的底面，以防止膜壓溢膠形成毛刺等缺陷。貼布115可採用熱穩定性高、封裝專用的耐熱貼布。
接下來請參照第4圖。在黏上貼布115後，接著進行模封製程在導線架100的正面101形成一模封體117。模封製程的步驟可包含：在帶有裸晶111與貼布115的導線架100周圍組裝上各種模具組件，之後注入模封料，如環氧樹脂模塑料(EMC)，再加熱烘烤使得模封料成形為模封體117，包覆住導線架100上的裸晶111與導線113等元件與電路結構。由於該些模具組件與模封步驟為習知技術且亦非本發明重點，此處將省略其細部說明與圖示。須注意，本發明實施例中採用的模封製程係為陣列模封(molded array package,MAP)製程，其有別於傳統的單顆封裝製程，所形成的模封體117會包覆住導線架100所有區段上的裸晶111，其優點在於不用逐顆封裝，可減少製程所需時間以及模具成本，且模具可用於貼片二極體的多種規格尺寸，彈性較高。在模封製程中，由於貼布115封住了導線架100的底面而阻擋膜109蓋住了孔洞107，所以模封體117不會觸及導線架100的背面103與凹槽105。
接下來請參照第5圖。模封製程後，接著進行半切製程將模封體117切割成多個預定尺寸的封裝單元(為了說明方便之故，下文仍將稱之為模封體117)，每個封裝單元都包含一裸晶111與所連接的導線113。半切製程可使用切割機，以輪鋸切除部分模封體117的方式來實行。在本發明實施例中，被切除的模 封體117部位會對應到導線架100背面103的凹槽105位置。除了移除部分的模封體117，原本遮蓋孔洞107的阻擋膜109以及一小部份的導線架100也會在此半切製程中被移除，形成如第5圖所示稍微內凹的切槽面119，並使得導線架100的孔洞107露出，然須注意此步驟階段導線架100還不會被分割。再者，在本發明實施例中，半切所形成的切槽面119是往導線架100的厚度方向上稍微內凹的，這樣的特徵有助於在最終成品上形成適合電鍍與爬錫的表面。
接下來請參照第6圖。半切製程後，接著將貼布115移除露出導線架100的背面103。此步驟可以進行額外的清洗工序來清除貼布115殘留在導線架100上的殘膠。接著進行電鍍製程，如一般常用的直流電鍍或交流電鍍製程，在導線架100的表面形成一電鍍層121。在實施例中，電鍍層121的功用包括預防底材因為溫度環境變化而腐蝕、提升後續貼裝時的銲錫能力、並使成品有較亮麗的外觀等。電鍍層121的材質可為錫，或是鎳/銅/鉛/鈀/金等金屬成分的合金等。基本上，金屬材質的導線架100的裸露表面上都會有電鍍層121形成，從圖中可以看到導線架100正面的切槽面以及背面的凹槽上都形成有電鍍層121，此外，孔洞107的側壁上也會有電鍍層121形成，其細部特徵將於後續實施例中進一步說明。
接下來請參照第7圖。電鍍製程後，接著進行切割製程將整個封裝結構切割成各自獨立、具有特定尺寸的封裝單元。在此實施例中，切割製程是從切槽面的中央進行分割，其可與先前半切製程相同，使用切割機以輪鋸手段切斷導線架100的方式來實行，然須注意其使用之刀具的寬度會小於先前半切製程的刀具寬度，如此使得分割出的每個半導體封裝結構都具有兩個外延部位(如圖中的虛圈所示)分別從模封體117的兩側伸出。此外，每個分割後的半導體封裝結構的導線架100都會分為第一部分100a和第二部分100b，其中裸晶111是設置在導線架100的第一部分100a上，其經由導線113連接至導線架100的第二部分100b，兩側的外延部位則在後續元件貼裝時作為封裝元件的引腳。
在本發明實施例中，採用第5圖所示之半切製程以及第7圖所示之切割製程的優點在於不會破壞封裝結構。一般傳統的貼片式二極體大多會採用引腳沖切(trim form)的方式來分割封裝單元，其沖切過程中的剪力容易造成模封體117裂開或是導致模封體117與導線架100脫層。本發明採用事先在導線架100底面的預定切割位置形成凹槽或刻槽105，之後在正面對該預定切割位置進行半切製程移除該部分的模封體117並決定出外延部位尺寸，最後才進行真正的切割製程切斷導線架100來分割各封裝單元，這樣的做法步驟不僅能達到本發明製作出具有特殊特徵與功效的外延部位的目的，同時對封裝元件成品造成的結構性破壞較少，不會產生習知技術中常見的裂開或脫層等問題，是一具有區別性與功效性之發明特徵與手段。
在說明完本發明半導體封裝元件的製作流程後，現在將說明以此實施方式所製作出之半導體封裝元件的外觀。請參照第8圖，其為根據本發明較佳實施例中一半導體封裝結構的示意性透視圖。從圖中可以看出，前述的半切製程會先對模封體117進行切割而形成沿著第二方向D2延伸的切槽面119並界定出後續會沿著第一方向D1凸出的外延部位的尺寸。之後在導線架100的切槽面119與背面上形成電鍍層121，最後再進行切割製程在封裝結構的第一方向D1與第二方向D2都進行切割，其切斷整個導線架100，使得封裝結構分成獨立的封裝單元。
現在請參照第9圖，其為根據本發明較佳實施例半導體封裝結構兩側的外延部位123的示意性放大圖。承上述實施例，切割分離後的每個封裝單元的兩側都會具有往第一方向D1從模封體117凸出的導線架100外延部位123。外延部位123的正面是原先半切製程所形成在厚度方向稍微內凹的切槽面119。由於切割製程會從該切槽面119的中央進行分割，使得切割後半分的切槽面119具有沿著第一方向D1由內而外漸凹的特徵，這樣的漸凹表面特徵正可讓其上所形成的電鍍層121形成一平面，不會產生電鍍層從表面凸出等不平整的外觀缺陷。同樣地， 原先製程一開始在導線架100背面預定的切割位置所形成的凹槽105在切割製程中同樣也會被半分，形成如圖所示在厚度方向內凹的凹面，這樣的凹陷空間也可讓其上所形成的電鍍層121形成一平整面，不會產生電鍍層從表面凸出等不平整的外觀缺陷，上述外延部位123位於正面的漸凹面與位於背面的凹面隔著外延部位123相對。可以看到導線架100側邊的切割面由於在電鍍製程時並未裸露，所以其上並沒有電鍍層121形成。再者，可以看到在本發明實施例中，切割製程係切割經過原本的孔洞107而在切割過後形成位於外延部位123側面的切割面上的側面凹槽125，其從外延部位123正面的電鍍層121延伸至外延部位123背面的電鍍層121。此側面凹槽125的作用在於可讓後續元件貼裝銲接製程中的爬錫更為順利。
最後，請參照第10圖，其為根據本發明另一實施例半導體封裝結構兩側的外延部位123的示意性放大圖。本發明外延部位123可以有其他的變體設計，如第10圖所示，在本發明實施例的半切製程中，其也可以採用多道切割的方式來形成多個而非單一的凹面，使得整體的切槽面119具有如圖中所示的波浪狀型態。此設計也可以增進後續銲接時的爬錫能力。此外，在此實施例中，導線架100背面的電鍍層121a係向外往第一方向D1延伸凸出於切割面之外，此凸出的電鍍層121a設計可方便後續檢測人員檢測元件的銲接是否確實。
綜合上述方法與結構實施例的描述，可以了解到本發明所揭露之新穎的半導體封裝結構以及其製作方法，由於採用陣列模封方式、兩段式切割製程、以及具有特殊的外延部位，其可達到有效降低封裝所需的時間、增加模具的彈性與可適尺寸、避免習知技術中沖切剪力對成品造成的結構性破壞、並提升後續封裝成品的銲接爬錫能力等功效。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:導線架
105:凹槽
117:模封體
119:切槽面
121:電鍍層
123:外延部位
125:側面凹槽
D1:第一方向
D2:第二方向

Claims (17)

  1. 一種半導體封裝結構，包含：一導線架，具有相對的一正面與一反面；一裸晶，設置在該導線架的該正面上；以及一模封體，設置在該導線架的該正面上並包覆住該裸晶；其中該導線架具有兩個外延部位分別從該模封體的兩側沿著第一方向伸出，該外延部位的該正面與該反面分別在該導線架的厚度方向上內凹且其上具有電鍍層，且該外延部位的該正面沿著該第一方向由內而外漸凹。
  2. 根據申請專利範圍第1項所述之半導體封裝結構，其中更包含一側面凹槽形成在該外延部位的側面上，該側面凹槽從該外延部位的該正面延伸到該外延部位的該背面。
  3. 根據申請專利範圍第2項所述之半導體封裝結構，其中該側面凹槽具有該電鍍層。
  4. 根據申請專利範圍第1項所述之半導體封裝結構，其中該外延部位內凹的該正面與該外延部位內凹的該背面隔著該外延部位相對。
  5. 根據申請專利範圍第1項所述之半導體封裝結構，其中位於該外延部位的該背面上的該電鍍層沿著第一方向從該外延部位凸出。
  6. 根據申請專利範圍第1項所述之半導體封裝結構，其中該導線架分為第一部分與第二部分，該裸晶設置在該第一部分上並經由導線連接到該第二 部分。
  7. 根據申請專利範圍第1項所述之半導體封裝結構，其中該外延部位內凹的該背面為一壓印槽或一V形刻槽。
  8. 根據申請專利範圍第1項所述之半導體封裝結構，其中該半導體封裝結構為貼片式二極體。
  9. 一種半導體封裝結構，包含：一導線架，具有相對的一正面與一反面；一裸晶，設置在該導線架的該正面上；以及一模封體，設置在該導線架的該正面上並包覆住該裸晶；其中該導線架具有兩個外延部位分別從該模封體的兩側沿著第一方向伸出，該外延部位的該正面與該反面分別在該導線架的厚度方向上內凹且其上具有電鍍層，且該外延部位的該正面呈波浪形。
  10. 一種半導體封裝結構的製作方法，包含：在導線架的背面形成凹槽；進行黏晶製程將裸晶固定在該導線架的正面上；進行模封製程在該導線架的該正面上形成模封體包覆住該裸晶；進行半切製程切割該模封體並在該導線架的該正面上形成在該導線架的厚度方向內凹的切槽面，其中該切槽面隔著該導線架與該凹槽相對；進行電鍍製程在該切槽面與該凹槽上形成電鍍層；以及進行切割製程沿著該切槽面切割，將該導線架分割成多個獨立的半導體封 裝結構，其中該切割製程的刀具寬度小於該半切製程的刀具寬度，使得分割出的每個該半導體封裝結構都具有兩個外延部位分別從該模封體的兩側沿著第一方向伸出。
  11. 根據申請專利範圍第10項所述之半導體封裝結構的製作方法，其中該凹槽為對該導線架的該背面進行沖壓製程或刻槽製程而形成。
  12. 根據申請專利範圍第10項所述之半導體封裝結構的製作方法，其中該切割製程從該切槽面的中央進行分割，使得切割後分開的該切槽面沿著該第一方向由內而外漸凹。
  13. 根據申請專利範圍第10項所述之半導體封裝結構的製作方法，其中該切割製程切割經過該凹槽而在該外延部位的該背面上形成在該厚度方向內凹的表面。
  14. 根據申請專利範圍第10項所述之半導體封裝結構的製作方法，其中該導線架具有孔洞從該外延部位的該正面延伸至該外延部位的該背面，該電鍍製程在該孔洞的側壁上也形成該電鍍層。
  15. 根據申請專利範圍第14項所述之半導體封裝結構的製作方法，更包含在進行該模封製程前在該孔洞上貼上阻擋膜來蓋住該孔洞。
  16. 根據申請專利範圍第14項所述之半導體封裝結構的製作方法，其中該切割製程切割經過該孔洞而在切割後的該外延部位的側面上形成一側面凹 槽，該側面凹槽從該外延部位的該正面延伸到該外延部位的該背面。
  17. 根據申請專利範圍第10項所述之半導體封裝結構的製作方法，更包含在進行該電鍍製程前在該導線架的該背面黏上貼布。
TW109102292A 2020-01-21 2020-01-21 半導體封裝結構以及其製作方法 TWI712129B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109102292A TWI712129B (zh) 2020-01-21 2020-01-21 半導體封裝結構以及其製作方法
US17/096,834 US11594425B2 (en) 2020-01-21 2020-11-12 Semiconductor package structure and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109102292A TWI712129B (zh) 2020-01-21 2020-01-21 半導體封裝結構以及其製作方法

Publications (2)

Publication Number Publication Date
TWI712129B true TWI712129B (zh) 2020-12-01
TW202129874A TW202129874A (zh) 2021-08-01

Family

ID=74669838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102292A TWI712129B (zh) 2020-01-21 2020-01-21 半導體封裝結構以及其製作方法

Country Status (2)

Country Link
US (1) US11594425B2 (zh)
TW (1) TWI712129B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200744183A (en) * 2006-05-16 2007-12-01 Chipmos Technologies Inc Integrated circuit package and multi-layer leadframe utilized
TW201110296A (en) * 2009-06-17 2011-03-16 Lsi Corp Lead frame design to improve reliability
TW201347247A (zh) * 2012-05-08 2013-11-16 Advanced Semiconductor Eng 加強導熱性的半導體封裝體以及相關方法
TW201526190A (zh) * 2013-10-01 2015-07-01 Seiko Instr Inc 半導體裝置及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334864B2 (ja) * 1998-11-19 2002-10-15 松下電器産業株式会社 電子装置
US20080006937A1 (en) * 2006-06-23 2008-01-10 Texas Instruments Incorporated Solderability Improvement Method for Leaded Semiconductor Package
US20160172274A1 (en) * 2014-12-16 2016-06-16 Qualcomm Incorporated System, apparatus, and method for semiconductor package grounds
JP2018139263A (ja) * 2017-02-24 2018-09-06 株式会社東芝 半導体パッケージおよびその製造方法
JP7210868B2 (ja) * 2018-09-05 2023-01-24 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200744183A (en) * 2006-05-16 2007-12-01 Chipmos Technologies Inc Integrated circuit package and multi-layer leadframe utilized
TW201110296A (en) * 2009-06-17 2011-03-16 Lsi Corp Lead frame design to improve reliability
TW201347247A (zh) * 2012-05-08 2013-11-16 Advanced Semiconductor Eng 加強導熱性的半導體封裝體以及相關方法
TW201526190A (zh) * 2013-10-01 2015-07-01 Seiko Instr Inc 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW202129874A (zh) 2021-08-01
US11594425B2 (en) 2023-02-28
US20210225662A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
TWI405129B (zh) 智慧卡本體、智慧卡及其製程
JP4294161B2 (ja) スタックパッケージ及びその製造方法
US5429992A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
KR970011649B1 (ko) 반도체 장치의 제조방법
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US5652461A (en) Semiconductor device with a convex heat sink
JP3793628B2 (ja) 樹脂封止型半導体装置
CN203983265U (zh) 半导体装置
US10504857B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20110260314A1 (en) Die package and corresponding method for realizing a double side cooling of a die package
JP3178618B2 (ja) 接地接続ワイヤ用隆起部を有する樹脂カプセル封入された半導体デバイス用金属製放熱用ベースプレート
US9159676B2 (en) Semiconductor module
JP3213791U (ja) リードフレームの予備成形体
TWI712129B (zh) 半導體封裝結構以及其製作方法
CN110689105B (zh) 超薄rfid智能卡封装方法
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
JP2009164240A (ja) 半導体装置
CN107492504A (zh) 具有填充的接触间隙的集成电路模块
CN210467806U (zh) 具有外凸微型引脚的半导体封装组件
JP2015153987A (ja) モールドパッケージ
JPH10116846A (ja) 樹脂封止型半導体装置の製造方法およびモールド金型
EP2846355A1 (en) Electrical substrate and process of manufacturing the same
CN219226285U (zh) 半导体封装框架及半导体封装结构
US20060099789A1 (en) Micro lead frame packages and methods of manufacturing the same
CN210073768U (zh) 精密金属支架结构