JP2018085480A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018085480A
JP2018085480A JP2016229032A JP2016229032A JP2018085480A JP 2018085480 A JP2018085480 A JP 2018085480A JP 2016229032 A JP2016229032 A JP 2016229032A JP 2016229032 A JP2016229032 A JP 2016229032A JP 2018085480 A JP2018085480 A JP 2018085480A
Authority
JP
Japan
Prior art keywords
plating layer
semiconductor device
bonding material
die pad
sealing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016229032A
Other languages
English (en)
Other versions
JP6961337B2 (ja
Inventor
篤志 錦沢
Atsushi Nishikizawa
篤志 錦沢
団野　忠敏
Tadatoshi Danno
忠敏 団野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016229032A priority Critical patent/JP6961337B2/ja
Priority to US15/715,544 priority patent/US10522446B2/en
Priority to CN201711058025.7A priority patent/CN108109927B/zh
Publication of JP2018085480A publication Critical patent/JP2018085480A/ja
Priority to HK18111608.1A priority patent/HK1252326A1/zh
Application granted granted Critical
Publication of JP6961337B2 publication Critical patent/JP6961337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85469—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ダイパッド上のめっき層と樹脂の接触面からの剥離を防いだ半導体装置を提供する。
【解決手段】半導体装置ＰＫＧは、半導体チップＣＰと、ダイパッドＤＰと、複数のリードＬＤと、封止部ＭＲとを備えている。ダイパッドＤＰおよび複数のリードＬＤは、銅を主成分とする金属材料からなる。ダイパッドＤＰの上面には、銀めっき層、金めっき層、または白金めっき層からなるめっき層ＰＬ１が形成されている。半導体チップＣＰは、ダイパッドＤＰの上面のめっき層ＰＬ１上に、接合材ＢＤを介して搭載されており、めっき層ＰＬ１は、封止部ＭＲと接触しないように、接合材ＢＤで覆われている。
【選択図】図７

Description

本発明は、半導体装置およびその製造方法に関し、例えば、チップ搭載部上に半導体チップを搭載してパッケージ化した半導体装置およびその製造方法に好適に利用できるものである。
ダイパッド上に半導体チップを搭載し、半導体チップのパッド電極とリードとをワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置を製造することができる。
特開２０１４−１７９５４１号公報（特許文献１）には、ダイパッド上にＳｉＣチップを搭載してパッケージ化した半導体装置に関する技術が記載されている。特開平８−４６１１６号公報（特許文献２）には、リードフレームの粗面化処理に関する技術が記載されている。
特開２０１４−１７９５４１号公報 特開平８−４６１１６号公報
チップ搭載部上に半導体チップを搭載してパッケージ化した半導体装置において、信頼性を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、半導体チップと、チップ搭載部と、複数のリードと、封止体と、を備えている。前記チップ搭載部および前記複数のリードは、銅を主成分とする金属材料からなる。前記チップ搭載部の主面には、銀めっき層、金めっき層、または白金めっき層からなるめっき層が形成されている。前記半導体チップは、前記チップ搭載部の前記主面の前記めっき層上に、第１接合材を介して搭載されており、前記めっき層は、前記封止体と接触しないように、前記第１接合材で覆われている。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態である半導体装置の上面図である。 一実施の形態である半導体装置の下面図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の断面図である。 一実施の形態である半導体装置の部分拡大平面透視図である。 一実施の形態である半導体装置の製造工程を示すプロセスフロー図である。 一実施の形態である半導体装置を製造するためのリードフレームを示す平面図である。 図１０のリードフレームの断面図である。 ダイボンディング工程を示す平面図である。 ダイボンディング工程を示す断面図である。 ワイヤボンディング工程を示す平面図である。 ワイヤボンディング工程を示す断面図である。 モールド工程を示す平面図である。 モールド工程を示す断面図である。 リード加工工程を示す断面図である。 第１検討例の半導体装置の断面図である。 第２検討例の半導体装置の断面図である。 第２検討例の半導体装置の平面透視図である。 第２検討例の半導体装置の平面透視図である。 第２検討例の半導体装置の平面透視図である。 第２検討例の半導体装置の平面透視図である。 変形例の半導体装置の断面図である。 変形例の半導体装置の断面図である。 図２６の半導体装置の部分拡大平面透視図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態）
本発明の一実施の形態の半導体装置を図面を参照して説明する。
＜半導体装置（半導体パッケージ）の構造について＞
図１は、本発明の一実施の形態である半導体装置ＰＫＧの上面図であり、図２は、半導体装置ＰＫＧの下面図（裏面図）であり、図３〜図６は、半導体装置ＰＫＧの平面透視図であり、図７は、半導体装置ＰＫＧの断面図であり、図８は、半導体装置ＰＫＧの一部を拡大した平面透視図（部分拡大平面透視図）である。
図３には、封止部ＭＲを透視したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図４は、図３において、更にワイヤＢＷを透視（省略）したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図５は、図４において、更に半導体チップＣＰを透視（省略）したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図６は、図４において、更に接合材ＢＤを透視（省略）したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。図６は、平面図であるが、理解を簡単にするために、ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１にハッチングを付してある。また、図１および図３〜図６では、半導体装置ＰＫＧの向きは同じであり、また、図３〜図６では、封止部ＭＲの外周の位置を点線で示してある。また、図１〜図３のＡ−Ａ線の位置での半導体装置ＰＫＧの断面が、図７にほぼ対応している。また、図８では、半導体装置ＰＫＧにおけるダイパッドＤＰ付近を拡大して示してある。なお、図８では、ダイパッドＤＰの上面上に搭載されている半導体チップＣＰの位置（外周位置）を実線で示し、ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１の位置（外周位置）を二点鎖線で示し、接合材ＢＤの位置（外周位置）を一点鎖線で示し、半導体チップＣＰにおける回路形成領域ＣＣを点線で示してある。
図１〜図８に示される本実施の形態の半導体装置（半導体パッケージ）ＰＫＧは、樹脂封止型の半導体パッケージ形態の半導体装置であり、ここではＱＦＰ（Quad Flat Package）形態の半導体装置である。以下、図１〜図８を参照しながら、半導体装置ＰＫＧの構成について説明する。
図１〜図８に示される本実施の形態の半導体装置ＰＫＧは、半導体チップＣＰと、半導体チップＣＰを搭載するダイパッドＤＰと、導電体によって形成された複数のリードＬＤと、半導体チップＣＰの複数のパッド電極ＰＤと複数のリードＬＤとを電気的に接続する複数のワイヤＢＷと、これらを封止する封止部（封止体）ＭＲとを備えている。
樹脂封止部（樹脂封止体）としての封止部ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部ＭＲの材料として用いても良い。
封止部ＭＲは、一方の主面である上面ＭＲａと、上面ＭＲａの反対側の主面である下面（裏面、底面）ＭＲｂと、上面ＭＲａおよび下面ＭＲｂに交差する側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４と、を有している。すなわち、封止部ＭＲの外観は、上面ＭＲａ、下面ＭＲｂおよび側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４で囲まれた薄板状とされている。封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４のうち、側面ＭＲｃ１と側面ＭＲｃ３とが互いに反対側に位置し、側面ＭＲｃ２と側面ＭＲｃ４とが互いに反対側に位置し、側面ＭＲｃ１と側面ＭＲｃ２，ＭＲｃ４とが互いに交差し、側面ＭＲｃ３と側面ＭＲｃ２，ＭＲｃ４とが互いに交差している。
封止部ＭＲの平面形状、すなわち、封止部ＭＲの上面ＭＲａおよび下面ＭＲｂの平面形状は、例えば矩形状（長方形状）に形成されており、この矩形の角に丸みを帯びさせることもでき、また、この矩形の４つの角のうち、任意の角を落とす（面取りする）こともできる。
複数のリードＬＤのそれぞれは、一部が封止部ＭＲ内に封止され、他の一部が封止部ＭＲの側面から封止部ＭＲの外部に突出している。以下では、リードＬＤのうちの封止部ＭＲ内に位置する部分をインナリード部と呼び、リードＬＤのうちの封止部ＭＲ外に位置する部分をアウタリード部と呼ぶものとする。
なお、本実施の形態の半導体装置ＰＫＧは、各リードＬＤの一部（アウタリード部）が封止部ＭＲの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではなく、例えば、封止部ＭＲの側面から各リードＬＤがほとんど突出せず、かつ封止部ＭＲの下面ＭＲｂで各リードＬＤの一部が露出した構成（ＱＦＮ（Quad Flat Non leaded package）型の構成）などを採用することもできる。
ダイパッドＤＰは、半導体チップＣＰを搭載するチップ搭載部である。ダイパッドＤＰの平面形状は、例えば矩形状に形成されている。ダイパッドＤＰは、一方の主面である上面ＤＰａと、上面ＤＰａの反対側の主面である下面（裏面、底面）ＤＰｂと、封止部ＭＲの側面ＭＲｃ１に沿った側面と、封止部ＭＲの側面ＭＲｃ２に沿った側面と、封止部ＭＲの側面ＭＲｃ３に沿った側面と、封止部ＭＲの側面ＭＲｃ４に沿った側面と、を有している。ダイパッドＤＰの各側面は、上面ＭＲａおよび下面ＭＲｂに交差している。
ダイパッドＤＰは封止部ＭＲ内に封止されているが、封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面ＤＰｂが露出されている。ダイパッドＤＰの上面ＤＰａおよび側面は、封止部ＭＲから露出されていない。なお、図２および図７には、封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面ＤＰｂが露出されている場合が示されているが、他の形態として、封止部ＭＲの下面ＭＲｂからダイパッドＤＰが露出しないようにすることもでき、その場合は、ダイパッドＤＰの下面ＤＰｂは封止部ＭＲで覆われた状態になる。
ダイパッドＤＰと複数のリードＬＤとは、導電体で構成されており、好ましくは銅（Ｃｕ）を主成分とする金属材料からなり、具体的には、銅（Ｃｕ）または銅合金からなる。ダイパッドＤＰと複数のリードＬＤにおける銅（Ｃｕ）の含有率は、好ましくは、約９５原子％以上である。また、ダイパッドＤＰと複数のリードＬＤとは、同じ材料（金属材料）で形成されていることが好ましく、これにより、ダイパッドＤＰおよび複数のリードＬＤが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置ＰＫＧの製造が容易になる。
半導体装置ＰＫＧが有する複数のリードＬＤは、平面視においてダイパッドＤＰの周囲に配置されている。このため、半導体装置ＰＫＧが有する複数のリードＬＤは、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤとで構成されている。
すなわち、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ１との間に、封止部ＭＲの側面ＭＲｃ１に沿って、複数のリードＬＤのインナリード部が配置（配列）され、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ２との間に、封止部ＭＲの側面ＭＲｃ２に沿って、複数のリードＬＤのインナリード部が配置（配列）されている。また、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ３との間に、封止部ＭＲの側面ＭＲｃ３に沿って、複数のリードＬＤのインナリード部が配置（配列）され、ダイパッドＤＰと封止部ＭＲの側面ＭＲｃ４との間に、封止部ＭＲの側面ＭＲｃ４に沿って、複数のリードＬＤのインナリード部が配置（配列）されている。
封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ１から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ２から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ３から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ４から封止部ＭＲ外に突出している。
各リードＬＤのアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲの下面ＭＲｂとほぼ同一平面上に位置するように、折り曲げ加工されている。リードＬＤのアウタリード部は、半導体装置ＰＫＧの外部接続用端子部（外部端子）として機能する。
ダイパッドＤＰの平面形状を構成する矩形の四隅には、それぞれ吊りリードＴＬが一体的に形成されている。各吊りリードＴＬは、ダイパッドＤＰと同じ材料によりダイパッドＤＰと一体的に形成されている。ダイパッドＤＰの外縁の四隅のそれぞれに、吊りリードＴＬが一体的に形成され、その吊りリードＴＬは、平面矩形状の封止部ＭＲの四隅に向かって、封止部ＭＲ内を延在している。吊りリードＴＬは、封止部ＭＲの形成後に封止部ＭＲから突出する部分が切断されており、吊りリードＴＬの切断により生じた切断面（端面）が封止部ＭＲの四隅側面で露出している。
ダイパッドＤＰの上面ＤＰａ上には、半導体チップＣＰが、その表面（上面）を上に向け、かつ、その裏面（下面）をダイパッドＤＰに向けた状態で搭載されている。ダイパッドＤＰの平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも大きく、平面視において、半導体チップＣＰは、ダイパッドＤＰの上面に内包されている。
ここで、半導体チップＣＰにおいて、互いに反対側に位置する２つの主面のうち、複数のパッド電極ＰＤが形成されている側の主面を半導体チップＣＰの表面と呼び、この表面とは反対側でかつダイパッドＤＰに対向する側の主面を半導体チップＣＰの裏面と呼ぶものとする。
半導体チップＣＰは、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップＣＰは、その厚さと交差する平面形状が矩形状である。半導体チップＣＰの平面寸法は、例えば２ｍｍ×２ｍｍ程度であるが、これに限定されない。
なお、ダイパッドＤＰの上面ＤＰａには、めっき層（めっき膜）ＰＬ１が形成されている。めっき層ＰＬ１は、好ましくは、銀（Ａｇ）めっき層、金（Ａｕ）めっき層、または白金（Ｐｔ）めっき層である。このため、めっき層ＰＬ１は、好ましくは、めっき法で形成された銀層（Ａｇ層）、金層（Ａｕ層）または白金層（Ｐｔ層）である。めっき層ＰＬ１は、ダイパッドＤＰの上面ＤＰａ全体に形成されているのではなく、ダイパッドＤＰの上面ＤＰａの一部（中央部付近）に部分的に形成されている。
半導体チップＣＰは、ダイパッドＤＰの上面ＤＰａのめっき層ＰＬ１上に、接合材（接合材層、接着層）ＢＤを介して搭載されている。すなわち、半導体チップＣＰの裏面が、接合材ＢＤを介してダイパッドＤＰの上面ＤＰａのめっき層ＰＬ１に接合（接着）されて固定されている。半導体チップＣＰは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
接合材ＢＤは、導電性材料と樹脂材料とを含有する導電性接合材からなる。接合材ＢＤとして、銀（Ａｇ）ペーストのような導電性ペースト型の接合材（接着材）を好適に用いることができるが、製造された半導体装置ＰＫＧにおいては、接合材ＢＤは既に硬化している。
ダイパッドＤＰは、半導体チップＣＰで発生した熱を放散するためのヒートシンクとしての機能も有することができる。半導体チップＣＰで発生した熱は、接合材ＢＤおよびめっき層ＰＬ１を介してダイパッドＤＰに伝導される。封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面ＤＰｂが露出する場合は、半導体チップＣＰからダイパッドＤＰに伝導された熱を、封止部ＭＲから露出されるダイパッドＤＰの下面ＤＰｂから、半導体装置ＰＫＧの外部に放散することができる。半導体チップＣＰとダイパッドＤＰとの間に介在する接合材ＢＤは、導電性を有しているため、熱伝導率が高くなる。接合材ＢＤの熱伝導率が高いことは、半導体チップＣＰで発生した熱を、接合材ＢＤを介してダイパッドＤＰに効率よく伝導させる上で、有利に作用する。また、半導体チップＣＰの裏面に裏面電極が形成されている場合は、接合材ＢＤが導電性を有することで、半導体チップＣＰの裏面電極を、導電性の接合材ＢＤおよびめっき層ＰＬ１を介して、ダイパッドＤＰに電気的に接続することができる。
本実施の形態の半導体装置ＰＫＧにおいては、ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１は、接合材ＢＤで覆われており、封止部ＭＲとは接していない。すなわち、図５〜図８からも分かるように、ダイパッドＤＰの上面ＤＰａにおいてめっき層ＰＬ１が形成されている領域は、接合材ＢＤが配置されている領域に平面視において内包されており、めっき層ＰＬ１全体が接合材ＢＤで覆われているため、めっき層ＰＬ１と封止部ＭＲとは、接触していない。つまり、めっき層ＰＬ１の下面全体が、ダイパッドＤＰの上面ＤＰａに接し、めっき層ＰＬ１の上面全体と側面全体とが、接合材ＢＤに接しているため、めっき層ＰＬ１は封止部ＭＲとは接していない。
また、図７および図８などからも分かるように、めっき層ＰＬ１の平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも小さく、平面視において、めっき層ＰＬ１は半導体チップＣＰに内包されている。めっき層ＰＬ１が半導体チップＣＰに平面視において内包されていることで、半導体チップＣＰにおける外周領域はめっき層ＰＬ１と平面視において重なっておらず、半導体チップＣＰにおける外周領域よりも内側の領域が、めっき層ＰＬ１と平面視において重なっている。このため、めっき層ＰＬ１全体上に接合材ＢＤが存在し、その上に半導体チップＣＰが存在しており、また、半導体チップＣＰにおける外周領域よりも内側の領域の下方に接合材ＢＤおよびめっき層ＰＬ１が存在しているが、半導体チップＣＰにおける外周領域の直下には、接合材ＢＤは存在するが、めっき層ＰＬ１は存在していない。半導体チップＣＰにおける外周領域の直下の接合材ＢＤの下には、めっき層ＰＬ１が形成されていない領域のダイパッドＤＰの上面が存在している。
接合材ＢＤは、半導体チップＣＰの裏面全体の下方に存在しているため、めっき層ＰＬ１が半導体チップＣＰに平面視において内包されていれば、必然的に、めっき層ＰＬ１全体が接合材ＢＤで覆われることになり、めっき層ＰＬ１が封止部ＭＲと接触するのを的確に防ぐことができる。詳細は後述するが、本実施の形態では、めっき層ＰＬ１が封止部ＭＲと接触しないようにしたことで、封止部ＭＲの剥離を抑制または防止して、半導体装置の信頼性を向上させることができる。
半導体チップＣＰの表面には、複数のパッド電極（パッド、ボンディングパッド）ＰＤが形成されている。半導体チップＣＰの複数のパッド電極ＰＤと、複数のリードＬＤとは、複数のワイヤ（ボンディングワイヤ）ＢＷを介してそれぞれ電気的に接続されている。すなわち、各ワイヤＢＷの一端が半導体チップＣＰのパッド電極ＰＤに接続され、各ワイヤＢＷの他端がリードＬＤに接続されており、それによって、半導体チップＣＰのパッド電極ＰＤとリードＬＤとがワイヤＢＷを介して電気的に接続される。
半導体チップＣＰの表面は、矩形状の平面形状を有しており、封止部ＭＲの側面ＭＲｃ１に沿った辺（側面ＭＲｃ１側の辺）と、封止部ＭＲの側面ＭＲｃ２に沿った辺（側面ＭＲｃ２側の辺）と、封止部ＭＲの側面ＭＲｃ３に沿った辺（側面ＭＲｃ３側の辺）と、封止部ＭＲの側面ＭＲｃ４に沿った辺（側面ＭＲｃ４側の辺）とを有している。半導体チップＣＰの表面において側面ＭＲｃ１側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。また、半導体チップＣＰの表面において側面ＭＲｃ２側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。半導体チップＣＰの表面において、側面ＭＲｃ３側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。半導体チップＣＰの表面において側面ＭＲｃ４側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。
ワイヤ（ボンディングワイヤ）ＢＷは、導電性の接続部材であり、より特定的には導電性のワイヤである。ワイヤＢＷは、金属からなるため、金属線（金属細線）とみなすこともできる。ワイヤＢＷとしては、金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、あるいはアルミニウム（Ａｌ）ワイヤなどを好適に用いることができる。ワイヤＢＷは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。各リードＬＤにおいて、ワイヤＢＷの接続箇所は、封止部ＭＲ内に位置するインナリード部（より特定的にはインナリード部の上面）である。
また、各リードＬＤのインナリード部の上面に、めっき層ＰＬ２を設けることもできる。めっき層ＰＬ２を設けた場合は、各ワイヤＢＷの一方の端部（パッド電極ＰＤに接続された側とは反対側の端部）は、リードＬＤのインナリード部の上面のめっき層ＰＬ２に接続される。ワイヤＢＷをリードＬＤのインナリード部の上面のめっき層ＰＬ２に接続することで、ワイヤＢＷの接続強度を高めることができる。めっき層ＰＬ２は、上記めっき層ＰＬ１と同じ材料により形成することができる。すなわち、めっき層ＰＬ１が銀（Ａｇ）めっき層の場合は、めっき層ＰＬ２も銀（Ａｇ）めっき層からなり、めっき層ＰＬ１が金（Ａｕ）めっき層の場合は、めっき層ＰＬ２も金（Ａｕ）めっき層からなり、めっき層ＰＬ１が白金（Ｐｔ）めっき層の場合は、めっき層ＰＬ２も白金（Ｐｔ）めっき層からなることが好ましい。めっき層ＰＬ２と上記めっき層ＰＬ１とが同じ材料により形成されていれば、めっき層ＰＬ２とめっき層ＰＬ１とを同じ（共通の）めっき工程で形成することが可能になるので、リードフレームを作製しやすくなり、リードフレームを用いた半導体装置ＰＫＧの製造が容易になる。
＜半導体装置の製造工程について＞
次に、上記図１〜図８に示される半導体装置ＰＫＧの製造工程（組立工程）について説明する。図９は、上記図１〜図８に示される半導体装置ＰＫＧの製造工程を示すプロセスフロー図である。図１０〜図１８は、半導体装置ＰＫＧの製造工程中の平面図または断面図である。図１０〜図１８のうち、図１０、図１２、図１４および図１６が平面図であり、図１１、図１３、図１５、図１７および図１８が断面図であり、断面図としては、上記図７に相当する断面が示されている。
半導体装置ＰＫＧを製造するには、まず、リードフレームＬＦを準備し（図９のステップＳ１）、また、半導体チップＣＰを準備する（図９のステップＳ２）。リードフレームＬＦと半導体チップＣＰとは、どちらを先に準備してもよく、また、同時に準備してもよい。
図１０および図１１に示されるように、リードフレームＬＦは、フレーム枠（図示せず）と、フレーム枠に連結された複数のリードＬＤと、フレーム枠に複数の吊りリードＴＬを介して連結されたダイパッドＤＰと、を一体的に有している。リードフレームＬＦは、銅（Ｃｕ）を主成分とする金属材料からなり、具体的には、銅（Ｃｕ）または銅（Ｃｕ）合金からなる。リードフレームＬＦのダイパッドＤＰの上面ＤＰａには、めっき層ＰＬ１が形成されている。また、リードフレームＬＦの各リードＬＤの先端部（インナリード部の先端部）の上面には、めっき層ＰＬ２が形成されている。めっき層ＰＬ１，ＰＬ２は、めっき法（好ましくは電解めっき法）を用いて形成することができる。リードフレームのダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１の平面寸法（平面積）は、後で搭載する半導体チップＣＰの平面寸法（平面積）よりも小さい。
リードフレームＬＦは、金属板（銅板または銅合金板）を加工することにより作製することができるが、金属板を加工してリードフレームＬＦを作製した後、リードフレームＬＦのダイパッドＤＰの上面のめっき層ＰＬ１と、リードフレームＬＦのリードＬＤのインナリード部の上面のめっき層ＰＬ２とを、めっき法（好ましくは電解めっき法）を用いて形成する。めっき層ＰＬ１とめっき層ＰＬ２とは、同じめっき工程で形成することができる。これにより、めっき層ＰＬ１が形成されたダイパッドＤＰと、めっき層ＰＬ２が形成された複数のリードＬＤとを一体的に有するリードフレームＬＦを準備することができる。
次に、図１２および図１３に示されるように、半導体チップＣＰのダイボンディング工程を行って、リードフレームＬＦのダイパッドＤＰ（めっき層ＰＬ１）上に半導体チップＣＰを導電性の接合材ＢＤ１を介して搭載する（図９のステップＳ３）。ステップＳ３のダイボンディング工程は、具体的には、次のようにして行うことができる。
すなわち、まず、リードフレームＬＦのダイパッドＤＰの上面ＤＰａ上に、接合材ＢＤ１を供給（塗布）する。接合材ＢＤ１は、導電性材料と樹脂材料とを含有する導電性接合材からなるが、銀（Ａｇ）ペーストのような導電性ペースト型の接合材（接着材）を、接合材ＢＤ１として好適に用いることができる。接合材ＢＤ１が含有する導電性材料としては、銀（Ａｇ）粒子のような金属粒子を好適に用いることができる。
接合材ＢＤ１は、後で上記接合材ＢＤになるものであるが、この段階の接合材ＢＤ１は、まだ硬化しておらず、粘性を有している。すなわち、この段階の接合材ＢＤ１は、ペースト状の（流動性のある）接合材である。接合材ＢＤ１は、リードフレームのダイパッドＤＰの上面ＤＰａにおいて、チップ搭載予定領域（半導体チップＣＰを搭載する予定の領域）に供給（塗布）される。リードフレームのダイパッドＤＰの上面ＤＰａにおいて、半導体チップＣＰを搭載する予定の領域には、めっき層ＰＬ１が形成されているため、ダイパッドＤＰの上面ＤＰａのめっき層ＰＬ１上に、接合材ＢＤ１が供給（塗布）されることになる。
なお、この時点（接合材ＢＤ１供給後でかつ半導体チップＣＰを搭載する前の時点）では、めっき層ＰＬ１は、接合材ＢＤ１で完全に覆われているわけではなく、平面視において、めっき層ＰＬ１は、まだ接合材ＢＤ１に内包されてはいない。この時点では、めっき層ＰＬ１の一部は、接合材ＢＤで覆われずに露出している。
それから、リードフレームのダイパッドＤＰの上面ＤＰａのチップ搭載予定領域に半導体チップＣＰを配置（搭載）する。この際、半導体チップＣＰは、半導体チップＣＰの表面側が上方を向き、半導体チップＣＰの裏面側が下方（すなわちダイパッドＤＰの上面ＤＰａ側）を向くように、フェイスアップでダイパッドＤＰの上面ＤＰａ上に配置される。すなわち、半導体チップＣＰは、半導体チップＣＰの裏面がダイパッドＤＰの上面と対向するように、ダイパッドＤＰの上面ＤＰａに配置される。リードフレームのダイパッドＤＰの上面ＤＰａにおいて、半導体チップＣＰを搭載する予定の領域には、めっき層ＰＬ１が形成されているため、ダイパッドＤＰの上面ＤＰａのめっき層ＰＬ１上に、接合材ＢＤ１を介して半導体チップＣＰが配置（搭載）されることになる。
ダイパッドＤＰの上面ＤＰａのチップ搭載予定領域にペースト状の（すなわち流動性のある）接合材ＢＤ１を配置した状態で（すなわち接合材ＢＤ１が硬化していない状態で）、半導体チップＣＰをダイパッドＤＰの上面ＤＰａのチップ搭載予定領域に配置する。この際、半導体チップＣＰの表面（パッド電極ＰＤが形成された側の主面）に対して、半導体チップＣＰの表面に略垂直な方向の荷重（力）が印加される。このため、半導体チップＣＰの裏面によって接合材ＢＤ１が押し拡げられ、半導体チップＣＰの裏面とダイパッドＤＰの上面ＤＰａとの間の領域全体に接合材ＢＤ１が拡がることになる。これにより、半導体チップＣＰの裏面とダイパッドＤＰの上面ＤＰａとの間に、接合材ＢＤ１が充填された状態となるが、ダイパッドＤＰの上面ＤＰａにはめっき層ＰＬ１が形成されているため、半導体チップＣＰの裏面とめっき層ＰＬ１との間に、接合材ＢＤ１が充填された状態となる。また、半導体チップＣＰの裏面によって押し広げられた接合材ＢＤ１は、平面視において、半導体チップＣＰから若干はみ出た状態になり得る。
ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１の平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも小さく、めっき層ＰＬ１が半導体チップＣＰに平面視において内包されるように、半導体チップＣＰが配置される。すなわち、搭載された半導体チップＣＰは、平面視において、めっき層を内包している。このため、ダイパッドＤＰ上に半導体チップＣＰを配置すると、めっき層ＰＬ１全体が接合材ＢＤ１で覆われた状態になり、めっき層ＰＬ１は露出されなくなる。すなわち、ダイパッドＤＰ上に半導体チップＣＰを配置すると、めっき層ＰＬ１は、めっき層ＰＬ１が露出しないように、接合材ＢＤで覆われた状態になる。
このように、半導体チップＣＰを搭載する際に、半導体チップＣＰに対して、半導体チップＣＰの表面（パッド電極ＰＤが形成された側の主面）に略垂直な方向の荷重が印加されることで、接合材ＢＤ１が半導体チップＣＰの裏面によって押し広げられ、それによって、めっき層ＰＬ１が接合材ＢＤ１で完全に覆われ、平面視においてめっき層ＰＬ１が接合材ＢＤ１に内包されるようになる。
次に、熱処理（ベーク処理）を行って、接合材ＢＤ１を硬化させる（図９のステップＳ４）。これにより、接合材ＢＤ１が硬化して、接合材ＢＤとなる。接合材ＢＤは、接合材ＢＤ１が硬化したものである。接合材ＢＤ１が含有する樹脂材料として、熱硬化性の樹脂材料を用いれば、熱処理により接合材に含まれる熱硬化性樹脂材料を硬化させ、それによって接合材ＢＤ１を硬化させることができる。半導体チップＣＰは、硬化した接合材ＢＤ１（すなわち接合材ＢＤ）によって、ダイパッドＤＰ（めっき層ＰＬ１）に接合されて固定される。ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１は、全体が接合材ＢＤで覆われているため、露出されない。すなわち、ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１は、硬化した接合材ＢＤで完全に覆われているため、露出部を有さない状態になっている。これにより、後で封止部ＭＲを形成した際に、めっき層ＰＬ１が封止部ＭＲと接するのを防止できる。
また、ダイボンディング時に、接合材ＢＤ１は半導体チップＣＰの裏面によって押し拡げられるため、半導体チップＣＰは、平面視において、接合材ＢＤ１に内包され、従って、接合材ＢＤ１を硬化した後は、半導体チップＣＰは、平面視において、接合材ＢＤに内包される。
次に、図１４および図１５に示されるように、ワイヤボンディング工程を行う（図９のステップＳ５）。
ステップＳ５のワイヤボンディング工程では、半導体チップＣＰの複数のパッド電極ＰＤとリードフレームＬＦの複数のリードＬＤとの間を、複数のワイヤＢＷを介してそれぞれ電気的に接続する。
次に、モールド工程（樹脂成形工程）による樹脂封止を行って、図１６および図１７に示されるように、半導体チップＣＰおよびそれに接続された複数のワイヤＢＷを封止部ＭＲによって封止する（図９のステップＳ６）。このステップＳ６のモールド工程によって、半導体チップＣＰ、ダイパッドＤＰ、複数のリードＬＤのインナリード部、複数のワイヤＢＷおよび吊りリードＴＬを封止する封止部ＭＲが形成される。ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１は、全体が接合材ＢＤで覆われているため、ステップＳ６で封止部ＭＲを形成しても、めっき層ＰＬ１は封止部ＭＲと接触しない。すなわち、めっき層ＰＬ１が露出していない状態でモールド工程を行って封止部ＭＲを形成するため、めっき層ＰＬ１は封止部ＭＲと接触しない。また、図１７の場合は、ダイパッドＤＰの下面ＤＰｂは、封止部ＭＲの下面ＭＲｂから露出される。
次に、封止部ＭＲから露出しているリードＬＤのアウタリード部に必要に応じてめっき処理を施してから、封止部ＭＲの外部において、リードＬＤおよび吊りリードＴＬを所定の位置で切断して、リードフレームＬＦのフレーム枠から分離する（図９のステップＳ７）。
次に、図１８に示されるように、封止部ＭＲから突出するリードＬＤのアウタリード部を折り曲げ加工（リード加工、リード成形）する（図９のステップＳ８）。
このようにして、上記図１〜図８に示されるような半導体装置ＰＫＧが製造される。
＜検討例について＞
図１９は、本発明者が検討した第１検討例の半導体装置（半導体パッケージ）ＰＫＧ１０１の断面図であり、上記図７に相当する断面図が示されている。
図１９に示される第１検討例の半導体装置ＰＫＧ１０１は、主として以下の点が、本実施の形態の半導体装置ＰＫＧと相違している。
すなわち、図１９に示される第１検討例の半導体装置ＰＫＧ１０１においては、上記ダイパッドＤＰに相当するダイパッドＤＰ１０１上に、半導体チップＣＰが、上記接合材ＢＤに相当する接合材ＢＤ１０１を介して搭載されているが、ダイパッドＤＰ１０１の上面に、上記めっき層ＰＬ１に相当するものは形成されていない。このため、図１９に示される第１検討例の半導体装置ＰＫＧ１０１においては、めっき層が形成されていないダイパッドＤＰ１０１の上面上に、半導体チップＣＰの裏面が、接合材ＢＤ１０１を介して接合されて固定されている。他の構成は、図１９に示される第１検討例の半導体装置ＰＫＧ１０１も、上記半導体装置ＰＫＧとほぼ同様であるので、ここではその繰り返しの説明は省略する。
ダイパッドＤＰ１０１は、ダイパッドＤＰと同様の材料からなり、具体的には、銅を主成分とする金属材料（銅または銅合金）からなる。このため、ダイボンディング工程を行ってダイパッドＤＰ１０１の上面上に半導体チップＣＰを搭載する前に、銅または銅合金からなるダイパッドＤＰ１０１の表面（露出表面）が酸化される懸念がある。ダイボンディング工程を行う前にダイパッドＤＰ１０１の上面が酸化されてしまうと、ダイパッドＤＰ１０１の上面上に接合材ＢＤ１０１を介して半導体チップＣＰを搭載した場合に、その接合材ＢＤ１０１とダイパッドＤＰ１０１との界面に、酸化層（以下、界面酸化層と称す）が介在することになる。この界面酸化層は、ダイボンディング工程の前に、ダイパッドＤＰ１０１の露出表面が酸化されたことで形成された酸化層に対応している。界面酸化層は、接合材ＢＤ１０１やダイパッドＤＰ１０１に比べて、熱伝導率が低い。このため、接合材ＢＤ１０１とダイパッドＤＰ１０１との界面に界面酸化層が存在することは、半導体チップＣＰからダイパッドＤＰ１０１への熱伝導経路の熱抵抗を増加させるように作用する。
すなわち、図１９に示される第１検討例の半導体装置ＰＫＧ１０１においては、半導体チップＣＰからダイパッドＤＰ１０１への熱伝導経路の熱抵抗は、半導体チップＣＰと接合材ＢＤ１０１との界面の熱抵抗と、接合材ＢＤ１０１の熱抵抗と、接合材ＢＤ１０１とダイパッドＤＰ１０１との界面の熱抵抗と、の合計になる。接合材ＢＤ１０１とダイパッドＤＰ１０１との界面に界面酸化層が形成されていると、接合材ＢＤ１０１とダイパッドＤＰ１０１との界面の熱抵抗が大きくなってしまい、それに伴い、半導体チップＣＰからダイパッドＤＰ１０１への熱伝導経路の熱抵抗が大きくなってしまう。
このため、図１９に示される第１検討例の半導体装置ＰＫＧ１０１においては、接合材ＢＤ１０１とダイパッドＤＰ１０１との界面に界面酸化層が存在することで、半導体チップＣＰからダイパッドＤＰ１０１への熱伝導経路の熱抵抗が大きくなり、半導体チップＣＰからダイパッドＤＰ１０１への放熱効率が低くなってしまう懸念がある。半導体チップＣＰからダイパッドＤＰ１０１への熱伝導経路の熱抵抗が大きくなって、半導体チップＣＰからダイパッドＤＰ１０１への放熱効率が低くなると、半導体チップＣＰの発熱に起因して半導体チップＣＰの温度が上昇しやすくなる。半導体チップＣＰの温度上昇は、半導体装置ＰＫＧ１０１の信頼性や性能の低下につながるため、できるだけ抑制することが望ましい。
図２０は、本発明者が検討した第２検討例の半導体装置（半導体パッケージ）ＰＫＧ２０１の断面図であり、上記図７や上記図１９に相当する断面図が示されている。図２１〜図２４は、第２検討例の半導体装置ＰＫＧ２０１の平面透視図であり、上記図３〜図６にそれぞれ相当するものである。すなわち、図２１には、封止部ＭＲを透視したときの半導体装置ＰＫＧ２０１の平面透視図が示され、また、図２２には、図２１において、更にワイヤＢＷを透視（省略）したときの半導体装置ＰＫＧ２０１の平面透視図が示されている。また、図２３には、図２２において、更に半導体チップＣＰを透視（省略）したときの半導体装置ＰＫＧ２０１の平面透視図が示され、また、図２４には、図２３において、更に接合材ＢＤ２０１を透視（省略）したときの半導体装置ＰＫＧ２０１の平面透視図が示されている。図２４は、平面図であるが、理解を簡単にするために、ダイパッドＤＰ２０１の上面に形成されているめっき層ＰＬ２０１にハッチングを付してある。
図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１は、ダイパッドＤＰ２０１の上面にめっき層ＰＬ２０１を形成している点が、図１９に示される第１検討例の半導体装置ＰＫＧ１０１と相違している。
すなわち、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、上記ダイパッドＤＰに相当するダイパッドＤＰ２０１上に、半導体チップＣＰが、上記接合材ＢＤに相当する接合材ＢＤ２０１を介して搭載されており、ダイパッドＤＰ２０１の上面に、めっき層ＰＬ２０１が形成されている。このため、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、ダイパッドＤＰ２０１の上面のめっき層ＰＬ２０１上に、接合材ＢＤ２０１を介して半導体チップＣＰが搭載されている。すなわち、半導体チップＣＰの裏面が、ダイパッドＤＰ２０１の上面のめっき層ＰＬ２０１に、接合材ＢＤ２０１を介して接合されて固定されている。
めっき層ＰＬ２０１は、上記めっき層ＰＬ１に相当するものであるが、第２検討例の半導体装置ＰＫＧ２０１におけるめっき層ＰＬ２０１の面積は、本実施の形態の上記半導体装置ＰＫＧにおける上記めっき層ＰＬ１の面積と相違しており、めっき層ＰＬ２０１の面積は、上記めっき層ＰＬ１の面積よりも大きい。すなわち、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、めっき層ＰＬ２０１の面積は、半導体チップＣＰの面積よりも大きく、平面視において、半導体チップＣＰは、めっき層ＰＬ２０１に内包されている。平面視において、めっき層ＰＬ２０１における外周部上には、半導体チップＣＰも接合材ＢＤ２０１も存在していない。このため、めっき層ＰＬ２０１における外周部は、封止部ＭＲに接している。従って、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、めっき層ＰＬ２０１は、接合材ＢＤ２０１で覆われた部分（接合材ＢＤ２０１に接する部分）と、接合材ＢＤ２０１で覆われずに封止部ＭＲで覆われた部分（封止部ＭＲに接する部分）と、を有している。
ダイパッドＤＰ２０１は、上記ダイパッドＤＰ，ＤＰ１０１と同様の材料からなり、めっき層ＰＬ２０１は、上記めっき層ＰＬ１と同様の材料からなる。具体的には、めっき層ＰＬ２０１は、上記めっき層ＰＬ１と同様に、銀（Ａｇ）、金（Ａｕ）または白金（Ｐｔ）からなる。このため、上記めっき層ＰＬ１と同様に、めっき層ＰＬ２０１も、酸化されにくい材料から形成されていることになる。従って、ダイボンディング工程を行う前までに、銅または銅合金からなるダイパッドＤＰ１０１の露出表面は酸化される懸念があるが、めっき層ＰＬ２０１の露出表面は、酸化されずに済む。このため、ダイパッドＤＰ２０１の上面のめっき層ＰＬ２０１上に接合材ＢＤ２０１を介して半導体チップＣＰを搭載した場合に、その接合材ＢＤ２０１とめっき層ＰＬ２０１との界面には、酸化層（界面酸化層）は介在せずに済み、めっき層ＰＬ２０１の表面が直接的に接合材ＢＤ２０１と接触することになる。また、めっき層ＰＬ２０１は、銀（Ａｇ）、金（Ａｕ）または白金（Ｐｔ）からなるため、熱伝導率が高い。このため、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、ダイパッドＤＰ２０１の上面上にめっき層ＰＬ２０１を設けてそのめっき層ＰＬ２０１上に接合材ＢＤ２０１を介して半導体チップＣＰを搭載したことで、半導体チップＣＰからダイパッドＤＰ２０１への熱伝導経路の熱抵抗を抑制することができる。従って、図１９に示される第１検討例の半導体装置ＰＫＧ１０１よりも、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１の方が、半導体チップ（ＣＰ）からダイパッド（ＤＰ１０１，ＤＰ２０１）への放熱効率を向上させることができる。
しかしながら、本発明者の検討により、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１において、次のような課題が生じることが分かった。
図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、めっき層ＰＬ２０１の表面の一部（めっき層ＰＬ２０１における外周部表面）は、封止部ＭＲで覆われており、封止部ＭＲと接触している。すなわち、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、めっき層ＰＬ２０１の面積が半導体チップＣＰの面積よりも大きいことから、めっき層ＰＬ２０１の一部が、接合材ＢＤで覆われなくなり、封止部ＭＲに接触してしまう。特に、平面視における半導体チップＣＰの角部の近傍で、めっき層ＰＬ２０１が接合材ＢＤで覆われにくくなり、めっき層ＰＬ２０１における封止部ＭＲに接触する面積が大きくなりやすい。しかしながら、めっき層ＰＬ２０１と封止部ＭＲとの密着性は、比較的低い。具体的には、めっき層ＰＬ２０１が形成されていない領域のダイパッドＤＰ２０１の表面と封止部ＭＲとの密着性に比べて、めっき層ＰＬ２０１と封止部ＭＲとの密着性は、低い。
このため、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１においては、めっき層ＰＬ２０１の表面と封止部ＭＲとが接触している部分の密着性が低いことから、そこが、封止部ＭＲの剥離が生じやすい箇所となる。封止部ＭＲの剥離が一か所でも生じてしまうと、そこが起点となって封止部の剥離が進行してしまい、封止部ＭＲの剥離箇所が拡がりやすい。封止部ＭＲの剥離が拡がることは、封止部ＭＲの剥離箇所を通じて水分の侵入を招くなど、半導体装置の信頼性の低下につながる。このため、樹脂封止型の半導体装置の信頼性を向上させる上では、封止部ＭＲの剥離を防ぐことが有効である。
従って、図２０〜図２４に示される第２検討例の半導体装置ＰＫＧ２０１の場合は、めっき層ＰＬ２０１の表面と封止部ＭＲとが接触している箇所を起点として、封止部ＭＲの剥離が生じる懸念があり、半導体装置の信頼性が低下してしまう。一方、図１９に示される第１検討例の半導体装置ＰＫＧ１０１の場合は、上述したように、半導体チップＣＰからダイパッドＤＰ１０１への熱伝導経路の熱抵抗が大きくなって、半導体チップＣＰからダイパッドＤＰ１０１への放熱効率が低くなってしまう懸念がある。これは、半導体チップＣＰの発熱により半導体チップＣＰの温度が上昇しやすくなることにつながるため、半導体装置ＰＫＧ１０１の信頼性や性能を低下させる虞がある。
＜主要な特徴と効果について＞
本実施の形態の半導体装置ＰＫＧは、半導体チップＣＰと、半導体チップＣＰを搭載するチップ搭載部であるダイパッドＤＰと、複数のリードＬＤと、半導体チップＣＰ、ダイパッドＤＰの少なくとも一部および複数のリードＬＤの少なくとも一部を封止する封止部ＭＲ（封止体）と、備えている。ダイパッドＤＰおよび複数のリードＬＤは、銅を主成分とする金属材料からなる。ダイパッドＤＰの上面ＤＰａにはめっき層ＰＬ１が形成されており、めっき層ＰＬ１は、銀めっき層、金めっき層、または白金めっき層からなる。半導体チップＣＰは、ダイパッドＤＰの上面ＤＰａのめっき層ＰＬ１上に接合材ＢＤ（第１接合材）を介して搭載されている。めっき層ＰＬ１は、封止部ＭＲと接触しないように、接合材ＢＤで覆われている。
本実施の形態の主要な特徴のうちの一つは、ダイパッドＤＰの上面ＤＰａにめっき層ＰＬ１が形成され、半導体チップＣＰは、ダイパッドＤＰの上面ＤＰａのめっき層ＰＬ１上に接合材ＢＤを介して搭載されていることである。これにより、上記第１検討例に関連して説明したような課題を解決することができる。これについて、以下に説明する。
本実施の形態とは異なり、ダイパッドＤＰの上面ＤＰａにめっき層ＰＬ１が形成されていない場合が、上記図１９の第１検討例の半導体装置ＰＫＧ１０１にほぼ相当している。本実施の形態とは異なり、ダイパッドＤＰの上面ＤＰａにめっき層ＰＬ１が形成されていなければ、上記第1検討例の半導体装置ＰＫＧ１０１に関連して説明した課題が発生する懸念がある。簡単に言えば、半導体チップＣＰを搭載するための接合材（ＢＤ１０１）とダイパッド（ＤＰ１０１）との界面に酸化層（界面酸化層）が介在してしまい、半導体チップＣＰからダイパッド（ＤＰ１０１）への熱伝導経路の熱抵抗が大きくなり、半導体チップＣＰからダイパッド（ＤＰ１０１）への放熱効率が低くなってしまう懸念がある。
それに対して、本実施の形態では、ダイパッドＤＰの上面ＤＰａにめっき層ＰＬ１が形成されており、めっき層ＰＬ１は、銀めっき層、金めっき層、または白金めっき層からなる。めっき層ＰＬ１は、酸化されにくい材料（銀（Ａｇ）、金（Ａｕ）または白金（Ｐｔ））からなるため、銅を主成分とする金属材料からなるダイパッドＤＰよりも酸化されにくい。このため、ダイボンディング工程を行う前までに、銅を主成分とする金属材料からなるダイパッドＤＰの露出表面は酸化される懸念があるが、めっき層ＰＬ１の露出表面は、酸化されずに済む。このため、ダイパッドＤＰの上面のめっき層ＰＬ１上に接合材ＢＤを介して半導体チップＣＰを搭載した場合に、その接合材ＢＤとめっき層ＰＬ１との界面には、酸化層（界面酸化層）は介在せずに済み、めっき層ＰＬ１の表面が直接的に接合材ＢＤと接触することになる。また、めっき層ＰＬ１は、銀（Ａｇ）めっき層、金（Ａｕ）めっき層、または白金（Ｐｔ）めっき層からなるため、熱伝導率が高い。このため、本実施の形態の半導体装置ＰＫＧにおいては、ダイパッドＤＰの上面ＤＰａにめっき層ＰＬ１を設けてそのめっき層ＰＬ１上に接合材ＢＤを介して半導体チップＣＰを搭載したことで、半導体チップＣＰからダイパッドＤＰへの熱伝導経路の熱抵抗を抑制することができる。従って、図１９に示される第１検討例の半導体装置ＰＫＧ１０１よりも、本実施の形態の半導体装置ＰＫＧの方が、半導体チップ（ＣＰ）からダイパッド（ＤＰ，ＤＰ１０１）への放熱効率を向上させることができる。これにより、半導体装置の信頼性を向上させることができる。また、半導体装置の性能を向上させることができる。
本実施の形態の主要な特徴のうちの他の一つは、めっき層ＰＬ１は、封止部ＭＲと接触しないように、接合材ＢＤで覆われていることである。これにより、上記第２検討例に関連して説明したような課題を解決することができる。これについて、以下に説明する。
上記図２０〜図２４の第２検討例の場合は、めっき層ＰＬ２０１の表面の一部（めっき層ＰＬ２０１における外周部表面）は、接合材ＢＤ２０１で覆われずに封止部ＭＲで覆われており、封止部ＭＲと接触している。しかしながら、めっき層ＰＬ２０１と封止部ＭＲとの密着性は比較的低いため、めっき層ＰＬ２０１の表面と封止部ＭＲとが接触している箇所が、封止部ＭＲの剥離が生じやすい箇所となり、そこを起点として、封止部ＭＲの剥離が進行する懸念があり、半導体装置の信頼性が低下してしまう。
つまり、本実施の形態とは異なり、めっき層ＰＬ１の表面の一部（例えばめっき層ＰＬ１における外周部表面）が、接合材ＢＤで覆われずに封止部ＭＲと接触していた場合には、接合材ＢＤと封止部ＭＲとが接触する箇所が、封止部ＭＲの剥離が生じやすい箇所となり、そこを起点として、封止部ＭＲの剥離が進行する懸念がある。
それに対して、本実施の形態では、めっき層ＰＬ１は、封止部ＭＲと接触しないように、接合材ＢＤで覆われているため、めっき層ＰＬ１と封止部ＭＲとが接触している箇所は、生じずに済む。すなわち、ダイパッドＤＰの上面ＤＰａに形成されためっき層ＰＬ１全体が接合材ＢＤで覆われているため、めっき層ＰＬ１と封止部ＭＲとが直接的に接触している箇所は、生じずに済む。めっき層ＰＬ１と封止部ＭＲとが接触している箇所があると、そこが封止部ＭＲの剥離の起点になり得るが、本実施の形態では、ダイパッドＤＰの上面ＤＰａに形成されためっき層ＰＬ１全体が接合材ＢＤで覆われていることで、めっき層ＰＬ１と封止部ＭＲとが接触しないですむため、めっき層ＰＬ１と封止部ＭＲとの接触箇所を起点として封止部ＭＲの剥離が進行する現象を防ぐことができる。このため、図２０〜図２４の第２検討例よりも、本実施の形態の方が、封止部ＭＲの剥離を抑制または防止でき、半導体装置の信頼性を向上させることができる。
また、本実施の形態では、平面視において、めっき層ＰＬ１が半導体チップＣＰに内包されていることが好ましく、これにより、めっき層ＰＬ１全体が接合材ＢＤで覆われた構造を、的確に得ることができる。すなわち、ダイボンディング工程では、硬化前の接合材（ＢＤ１）が半導体チップＣＰの裏面で押し拡げられるため、接合材（ＢＤ１）を硬化させた後は、半導体チップＣＰの裏面全体の下方に硬化した接合材ＢＤが存在した状態になる。このため、めっき層ＰＬ１の平面寸法（平面積）を半導体チップＣＰの平面寸法（平面積）よりも小さくしておき、めっき層ＰＬ１が半導体チップＣＰに平面視において内包されるようにしておけば、必然的に、めっき層ＰＬ１全体が接合材ＢＤで覆われることになり、めっき層ＰＬ１が封止部ＭＲと接触するのを的確に防ぐことができる。
また、めっき層ＰＬ１が封止部ＭＲと接触していた場合に、めっき層ＰＬ１と封止部ＭＲとの間の密着性が低くなるのは、めっき層ＰＬ１の表面の平坦性が高いためである。すなわち、めっき法で形成しためっき層ＰＬ１の表面（上面）の平坦性は、めっき層ＰＬ１が形成されていない領域のダイパッドＤＰの上面ＤＰａの平坦性よりも高くなっている。言い換えると、めっき層ＰＬ１が形成されていない領域のダイパッドＤＰの上面ＤＰａの表面粗さは、めっき層ＰＬ１の表面（上面）の表面粗さよりも粗くなっている。これは、めっき法を用いると、表面の平坦性が高い膜（めっき膜）が成膜されることを反映している。このため、本実施の形態とは異なり、めっき層ＰＬ１が封止部ＭＲと接触してしまうと、めっき層ＰＬ１が形成されていない領域のダイパッドＤＰの上面ＭＲａと封止部ＭＲとの密着性に比べて、めっき層ＰＬ１と封止部ＭＲとの密着性が低くなってしまう。しかしながら、本実施の形態では、めっき層ＰＬ１の表面の平坦性が高くとも、めっき層ＰＬ１全体が接合材ＢＤで覆われることで、表面の平坦性が高いめっき層ＰＬ１が封止部ＭＲと接触するのを防ぐことができるため、表面の平坦性が高いめっき層ＰＬ１が封止部ＭＲと接触することに起因して封止部ＭＲが剥離するのを、防止することができる。
封止部ＭＲの密着性が相対的に低い箇所があれば、その箇所が起点となって封止部ＭＲの剥離が進行する虞がある。このため、封止部ＭＲの剥離を防ぐには、封止部ＭＲの密着性が相対的に低い箇所があれば、それに対して対策を施すことが有効である。上記第２検討例の半導体装置ＰＫＧ２０１では、めっき層ＰＬ２０１と封止部ＭＲとの密着性が低くなることから、本実施の形態では、めっき層ＰＬ１全体を接合材ＢＤで覆うことで、めっき層ＰＬ１と封止部ＭＲとが接触しないようにしている。
また、接合材ＢＤ，ＢＤ２０１と封止部ＭＲとの密着性は比較的高く、第２検討例の半導体装置ＰＫＧ２０１におけるめっき層ＰＬ２０１と封止部ＭＲと密着性よりも、接合材ＢＤ，ＢＤ２０１と封止部ＭＲとの密着性の方が高い。このため、封止部ＭＲの剥離を防ぐには、本実施の形態のように、めっき層ＰＬ１全体を接合材ＢＤで覆って、めっき層ＰＬ１と封止部ＭＲとが接触しないようにすることが有効であり、密着性が比較的高い接合材ＢＤと封止部ＭＲとの接触箇所は、減らさなくともよい。接合材ＢＤと封止部ＭＲとの密着性が高い理由の一つは、接合材ＢＤが、導電性材料と樹脂材料とを含有する導電性接合材からなるからである。
本実施の形態とは異なり、接合材ＢＤが半田であれば、半田と封止部ＭＲとの密着性は比較的低いため、めっき層ＰＬ１全体を接合材ＢＤで覆って、めっき層ＰＬ１と封止部ＭＲとが接触しないようにしたとしても、半田と封止部ＭＲとの密着性が低いことで、半田と封止部ＭＲとの接触箇所が起点となって封止部ＭＲの剥離が進行する虞がある。
それに対して、本実施の形態では、接合材ＢＤとしては、半田を用いずに、導電性材料と樹脂材料とを含有する導電性接合材を用いている。封止部ＭＲは樹脂材料を含んでおり、一方、接合材ＢＤも樹脂材料を含んでいることで、接合材ＢＤと封止部ＭＲとの密着性は高くなる。また、接合材ＢＤは、導電性材料も含んでいるため、接合材ＢＤの熱伝導性も高くなり、これも、半導体チップＣＰからダイパッドＤＰへの熱伝導経路の熱抵抗を抑制するように作用し、半導体チップＣＰからダイパッドＤＰへの放熱効率を向上させるように作用する。このため、本実施の形態および後述の変形例は、接合材ＢＤが、導電性材料と樹脂材料とを含有する導電性接合材からなる場合に適用すれば、その効果は極めて大きくなる。
ダイボンディング時に使用する接合材（上記接合材ＢＤ１に対応）としては、導電性ペースト型の接合材を好適に用いることができ、銀（Ａｇ）ペーストが特に好ましい。銀（Ａｇ）ペーストは、導電性材料としての銀（Ａｇ）粒子と、樹脂材料とを含んでいる。ダイボンディング時は、接合材（ＢＤ１）は、まだ硬化しておらず、ペースト状であり、粘性を有しているが、ダイボンディング後の熱処理（ベーク処理）により、ペースト状の接合材（ＢＤ１）が硬化して、硬化した接合材ＢＤとなる。接合材ＢＤ１が含有する樹脂材料として、熱硬化性の樹脂材料を用いれば、熱処理により接合材に含まれる熱硬化性樹脂材料を硬化させ、それによって接合材ＢＤ１を硬化させることができる。硬化した接合材ＢＤが、樹脂材料を含有することで、接合材ＢＤと封止部ＭＲとの密着性が高くなり、封止部ＭＲと接合材ＢＤとの間の界面では、封止部ＭＲの剥離は生じにくくなる。
また、ダイボンディング時に使用する接合材ＢＤ１としては、導電性材料としての金属粒子（好ましくは銀（Ａｇ）粒子）と樹脂材料とを含有するペースト状の接合材を好適に用いることができるが、ダイボンディング後の熱処理（上記ステップＳ４に相当する熱処理）で接合材ＢＤ１に含まれる金属粒子を焼結させる場合もあり得る。この場合、接合材ＢＤは、焼結金属（金属粒子の焼結体）からなり、接合材ＢＤ１に含まれていた金属粒子が銀（Ａｇ）粒子であれば、接合材ＢＤを構成する焼結金属は、焼結銀（焼結Ａｇ）である。この場合、焼結金属（好ましくは焼結銀）からなる接合材ＢＤ中には、樹脂材料はほとんど残存していないが、焼結金属の内部には多数の隙間が存在しているため、モールド工程で封止部ＭＲを形成した際に、焼結金属からなる接合材ＢＤ中の隙間に封止部ＭＲを構成する樹脂材料が侵入することができる。このため、焼結金属（好ましくは焼結銀）からなる接合材ＢＤと封止部ＭＲとの密着性は、比較的高くなり、具体的には、第２検討例の半導体装置ＰＫＧ２０１におけるめっき層ＰＬ２０１と封止部ＭＲと密着性よりも高くなり、また、接合材ＢＤとして半田を用いた場合のその半田と封止部ＭＲとの密着性よりも高くなる。このため、本実施の形態および後述に変形例は、接合材ＢＤが、焼結金属（好ましくは焼結銀）からなる場合に適用しても、その効果は極めて大きくなる。
このため、接合材ＢＤが、導電性材料（好ましくは銀粒子のような金属粒子）と樹脂材料とを含有する導電性接合材からなる場合と、接合材ＢＤが焼結金属（好ましくは焼結銀）からなる場合とが、接合材ＢＤと封止部ＭＲとの密着性が高くなるため、好ましい。従って、接合材ＢＤ１としては、導電性材料（好ましくは銀粒子のような金属粒子）と樹脂材料とを含有する導電性接合材を用いれば、接合材ＢＤと封止部ＭＲとの密着性が高くなるため、好ましいと言える。
なお、ダイボンディングで半田を用いた場合は、その半田は、一端溶融した後に固化される。このため、半田は、焼結金属には該当しない。また、半田は、導電性材料と樹脂材料とを含有する導電性接合材にも該当しない。溶融後に固化した半田は、焼結体が有するような隙間は形成されず、また、樹脂材料も含んでいないため、半田と樹脂封止部との密着性は、焼結金属と樹脂封止部との密着性や、導電性材料および樹脂材料を含有する導電性接合材と樹脂封止部との密着性よりも、低くなる。このため、本実施の形態および後述の変形例では、接合材ＢＤとしては、半田ではなく、上述のように、導電性材料（好ましくは銀粒子のような金属粒子）と樹脂材料とを含有する導電性接合材か、あるいは、焼結金属（好ましくは焼結銀）を採用することが好ましい。
また、ダイパッドＤＰの下面ＤＰｂは、封止部ＭＲの下面ＭＲｂから露出する場合と、露出しない場合とがあり得る。ダイパッドＤＰの下面ＤＰｂが封止部ＭＲの下面ＭＲｂから露出する場合は、半導体チップＣＰからダイパッドＤＰに伝導された熱を、封止部ＭＲの下面ＭＲｂから露出するダイパッドＤＰの下面ＤＰｂから、半導体装置ＰＫＧの外部に放熱することができる。このため、ダイパッドＤＰの下面ＤＰｂが封止部ＭＲの下面ＭＲｂから露出させた半導体装置においては、半導体チップＣＰからダイパッドＤＰへの熱伝導経路の熱抵抗をできるだけ低くすることが重要であり、それによって、半導体チップＣＰで生じた熱をダイパッドＤＰを経由して半導体装置の外部に効率的に放熱することができるようになり、半導体装置の放熱特性を向上させることができる。このため、めっき層ＰＬ１を設けたことで半導体チップＣＰからダイパッドＤＰへの熱伝導経路の熱抵抗を抑制することができる本実施の形態および後述の変形例は、ダイパッドＤＰの下面ＤＰｂが封止部ＭＲの下面ＭＲｂから露出する場合に適用すれば、その効果は極めて大きい。
上述したように、めっき層ＰＬ１の平面寸法（平面積）を半導体チップＣＰの平面寸法（平面積）よりも小さくし、めっき層ＰＬ１が半導体チップＣＰに平面視において内包されるようにすることが好ましく、これにより、めっき層ＰＬ１全体が接合材ＢＤで覆われた構造を的確に得ることができる。しかしながら、めっき層ＰＬ１は、半導体チップＣＰからダイパッドＤＰへの熱伝導経路の熱抵抗を抑制するために設けている。このため、めっき層ＰＬ１の平面寸法（平面積）を小さくし過ぎると、めっき層ＰＬ１を設けたことで半導体チップＣＰからダイパッドＤＰへの熱伝導経路の熱抵抗を抑制する効果は、小さくなってしまう。このため、めっき層ＰＬ１の平面寸法（平面積）は、ある程度大きくすることが望ましく、具体的には、めっき層ＰＬ１の面積は、半導体チップＣＰの面積の７０％以上であることが好ましい。これにより、半導体チップＣＰとめっき層ＰＬ１とが平面視において重なる面積をある程度確保することができるため、めっき層ＰＬ１を設けたことによる半導体チップＣＰからダイパッドＤＰへの熱伝導経路の熱抵抗を抑制する効果を、的確に得ることができる。
また、半導体チップＣＰにおいて熱が発生するのは、半導体チップＣＰにおける回路形成領域ＣＣである。ここで、回路形成領域ＣＣは、半導体チップＣＰにおいて、種々の回路（半導体集積回路）が形成されている領域に対応している。半導体チップＣＰの回路形成領域ＣＣには、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されている。このため、半導体チップＣＰにおける回路形成領域ＣＣで発生した熱を、接合材ＢＤおよびめっき層ＰＬ１を経由してダイパッドＤＰに伝導しやすくすることが望ましい。この観点で、平面視において、半導体チップＣＰにおける回路形成領域ＣＣは、めっき層ＰＬ１に内包されていることが好ましい。これにより、半導体チップＣＰにおける回路形成領域ＣＣの直下に、接合材ＢＤとめっき層ＰＬ１との積層構造が存在することになるため、半導体チップＣＰの回路形成領域ＣＣで発生した熱を、接合材ＢＤおよびめっき層ＰＬ１を経由してダイパッドＤＰに効率的に伝導させることができ、半導体チップＣＰからダイパッドＤＰへの放熱効率を効率的に向上させることができるようになる。従って、めっき層ＰＬ１の平面寸法（平面積）を、半導体チップＣＰの平面寸法（平面積）よりも小さく、かつ、半導体チップＣＰにおける回路形成領域ＣＣの平面寸法（平面積）よりも大きくして、平面視において、めっき層ＰＬ１が半導体チップＣＰに内包され、かつ、半導体チップＣＰの回路形成領域ＣＣがめっき層ＰＬ１に内包されるようにすることが、より好ましい。これにより、めっき層ＰＬ１全体が接合材ＢＤで覆われた構造を的確に得ることができるとともに、半導体チップＣＰからダイパッドＤＰへの放熱効率を効率的に向上させることができる。
また、ダイボンディング工程では、半導体チップＣＰの搭載位置が、設計位置よりも若干ずれてしまう場合もあり得るが、そのような場合でも、搭載された半導体チップＣＰがめっき層ＰＬ１を平面視において内包するようにしておけば、より好ましい。すなわち、ダイボンディング時の半導体チップＣＰの位置ずれに対するマージンをある程度確保して、めっき層ＰＬ１を設計しておくことが、より好ましい。この観点で、平面視において、半導体チップＣＰの外周（外周を構成する辺）とめっき層ＰＬ１の外周（外周を構成する辺）との間の間隔Ｋ１は、０．１ｍｍ程度かそれ以上に設定しておくことがより好ましい（すなわちＫ１≧０．１ｍｍ）。言い換えると、平面視において、めっき層ＰＬ１の外周縁部は半導体チップＣＰの外周縁部よりも内側にあるが、めっき層ＰＬ１の外周縁部が半導体チップＣＰの外周縁部よりも０．１ｍｍ以上内側にあれば、より好ましい。そうすることで、たとえダイボンディング時に半導体チップＣＰの位置ずれが生じた場合でも、搭載した半導体チップＣＰがめっき層ＰＬ１を平面視において内包しやすくなる。これにより、ダイボンディング工程の管理が容易になり、半導体装置の製造工程を行いやすくなる。また、半導体装置の製造歩留まりを向上させることができる。なお、間隔Ｋ１は、図８に示されている。
また、本実施の形態とは異なり、上記第２検討例のように、めっき層ＰＬ２０１と封止部ＭＲとが接する場合には、めっき層ＰＬ２０１と封止部ＭＲとの界面で剥離が生じてそこを起点として剥離が進行すると、その剥離は半導体チップＣＰと封止部ＭＲとの界面にまで到達し、半導体チップＣＰと封止部ＭＲとの界面での剥離につながる虞がある。半導体チップＣＰと封止部ＭＲとの界面で剥離が生じることは、半導体チップＣＰへの影響が大きいため、できるだけ防ぐことが、半導体装置（半導体パッケージ）の信頼性向上の点で、重要である。このため、半導体チップＣＰと封止部ＭＲとの界面に連続的に繋がる封止部ＭＲの界面において、封止部ＭＲの密着性が低い箇所ができるだけ生じないようにすることが、半導体チップＣＰと封止部ＭＲとの界面での剥離を的確に防止して半導体装置の信頼性向上を図る上で、極めて重要である。
そこで、本実施の形態では、半導体チップＣＰと封止部ＭＲとの界面に連続的に繋がる封止部ＭＲの界面において、封止部ＭＲの密着性が低い箇所が生じないように、接合材ＢＤと封止部ＭＲとが接触しないようにし、また、接合材ＢＤを工夫し、また、後述の変形例ではダイパッドＤＰを粗面化している。このような工夫により、半導体チップＣＰと封止部ＭＲとの界面に連続的に繋がる封止部ＭＲの界面において、封止部ＭＲの密着性を全体的に向上させることができるため、半導体チップＣＰと封止部ＭＲとの界面での剥離につながるような封止部ＭＲの剥離を的確に防止でき、半導体装置の信頼性を的確に向上させることができる。
また、ダイパッドＤＰの下面ＤＰｂが封止部ＭＲの下面ＭＲｂから露出する場合には、ダイパッドＤＰと封止部ＭＲとの界面が封止部ＭＲの下面ＭＲｂで露出することになる。この場合、封止部ＭＲの下面ＭＲｂで露出する、ダイパッドＤＰと封止部ＭＲとの界面から、水分が侵入して半導体チップＣＰにまで伝達されてしまうことを防ぐために、半導体チップＣＰと封止部ＭＲとの界面での剥離につながるような封止部ＭＲの剥離を防ぐことは、極めて重要になる。この点でも、本実施の形態および以下の変形例は、ダイパッドＤＰの下面ＤＰｂが封止部ＭＲの下面ＭＲｂから露出する場合に適用すれば、その効果は極めて大きい。
＜変形例について＞
封止部ＭＲの密着性が相対的に低い箇所があれば、その箇所が起点となって封止部ＭＲの剥離が進行する虞がある。このため、封止部ＭＲの剥離を防ぐには、封止部ＭＲの密着性が相対的に低い箇所があれば、それに対して対策を施すことが有効である。本実施の形態では、めっき層ＰＬ１全体を接合材ＢＤで覆うことで、めっき層ＰＬ１と封止部ＭＲとが接触しないようにしているため、めっき層ＰＬ１と封止部ＭＲとの密着性を気にする必要はない。また、上述のように、接合材ＢＤとして、導電性材料（好ましくは銀粒子のような金属粒子）と樹脂材料とを含有する導電性接合材を用いるか、あるいは、焼結金属（好ましくは焼結銀）を用いることにより、接合材ＢＤと封止部ＭＲとの密着性を高くすることができる。このため、封止部ＭＲの剥離を防ぐためのめっき層ＰＬ１と接合材ＢＤとに対する対策は施されている。従って、めっき層ＰＬ１が形成されていない領域のダイパッドＤＰの表面と封止部ＭＲとの密着性を向上できれば、封止部ＭＲの剥離を防ぐ効果は、更に高まることになる。
そこで、めっき層ＰＬ１が形成されていない領域のダイパッドＤＰの表面と封止部ＭＲとの密着性を向上する対策を施した変形例の半導体装置ＰＫＧ（ＰＫＧ１）について、図２５を参照して以下に説明する。
図２５は、本実施の形態の半導体装置ＰＫＧの変形例を示す断面図であり、上記図７に対応するものである。図２５では、ダイパッドＤＰおよびリードＬＤにおいて、粗面化された領域を、細かい凹凸で模式的に示してある。図２５に示される変形例の半導体装置ＰＫＧを、以下では、符号ＰＫＧ１を付して半導体装置ＰＫＧ１と称することとする。
図２５に示される変形例の半導体装置ＰＫＧ１は、以下の点が、上記図１〜図８の半導体装置ＰＫＧと相違している。
すなわち、図２５に示される変形例の半導体装置ＰＫＧに１おいては、封止部ＭＲに接する部分のダイパッドＤＰの表面に、粗面化処理が施されている。また、図２５に示される変形例の半導体装置ＰＫＧ１においては、封止部ＭＲに接する部分のリードＬＤの表面に、粗面化処理が施されている。すなわち、ダイパッドＤＰの表面（上面および側面）と、リードＬＤのインナリード部の表面（上面、側面および下面）とに、粗面化処理が施されている。他の構成は、図２５に示される変形例の半導体装置ＰＫＧ１も、上記図１〜図８の半導体装置ＰＫＧとほぼ同様であるので、ここではその繰り返しの説明は省略する。
図２５に示される変形例の半導体装置ＰＫＧ１を製造する場合は、次のようにして、リードフレームＬＦを準備することができる。
すなわち、金属板（銅板または銅合金板）を加工してリードフレームＬＦを作製した後、リードフレームＬＦのダイパッドＤＰの上面のめっき層ＰＬ１と、リードフレームＬＦのリードＬＤのインナリード部の上面のめっき層ＰＬ２とを、めっき法（好ましくは電解めっき法）を用いて形成し、その後、リードフレームＬＦに対して粗面化処理を施す。これにより、粗面化処理が施され、かつ、めっき層ＰＬ１，ＰＬ２が形成されたリードフレームＬＦが準備される。
あるいは、金属板（銅板または銅合金板）を加工してリードフレームＬＦを作製した後、リードフレームＬＦに対して粗面化処理を施し、その後、リードフレームＬＦのダイパッドＤＰの上面のめっき層ＰＬ１と、リードフレームＬＦのリードＬＤのインナリード部の上面のめっき層ＰＬ２とを、めっき法（好ましくは電解めっき法）を用いて形成する。これにより、粗面化処理が施され、かつ、めっき層ＰＬ１，ＰＬ２が形成されたリードフレームＬＦが準備される。
粗面化処理は、対象物（対象面）の表面粗さを粗くする処理であり、例えばエッチングを用いて行うことができる。なお、表面粗さの程度を表す指標としては、算術平均粗さ（Ｒａ）などがある。本実施の形態および変形例でも、算術平均粗さ（Ｒａ）を表面粗さの程度を表す指標として好適に用いることができる。
めっき層ＰＬ１，ＰＬ２形成工程（めっき工程）と、粗面化処理工程とは、どちらが先でも良い。めっき層ＰＬ１，ＰＬ２形成工程（めっき工程）の後に、粗面化処理工程を行った場合は、めっき層ＰＬ１の直下のダイパッドＤＰの上面は、粗面化処理されておらず、また、めっき層ＰＬ２の直下のリードＬＤ（インナリード部）の上面も、粗面化処理されていない。
めっき層ＰＬ１，ＰＬ２形成工程（めっき工程）の後に、粗面化処理工程を行った場合は、粗面化処理に使用する薬液（例えばエッチング液）にめっき層ＰＬ１，ＰＬ２がさらされることになるが、銅を主成分とする金属材料からなるリードフレームＬＦに比べて、銀（Ａｇ）、金（Ａｕ）または白金（Ｐｔ）からなるめっき層ＰＬ１，ＰＬ２は、その薬液によってエッチングされにくい。このため、めっき層ＰＬ１，ＰＬ２は、粗面化処理の影響をほとんど受けず、めっき層ＰＬ１で覆われていない領域のダイパッドＤＰの表面と、めっき層ＰＬ２で覆われていない領域のリードＬＤのインナリード部の表面とが、選択的に粗面化されることになる。めっき層ＰＬ１，ＰＬ２は、粗面化処理の影響をほとんど受けずに済むため、後でめっき層ＰＬ２にワイヤを接続する際に、不都合は生じないで済む。
一方、粗面化処理工程の後に、めっき層ＰＬ１，ＰＬ２形成工程（めっき工程）を行った場合は、めっき層ＰＬ１の直下のダイパッドＤＰの上面も、粗面化処理されており、また、めっき層ＰＬ２の直下のリードＬＤ（インナリード部）の上面も、粗面化処理されている。粗面化処理工程の後にめっき層ＰＬ１，ＰＬ２を形成した場合は、粗面化された面上にめっき層ＰＬ１，ＰＬ２が形成されることになるが、その場合でも、めっき法で形成されためっき層ＰＬ１，ＰＬ２の表面の平坦度はある程度高い。このため、後でめっき層ＰＬ２にワイヤを接続する際に、不都合は生じないで済む。
図２５に示される変形例の半導体装置ＰＫＧ１を製造する場合は、ステップＳ１で準備されたリードフレームＬＦにおいて、ダイパッドＤＰのうち、封止部ＭＲで覆われる予定の領域は、粗面化されている。また、ステップＳ１で準備されたリードフレームＬＦにおいて、リードＬＤのうち、封止部ＭＲで覆われる予定の領域は、粗面化されている。ステップＳ１で準備されたリードフレームＬＦにおいて、ダイパッドＤＰおよびリードＬＤのそれぞれにおいて、封止部ＭＲで覆われずに露出される予定の領域は、粗面化されていないことが好ましい。
リードフレームＬＦに粗面化処理を施したこと以外は、半導体装置の製造工程は、図２５に示される変形例の半導体装置ＰＫＧ１の場合も、上記図９〜図１８を参照して説明した製造工程とほぼ同様であるので、ここではその繰り返しの説明は省略する。
ダイパッドＤＰの封止部ＭＲに接する面は、粗面化されずにある程度平坦な表面を有する場合よりも、粗面化されて粗い表面を有する場合の方が、封止部ＭＲとの密着性が高くなる。リードＬＤについても、同様である。
図２５に示される変形例の半導体装置ＰＫＧ１においては、ダイパッドＤＰの封止部ＭＲと接触する領域は、粗面化されている。具体的には、ダイパッドＤＰの側面全体と、ダイパッドＤＰの上面ＤＰａのうちのめっき層ＰＬ１が形成されていない領域とは、粗面化されている。これにより、ダイパッドＤＰと封止部ＭＲとが接する領域において、ダイパッドＤＰと封止部ＭＲとの密着性を向上させることができる。このため、封止部ＭＲの剥離を防ぐ効果を、更に高めることができる。なお、めっき層ＰＬ１で覆われている領域のダイパッドＤＰの上面ＤＰａは、封止部ＭＲとは接しないため、粗面化されていても、粗面化されていなくともよい。
また、図２５に示される変形例の半導体装置ＰＫＧ１においては、リードＬＤの封止部ＭＲと接触する領域は、粗面化されている。具体的には、リードＬＤのインナリード部の上面と側面と下面とは、粗面化されている。これにより、リードＬＤと封止部ＭＲとの密着性を向上させることができる。なお、めっき層ＰＬ２で覆われている領域のリードＬＤ（インナリード部）の上面は、封止部ＭＲとは接しないため、粗面化されていても、粗面化されていなくともよい。
また、リードＬＤのアウタリード部は、粗面化しないことが好ましい。なぜなら、リードフレームＬＦにおいて、リードＬＤのアウタリード部も粗面化してしまうと、モールド工程で封止部ＭＲを形成した際に、リードフレームＬＦのリードＬＤのアウタリード部にも樹脂材料が樹脂バリとして付着してしまい、その樹脂バリを除去しにくくなるからである。各リードＬＤにおいて、インナリード部は粗面化するが、アウタリード部は粗面化しないことで、リードＬＤのインナリード部と封止部ＭＲとの密着性を高めることができるとともに、リードＬＤのアウタリード部に樹脂バリが残るのを防止しやすくなる。
また、ダイパッドＤＰにおいて、封止部ＭＲを形成すると封止部ＭＲに接する部分は、粗面化することが好ましいが、封止部ＭＲを形成しても封止部ＭＲで覆われずに露出される部分は、粗面化しないことが好ましい。すなわち、図２５の変形例の半導体装置ＰＫＧ１のように、ダイパッドＤＰの下面ＤＰｂを封止部ＭＲの下面ＭＲｂから露出させた場合は、ダイパッドＤＰの下面ＤＰｂは、粗面化しないことが好ましい。なぜなら、リードフレームＬＦのダイパッドＤＰにおいて、封止部ＭＲを形成しても封止部ＭＲで覆われずに露出される部分（ここではダイパッドＤＰの下面ＤＰｂ）も粗面化してしまうと、そこに、封止部ＭＲを形成した際の樹脂バリが付着してしまい、その樹脂バリを除去しにくくなるからである。このため、ダイパッドＤＰにおいて、封止部ＭＲを形成すると封止部ＭＲで覆われる部分は粗面化するが、封止部ＭＲで覆われずに露出される部分（ここではダイパッドＤＰの下面ＤＰｂ）は粗面化しないことで、ダイパッドＤＰと封止部ＭＲとの密着性を高めることができるとともに、ダイパッドＤＰの露出面（ここではダイパッドＤＰの下面ＤＰｂ）に樹脂バリが残るのを防止しやすくなる。
また、ダイパッドＤＰの下面ＤＰｂが封止部ＭＲで覆われて露出されない場合は、ダイパッドＤＰの下面ＤＰｂにも粗面化処理を施すことが好ましく、これにより、ダイパッドＤＰの下面ＤＰｂと封止部ＭＲとの密着性を向上させることができる。
ダイパッドＤＰおよびリードＬＤにおいて、粗面化された領域は、粗面化されていない領域よりも、表面粗さが粗くなっている。
このため、変形例の半導体装置ＰＫＧ１においては、ダイパッドＤＰの上面ＤＰａのうち、めっき層ＰＬ１が形成されていない領域の表面粗さは、リードＬＤのうち、封止部ＭＲから露出する領域（アウタリード部）の表面粗さよりも粗くなっている。また、ダイパッドＤＰの側面の表面粗さは、リードＬＤのうち、封止部ＭＲから露出する領域（アウタリード部）の表面粗さよりも粗くなっている。これにより、ダイパッドＤＰと封止部ＭＲとの密着性を向上させることができるとともに、リードＬＤのアウタリード部に樹脂バリが残るのを防止しやすくなる。また、リードＬＤのうち、封止部ＭＲで覆われた領域（インナリード部）の表面粗さは、リードＬＤのうち、封止部ＭＲから露出する領域（アウタリード部）の表面粗さよりも粗くなっている。これにより、リードＬＤと封止部ＭＲとの密着性を向上させることができるとともに、リードＬＤのアウタリード部に樹脂バリが残るのを防止しやすくなる。
なお、リードＬＤのうち、封止部ＭＲから露出する領域（アウタリード部）の表面上に、めっき層（外装めっき層）を形成する場合もある。この場合、リードＬＤのうち、封止部ＭＲから露出する領域（アウタリード部）の表面粗さは、外装めっき層の表面粗さではなく、外装めっき層の下地のリードＬＤ（銅を主成分とするリードＬＤ）自身の表面粗さである。
また、上述のように、ダイパッドＤＰの下面ＤＰｂが封止部ＭＲの下面ＭＲｂから露出している場合は、ダイパッドＤＰの下面ＤＰｂには粗面化処理を施さないことが好ましい。そうした場合は、ダイパッドＤＰの上面ＤＰａのうち、めっき層ＰＬ１が形成されていない領域の表面粗さと、ダイパッドＤＰの側面の表面粗さとは、ダイパッドＤＰの下面ＤＰｂの表面粗さよりも粗くなる。これにより、ダイパッドＤＰと封止部ＭＲとの密着性を向上させることができるとともに、ダイパッドＤＰの下面ＤＰｂに樹脂バリが残るのを防止しやすくなる。また、リードＬＤのうち、封止部ＭＲで覆われた領域（インナリード部）の表面粗さは、ダイパッドＤＰの下面ＤＰｂの表面粗さよりも粗くなる。これにより、リードＬＤと封止部ＭＲとの密着性を向上させることができるとともに、ダイパッドＤＰの下面ＤＰｂに樹脂バリが残るのを防止しやすくなる。
また、めっき層ＰＬ１，ＰＬ２は、めっき法で形成しているため、表面の平坦性は高い。このため、ダイパッドＤＰの上面のうち、めっき層ＰＬ１が形成されていない領域の表面粗さは、めっき層ＰＬ１（の上面）の表面粗さよりも粗くなっており、これは、図２５の変形例の半導体装置ＰＫＧ１と、上記図１〜図８の半導体装置ＰＫＧとで、共通である。しかしながら、図２５の変形例の半導体装置ＰＫＧ１の場合は粗面化処理を施している分、ダイパッドＤＰの上面におけるめっき層ＰＬ１が形成されていない領域の表面粗さと、めっき層ＰＬ１の表面粗さとの差は、図２５の変形例の半導体装置ＰＫＧ１の方が、上記図１〜図８の半導体装置ＰＫＧよりも、大きくなる。
本実施の形態の半導体装置ＰＫＧの更なる変形例について、図２６および図２７を参照して以下に説明する。
図２６は、本実施の形態の半導体装置ＰＫＧの更なる変形例を示す断面図であり、上記図７に対応するものである。図２６に示される変形例の半導体装置ＰＫＧを、以下では、符号ＰＫＧ２を付して半導体装置ＰＫＧ２と称することとする。図２７は、図２６の半導体装置ＰＫＧ２の一部を拡大した平面透視図（部分拡大平面透視図）であり、上記図８に対応するものである。図２７では、半導体装置ＰＫＧ２におけるダイパッドＤＰ付近を拡大して示してある。なお、上記図８と同様に、図２７では、ダイパッドＤＰの上面上に搭載されている半導体チップＣＰの位置（外周位置）を実線で示し、ダイパッドＤＰの上面ＤＰａに形成されているめっき層ＰＬ１ａの位置（外周位置）を二点鎖線で示し、接合材ＢＤａの位置（外周位置）を一点鎖線で示し、半導体チップＣＰにおける回路形成領域ＣＣを点線で示してある。
図２６および図２７に示される変形例の半導体装置ＰＫＧ２が、上記図１〜図８の半導体装置ＰＫＧと相違しているのは、めっき層ＰＬ１ａの平面寸法と半導体チップＣＰの平面寸法との関係である。
すなわち、図２６および図２７に示される変形例の半導体装置ＰＫＧ２においては、ダイパッドＤＰの上面ＤＰａに、上記めっき層ＰＬ１に相当するめっき層ＰＬ１ａが形成されている。そして、ダイパッドＤＰの上面ＤＰａのめっき層ＰＬ１ａ上に、上記接合材ＢＤに相当する接合材ＢＤａを介して、半導体チップＣＰが搭載されている。めっき層ＰＬ１ａは、平面寸法（平面積）以外は上記めっき層ＰＬ１と同様であり、接合材ＢＤａは、平面寸法（平面積）以外は上記接合材ＢＤと同様である。
上記図１〜図８の半導体装置ＰＫＧにおいては、めっき層ＰＬ１の平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも小さく、平面視において、めっき層ＰＬ１は半導体チップＣＰに内包されている。それに対して、図２６および図２７に示される変形例の半導体装置ＰＫＧ２においては、めっき層ＰＬ１ａの平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも大きく、平面視において、半導体チップＣＰがめっき層ＰＬ１に内包されている。
つまり、上記図１〜図８の半導体装置ＰＫＧのめっき層ＰＬ１よりも、図２６および図２７に示される変形例の半導体装置ＰＫＧ２のめっき層ＰＬ１ａの方が、平面寸法（平面積）が大きくなっている。そして、上記図１〜図８の半導体装置ＰＫＧの場合は、平面視において、半導体チップＣＰがめっき層ＰＬ１を内包しているのに対して、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合は、平面視において、めっき層ＰＬ１ａが半導体チップＣＰを内包している。
但し、めっき層（ＰＬ１，ＰＬ１ａ）が封止部ＭＲと接触しないように接合材（ＢＤ，ＢＤａ）で覆われている点は、上記図１〜図８の半導体装置ＰＫＧと図２６および図２７に示される変形例の半導体装置ＰＫＧ２とで共通である。
このため、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合も、平面視においてめっき層ＰＬ１ａが接合材ＢＤａに内包され、めっき層ＰＬ１ａ全体が接合材ＢＤａで覆われており、それによって、めっき層ＰＬ１ａが封止部ＭＲと接触しないようになっている。
図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合も、ダイパッドＤＰの上面ＤＰａに形成されためっき層ＰＬ１ａ全体が接合材ＢＤａで覆われているため、めっき層ＰＬ１ａと封止部ＭＲとが接触している箇所は、生じずに済む。めっき層ＰＬ１ａと封止部ＭＲとが接触している箇所があると、そこが封止部ＭＲの剥離の起点になり得るが、ダイパッドＤＰの上面ＤＰａに形成されためっき層ＰＬ１ａ全体が接合材ＢＤａで覆われていることで、めっき層ＰＬ１ａと封止部ＭＲとが接触しないですむため、めっき層ＰＬ１ａと封止部ＭＲとの接触箇所を起点として封止部ＭＲの剥離が進行する現象を防ぐことができる。このため、上記図２０〜図２４の第２検討例よりも、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の方が、封止部ＭＲの剥離を抑制または防止でき、半導体装置の信頼性を向上させることができる。
但し、図２６および図２７に示される変形例の半導体装置ＰＫＧ２よりも、上記図１〜図８の半導体装置ＰＫＧの方が、以下の点で有利である。
すなわち、図２６および図２７に示される変形例の半導体装置ＰＫＧ２よりも、上記図１〜図８の半導体装置ＰＫＧの方が、めっき層（ＰＬ１，ＰＬ１ａ）全体が接合材（ＢＤ，ＢＤａ）で覆われた構造、すなわち、めっき層（ＰＬ１，ＰＬ１ａ）と封止部ＭＲとが接触しない構造、を得やすい。
ダイボンディング工程では、硬化前の接合材（ＢＤ１）が半導体チップＣＰの裏面で押し拡げられるため、接合材（ＢＤ１）を硬化させた後は、半導体チップＣＰの裏面全体の下方に硬化した接合材ＢＤが存在した状態になる。このため、上記図１〜図８の半導体装置ＰＫＧの場合のように、めっき層ＰＬ１の平面寸法を半導体チップＣＰの平面寸法よりも小さくしておき、めっき層ＰＬ１が半導体チップＣＰに平面視において内包されるようにしておけば、必然的に、めっき層ＰＬ１全体が接合材ＢＤで覆われることになり、めっき層ＰＬ１が封止部ＭＲと接触するのを容易かつ的確に防ぐことができる。
一方、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合は、ダイボンディング工程で硬化前の接合材（ＢＤ１）を半導体チップＣＰの裏面で押し拡げるだけでは、めっき層ＰＬ１ａを接合材（ＢＤ１）で完全に覆うには十分ではない。このため、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合は、ダイボンディング用の接合材（ＢＤ１）をダイパッドＤＰ（めっき層ＰＬ１ａ）上に供給（塗布）する工程を工夫して、めっき層ＰＬ１ａが完全に接合材ＢＤａで覆われるようにする必要がある。例えば、ダイパッドＤＰの上面ＤＰａ（めっき層ＰＬ１ａ）上に銀（Ａｇ）ペーストのような導電性ペースト型の接合材（ＢＤ１）を供給（塗布）する際に、その銀（Ａｇ）ペーストの供給量（塗布量）を増やしたり、その銀（Ａｇ）ペーストが排出されるノズルの数を増やすなどの工夫を行うことで、めっき層ＰＬ１ａが完全に接合材ＢＤａで覆われるようにする。
このため、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合よりも、平面視においてめっき層ＰＬ１が半導体チップＣＰに内包されている上記図１〜図８の半導体装置ＰＫＧの場合の方が、めっき層ＰＬ１全体が接合材ＢＤで覆われてめっき層ＰＬ１と封止部ＭＲとが接触しない構造を、より容易かつ的確に得ることができる。従って、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合よりも、上記図１〜図８の半導体装置ＰＫＧの場合の方が、半導体装置の信頼性をより向上させることができ、また、半導体装置の製造歩留まりをより向上させることができ、また、半導体装置の製造工程の管理がより容易になる。
また、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合は、ダイパッドＤＰの上面ＤＰａ（めっき層ＰＬ１ａ）上に供給（塗布）する銀（Ａｇ）ペースト（接合材ＢＤ１）の量を増やす必要があることから、半導体装置の製造コストの増加を招いてしまう。このため、半導体装置の製造コストを抑制する観点でも、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合よりも、上記図１〜図８の半導体装置ＰＫＧの場合の方が、有利である。
また、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合は、ダイパッドＤＰの上面ＤＰａ（めっき層ＰＬ１ａ）上に銀（Ａｇ）ペースト（接合材ＢＤ１）を供給（塗布）する際に、その銀（Ａｇ）ペーストが排出されるノズルの数を増やすことが有効であるが、ノズルの数を増やすには、製造装置（銀ペースト塗布装置）の変更が必要になってしまう。それに対して、上記図１〜図８の半導体装置ＰＫＧの場合は、一般的な製造装置（銀ペースト塗布装置）を用いて、ダイパッドＤＰの上面ＤＰａ（めっき層ＰＬ１）上に銀（Ａｇ）ペースト（接合材ＢＤ１）を供給（塗布）することができる。この観点でも、図２６および図２７に示される変形例の半導体装置ＰＫＧ２の場合よりも、上記図１〜図８の半導体装置ＰＫＧの場合の方が、有利である。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＢＤ，ＢＤａ，ＢＤ１，ＢＤ１０１，ＢＤ２０１ 接合材
ＢＷ ワイヤ
ＣＣ 回路形成領域
ＣＰ 半導体チップ
ＤＰ，ＤＰ１０１，ＤＰ２０１ ダイパッド
ＤＰａ 上面
ＤＰｂ 下面
ＬＤ リード
ＬＦ リードフレーム
ＭＲ 封止部
ＭＲａ 上面
ＭＲｂ 下面
ＰＤ パッド電極
ＰＫＧ，ＰＫＧ１，ＰＫＧ１０１，ＰＫＧ２０１ 半導体装置
ＰＬ１，ＰＬ１ａ，ＰＬ２，ＰＬ２０１ めっき層
ＴＬ 吊りリード

Claims (20)

  1. 半導体チップと、
    前記半導体チップを搭載する主面、および前記主面と反対側の裏面を有するチップ搭載部と、
    複数のリードと、
    前記半導体チップ、前記チップ搭載部の少なくとも一部、および前記複数のリードの少なくとも一部、を封止する封止体と、
    を備える半導体装置であって、
    前記チップ搭載部および前記複数のリードは、銅を主成分とする金属材料からなり、
    前記チップ搭載部の前記主面には、めっき層が形成され、
    前記めっき層は、銀めっき層、金めっき層、または白金めっき層からなり、
    前記半導体チップは、前記チップ搭載部の前記主面の前記めっき層上に、第１接合材を介して搭載されており、
    前記めっき層は、前記封止体と接触しないように、前記第１接合材で覆われている、半導体装置。
  2. 請求項１記載の半導体装置において、
    平面視において、前記めっき層は前記半導体チップに内包されている、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記めっき層の面積は、前記半導体チップの面積の７０％以上である、半導体装置。
  4. 請求項２記載の半導体装置において、
    平面視において、前記半導体チップにおける回路形成領域は、前記めっき層に内包されている、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第１接合材は、導電性材料と樹脂材料とを含有する導電性接合材からなる、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１接合材は、焼結金属からなる、半導体装置。
  7. 請求項１記載の半導体装置において、
    前記チップ搭載部の前記裏面は、前記封止体から露出されている、半導体装置。
  8. 請求項１記載の半導体装置において、
    前記半導体チップの複数のパッド電極と前記複数のリードとを電気的に接続する複数のワイヤを更に有し、
    前記封止体は、前記複数のワイヤを封止している、半導体装置。
  9. 請求項１記載の半導体装置において、
    前記チップ搭載部の前記主面のうち、前記めっき層が形成されていない第１領域の表面粗さは、前記めっき層の表面粗さよりも粗い、半導体装置。
  10. 請求項９記載の半導体装置において、
    前記チップ搭載部の前記主面のうち、前記めっき層が形成されていない前記第１領域の表面粗さは、前記複数のリードのうち、前記封止体から露出する第２領域の表面粗さよりも粗い、半導体装置。
  11. 請求項１記載の半導体装置において、
    前記チップ搭載部の前記封止体接する領域は、粗面化されている、半導体装置。
  12. 請求項１記載の半導体装置において、
    前記めっき層は銀めっき層である、半導体装置。
  13. （ａ）めっき層が形成された主面を有するチップ搭載部と、複数のリードと、を有するリードフレームを準備する工程、
    （ｂ）前記リードフレームの前記チップ搭載部の前記主面の前記めっき層上に、接合材を介して半導体チップを搭載する工程、
    （ｃ）前記接合材を硬化させる工程、
    （ｄ）前記半導体チップと前記チップ搭載部の少なくとも一部と前記複数のリードの少なくとも一部とを封止する封止体を形成する工程、
    を有する半導体装置の製造方法であって、
    前記（ａ）工程で準備された前記リードフレームは、銅を主成分とする金属材料からなり、
    前記めっき層は、銀めっき層、金めっき層、または白金めっき層からなり、
    前記（ｂ）工程では、前記接合材は導電性材料と樹脂材料とを含有しており、前記半導体チップを搭載すると、前記めっき層は、前記めっき層が露出しないように、前記接合材で覆われる、半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記（ｂ）工程後で、前記（ｃ）工程前に、
    （ｂ１）前記半導体チップの複数のパッド電極と前記複数のリードとを複数のワイヤを介して電気的に接続する工程、
    を更に有し、
    前記封止体は、前記複数のワイヤも封止する、半導体装置の製造方法。
  15. 請求項１３記載の半導体装置の製造方法において、
    前記（ｂ）工程で搭載された前記半導体チップは、平面視において、前記めっき層を内包している、半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法において、
    前記めっき層の面積は、前記半導体チップの面積の７０％以上である、半導体装置の製造方法。
  17. 請求項１３記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記接合材は、前記導電性材料として複数の銀粒子を含有している、半導体装置の製造方法。
  18. 請求項１３記載の半導体装置の製造方法において、
    前記チップ搭載部の前記主面とは反対側の裏面は、前記封止体から露出される、半導体装置の製造方法。
  19. 請求項１３記載の半導体装置の製造方法において、
    前記めっき層は、銀めっき層である、半導体装置の製造方法。
  20. 請求項１３記載の半導体装置の製造方法において、
    前記（ａ）工程で準備された前記リードフレームにおいて、前記チップ搭載部のうち、前記封止体で覆われる予定領域は、粗面化されている、半導体装置の製造方法。
JP2016229032A 2016-11-25 2016-11-25 半導体装置 Active JP6961337B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016229032A JP6961337B2 (ja) 2016-11-25 2016-11-25 半導体装置
US15/715,544 US10522446B2 (en) 2016-11-25 2017-09-26 Semiconductor device and manufacturing method of the same
CN201711058025.7A CN108109927B (zh) 2016-11-25 2017-11-01 半导体器件及其制造方法
HK18111608.1A HK1252326A1 (zh) 2016-11-25 2018-09-10 半導體器件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016229032A JP6961337B2 (ja) 2016-11-25 2016-11-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2018085480A true JP2018085480A (ja) 2018-05-31
JP6961337B2 JP6961337B2 (ja) 2021-11-05

Family

ID=62191066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016229032A Active JP6961337B2 (ja) 2016-11-25 2016-11-25 半導体装置

Country Status (4)

Country Link
US (1) US10522446B2 (ja)
JP (1) JP6961337B2 (ja)
CN (1) CN108109927B (ja)
HK (1) HK1252326A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012958A1 (ja) * 2018-07-12 2020-01-16 ローム株式会社 半導体素子および半導体装置
WO2020240866A1 (ja) * 2019-05-31 2020-12-03 Ｊｘ金属株式会社 半導体デバイス
WO2021182047A1 (ja) * 2020-03-11 2021-09-16 ローム株式会社 半導体装置
WO2022196278A1 (ja) * 2021-03-17 2022-09-22 ローム株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
US10763195B2 (en) * 2018-03-23 2020-09-01 Stmicroelectronics S.R.L. Leadframe package using selectively pre-plated leadframe
JP7506564B2 (ja) * 2020-09-10 2024-06-26 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
JP2011171770A (ja) * 2011-06-06 2011-09-01 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846116A (ja) 1994-07-28 1996-02-16 Mitsubishi Denki Metetsukusu Kk リードフレーム及びその製造方法
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2010171271A (ja) * 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
WO2011010659A1 (ja) * 2009-07-21 2011-01-27 日亜化学工業株式会社 導電性材料の製造方法、その方法により得られた導電性材料、その導電性材料を含む電子機器、および発光装置
KR101678054B1 (ko) * 2010-06-28 2016-11-22 삼성전자 주식회사 반도체 패키지 및 그 반도체 패키지 제조방법
JP5863174B2 (ja) * 2012-03-01 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP5975911B2 (ja) 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
JP2011171770A (ja) * 2011-06-06 2011-09-01 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012958A1 (ja) * 2018-07-12 2020-01-16 ローム株式会社 半導体素子および半導体装置
CN112385047A (zh) * 2018-07-12 2021-02-19 罗姆股份有限公司 半导体元件和半导体装置
JPWO2020012958A1 (ja) * 2018-07-12 2021-08-02 ローム株式会社 半導体素子および半導体装置
US11658093B2 (en) 2018-07-12 2023-05-23 Rohm Co., Ltd. Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
JP7280261B2 (ja) 2018-07-12 2023-05-23 ローム株式会社 半導体素子および半導体装置
CN112385047B (zh) * 2018-07-12 2023-11-07 罗姆股份有限公司 半导体元件和半导体装置
WO2020240866A1 (ja) * 2019-05-31 2020-12-03 Ｊｘ金属株式会社 半導体デバイス
WO2021182047A1 (ja) * 2020-03-11 2021-09-16 ローム株式会社 半導体装置
WO2022196278A1 (ja) * 2021-03-17 2022-09-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN108109927A (zh) 2018-06-01
CN108109927B (zh) 2023-01-06
US10522446B2 (en) 2019-12-31
US20180151479A1 (en) 2018-05-31
JP6961337B2 (ja) 2021-11-05
HK1252326A1 (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
JP6961337B2 (ja) 半導体装置
KR101645771B1 (ko) 반도체 장치 및 그 제조 방법
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US10134659B2 (en) Semiconductor device with overlapped lead terminals
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
JP2019040994A (ja) 半導体装置およびその製造方法
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2010062365A (ja) 半導体装置およびその製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
JP7266508B2 (ja) 半導体装置
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP2019102568A (ja) 半導体装置およびその製造方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP6869602B2 (ja) 半導体装置
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2019145625A (ja) 半導体装置
WO2023228898A1 (ja) リードフレーム及びその製造方法
JP3938525B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210802

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211013

R150 Certificate of patent or registration of utility model

Ref document number: 6961337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150