CN108109927A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN108109927A
CN108109927A CN201711058025.7A CN201711058025A CN108109927A CN 108109927 A CN108109927 A CN 108109927A CN 201711058025 A CN201711058025 A CN 201711058025A CN 108109927 A CN108109927 A CN 108109927A
Authority
CN
China
Prior art keywords
coating
semiconductor devices
hermetic unit
die pad
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711058025.7A
Other languages
English (en)
Other versions
CN108109927B (zh
Inventor
锦泽笃志
团野忠敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN108109927A publication Critical patent/CN108109927A/zh
Application granted granted Critical
Publication of CN108109927B publication Critical patent/CN108109927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85469—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

本申请涉及半导体器件及其制造方法。为了提高半导体器件的可靠性，半导体器件包括半导体芯片、裸片焊盘、多个引线和密封部分。裸片焊盘和引线由主要包含铜的金属材料制成。镀层形成在裸片焊盘的顶表面上。镀层由银镀层、金镀层或铂镀层形成。半导体芯片经由接合材料安装在裸片焊盘的顶表面上的镀层上。镀层被接合材料覆盖以不与密封部分接触。

Description

半导体器件及其制造方法
相关申请的交叉引用
这里通过参考并入2016年11月25日提交的日本专利申请No.2016-229032的全部公开内容，包括说明书、附图和摘要。
技术领域
本发明涉及半导体器件及其制造方法，例如可以适用于被封装为包括安装在芯片安装部分上的半导体芯片的半导体器件及其制造方法。
背景技术
半导体封装形式的半导体器件可以通过将半导体芯片安装在裸片焊盘上、经由导线将半导体芯片的焊盘电极电耦合到引线并通过树脂密封来制造。
日本未审查专利申请公开No.2014-179541描述了一种与半导体器件相关的技术，该半导体器件包括安装在裸片焊盘上的SiC芯片并被封装。日本未审查专利申请公开No.Hei 8(2011)-46116描述了一种与用于引线框架的粗糙化处理相关的技术。
发明内容
期望提高如下半导体器件的可靠性，该半导体器件包括安装在芯片安装部分上的半导体芯片并被封装。
其他问题和新颖特征将从本说明书和附图的描述中变得显而易见。
根据实施例，一种半导体器件包括半导体芯片、芯片安装部分、多个引线和密封体。芯片安装部分和引线由主要包含铜的金属材料制成。在芯片安装部分的主表面上形成由银镀层、金镀层或铂镀层形成的镀层。半导体芯片经由第一接合材料安装在芯片安装部分的主表面上的镀层上。镀层被第一接合材料覆盖以不与密封体接触。
根据实施例，可以提高半导体器件的可靠性。
附图说明
图1是根据实施例的半导体器件的顶视图。
图2是根据实施例的半导体器件的底视图。
图3是根据实施例的半导体器件的透视平面图。
图4是根据实施例的半导体器件的透视平面图。
图5是根据实施例的半导体器件的透视平面图。
图6是根据实施例的半导体器件的透视平面图。
图7是根据实施例的半导体器件的横截面图。
图8是根据实施例的半导体器件的部分放大透视平面图。
图9是表示根据实施例的半导体器件的制造工艺的工艺流程图。
图10是用于制造根据实施例的半导体器件的引线框架的平面图。
图11是图10的引线框架的横截面图。
图12是表示裸片接合工艺的平面图。
图13是表示裸片接合工艺的横截面图。
图14是表示导线接合工艺的平面图。
图15是表示导线接合工艺的横截面图。
图16是表示模制工艺的平面图。
图17是表示模制工艺的横截面图。
图18是表示引线形成工艺的横截面图。
图19是根据第一研究例子的半导体器件的横截面图。
图20是根据第二研究例子的半导体器件的横截面图。
图21是根据第二研究例子的半导体器件的透视平面图。
图22是根据第二研究例子的半导体器件的透视平面图。
图23是根据第二研究例子的半导体器件的透视平面图。
图24是根据第二研究例子的半导体器件的透视平面图。
图25是根据修改例子的半导体器件的横截面图。
图26是根据修改例子的半导体器件的横截面图。
图27是图26的半导体器件的部分放大透视平面图。
具体实施方式
为了方便起见，将描述以下实施例，同时如果需要则将其划分为多个部分或实施例。然而，除非另有说明，否则这些不是彼此独立的，而是处于以下关系：一个是另一个的一部分或全部的修改示例、细节、补充说明等。此外，在以下的实施例中，在提及元件数量等(包括数、数值、量、范围等)时，元件的数量不限于特定数量，而是可以是所述特定数量或更多或者是所述特定数量或更少，除非另有规定或者原则上所述数量明显受限于特定数量的情况，或其他情况除外。此外，在以下的实施例中，除非另有说明或者除了在原理上被认为是必要的情况之外，否则构成要素(包括元件步骤等)并不总是必需的，或者其它情况除外。类似地，在以下实施例中，当提及构成元件等的形状、位置关系等时，应理解的是，它们包括基本上类同于或类似于所述形状等的那些形状等，除非另有相反说明，或原理上显然另外考虑，或其他情况除外。这也适用于上述数量和范围。
下面参照附图详细描述实施例。在用于说明实施例的所有附图中，具有相同功能的部件用相同的附图标记标记，并且省略其冗余描述。此外，在下面的实施例中，除非特别需要，否则原则上不重复相同或相似部分的描述。
此外，在用于本实施例的附图中，为了清楚起见，即使在横截面图中也可以省略阴影。此外，为了清楚起见，即使在平面图中也可以添加阴影。
实施例
参照附图说明根据本发明的实施例的半导体器件。
<半导体器件(半导体封装)的结构>
图1是根据本发明实施例的半导体器件PKG的顶视图。图2是半导体器件PKG的底视图(背视图)。图3至图6是半导体器件PKG的透视平面图，图7是其横截面图。图8是半导体器件PKG的一部分的放大透视平面图(局部放大透视平面图)。
图3示出当透过密封部分MR察看时半导体器件PKG的顶表面侧的透视平面图。图4示出了在图3中进一步透过(省略)导线BW察看时半导体器件PKG的顶表面侧的透视平面图。图5示出了在图4中进一步透过(省略)半导体芯片CP察看时半导体器件PKG的顶表面侧的透视平面图。图6示出了在图4中进一步透过(省略)接合材料BD察看时半导体器件PKG的顶表面侧的透视平面图。尽管图6是平面图，但为了简化理解，将阴影添加到形成在裸片焊盘DP的顶表面DPa上的镀层PL1。半导体器件PKG的取向在图1和图3至图6中相同。此外，密封部分MR的外周的位置用虚线示出。半导体器件PKG沿图1至图3中的线A-A的横截面大致对应于图7。图8示出了半导体器件PKG中的裸片焊盘DP及其周围部分，同时对其进行了放大。此外，在图8中，以实线示出了安装在裸片焊盘DP的顶表面DPa上的半导体芯片CP的位置(外周的位置)，用长虚线双短虚线示出形成在裸片焊盘DP的顶表面DPa上的镀层PL1的位置(外周的位置)，用长虚线短虚线示出接合材料BD的位置(外周的位置)，用虚线示出半导体芯片CP中的电路形成区域CC。
图1至图8中的根据本实施例的半导体器件(半导体封装)PKG是树脂密封的半导体封装形式的半导体器件，并且这里是QFP(四方扁平封装)半导体器件。以下参照图1至图8说明半导体器件PKG的配置。
图1至图8中的根据本实施例的半导体器件PKG包括半导体芯片CP、其上安装半导体芯片CP的裸片焊盘DP、均由导体形成的多个引线LD、分别电耦合半导体芯片CP的多个焊盘电极PD和引线LD的多个导线BW以及密封这些部件的密封部分(密封体)MR。
作为树脂密封部分(树脂密封体)的密封部分MR由树脂材料形成，例如热固性树脂材料，并且可以包含填料等。例如，可以使用含有环氧树脂的填料来形成密封部分MR。除了环氧基树脂之外，例如，可以使用添加有酚醛固化剂、硅橡胶、填料等的联苯基热固性树脂作为密封部分MR的材料，以减少应力。
密封部分MR包括作为一个主表面的顶表面MRa、作为与顶表面MRa相对侧的主表面的底表面(背表面)MRb和穿过顶表面MRa和底表面MRb的侧表面MRc1、MRc2、MRc3、MRc4。也就是说，密封部分MR的外观是由顶表面MRa、底表面MRb和侧表面MRc1、MRc2、MRc3和MRc4包围的薄板的形式。在密封部分MR的侧表面MRc1、MRc2、MRc3和MRc4中，侧表面MRc1和MRc3彼此位于相对侧，并且侧表面MRc2和MRc4彼此位于相对侧。侧表面MRc1与侧表面MRc2和MRc4交叉，侧表面MRc3与侧表面MRc2和MRc4相交。
密封部分MR的平面形状，即密封部分MR的顶表面MRa和底表面MRb的平面形状例如是矩形的。该矩形的角部可以是圆化的，或者该矩形的四个角部中的给定的一个角部可以被圆化(倒角部)。
每个引线LD部分地密封在密封部分MR中。每个引线LD的另一部分从密封部分MR的侧表面突出到密封部分MR的外部。在下面的描述中，引线LD的位于密封部分MR内部的部分被称为内引线部分，并且引线LD的位于密封部分MR外部的部分被称为外引线部分。
本实施例的半导体器件PKG具有这样的结构，其中每个引线LD的一部分(外引线部分)从密封部分MR的侧表面突出，将基于该结构进行以下描述。然而，半导体器件的结构不限于此。例如，可以采用如下这样的配置，其中每个引线LD的大部分不从密封部分MR的侧表面突出，并且每个引线LD的一部分暴露在密封部分MR的底表面MRb中(QFN(四方扁平无引线封装)配置)。
裸片焊盘DP是其上安装有半导体芯片CP的芯片安装部分。裸片焊盘DP的平面形状例如是矩形的。裸片焊盘DP包括作为一个主表面的顶表面DPa、作为在与顶表面DPa相反侧的主表面的底表面(背表面)DPb、沿密封部分MR的侧表面MRc1的侧表面、沿着密封部分MR的侧表面MRc2的侧表面、沿着密封部分MR的侧表面MRc3的侧表面和沿着密封部分MR的侧表面MRc4的侧表面。裸片焊盘DP的每个侧表面与顶表面MRa和底表面MRb相交。
尽管裸片焊盘DP被密封在密封部分MR中，但是裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出。裸片焊盘DP的顶表面DPa和侧表面不从密封部分MR露出。图2和图7示出了裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出的情况。然而，在另一个实施例中，可以将裸片焊盘DP形成为不从密封部分MR的底表面MRb露出。在这种情况下，裸片焊盘DP的底表面DPb被密封部分MR覆盖。
裸片焊盘DP和引线LD由导体形成，优选由主要含有铜(Cu)的金属材料形成，并且具体由铜(Cu)或铜合金制成。裸片焊盘DP和引线LD中的每个的铜(Cu)含量优选为约95％或以上。此外，裸片焊盘DP和引线LD优选由相同的材料(金属材料)形成。在这种情况下，可以容易地制造其中裸片焊盘DP和引线LD彼此连结的引线框架，使得可以容易地执行使用引线框架的半导体器件PKG的制造。
包括在半导体器件PKG中的引线LD在平面图中被布置在裸片焊盘DP的周围部分中。因此，包含在半导体器件PKG中的引线LD由以下形成：布置在密封部分MR的侧表面MRc1侧的多个引线LD、布置在密封部分MR的侧表面MRc2侧的多个引线LD、布置在密封部分MR的侧表面MRc3侧的多个引线LD以及布置在密封部分MR的侧表面MRc4侧的多个引线LD。
也就是说，引线LD的内引线部分沿着侧表面MRc1设置(布置)在裸片焊盘DP和密封部分MR的侧表面MRc1之间，并且引线LD的内引线部分沿侧表面MRc2设置(布置)在裸片焊盘DP和密封部分MR的侧表面MRc2之间。此外，引线LD的内引线部分沿着侧表面MRc3设置(布置)在裸片焊盘DP和密封部分MR的侧表面MRc3之间，并且引线LD的内引线部分沿着侧表面MRc4设置(布置)在裸片焊盘DP和密封部分MR的侧表面MRc4之间。
布置在密封部分MR的侧表面MRc1侧的引线LD的每个外引线部分都从密封部分MR的侧表面MRc1突出到密封部分MR的外部。布置在密封部分MR的侧表面MRc2侧的引线LD的每个外引线部分都从密封部分MR的侧表面MRc2突出到密封部分MR的外部。布置在密封部分MR的侧表面MRc3侧的引线LD的每个外引线部分都从密封部分MR的侧表面MRc3突出到密封部分MR的外部。布置在密封部分MR的侧表面MRc4侧的引线LD的每个外引线部分都从密封部分MR的侧表面MRc4突出到密封部分MR的外部。
每个引线LD的外引线部分被弯曲成使得外引线部分的端部附近的底表面位于与密封部分MR的底表面MRb大致相同的平面上。引线LD的外引线部分用作半导体器件PKG的用于外部耦合的端子部分(外部端子)。
在平面形状为矩形的裸片焊盘DP的四个角部部中的每个角部处，与裸片焊盘DP一体地形成悬置引线TL。每个悬置引线TL与裸片焊盘DP一体地由与裸片焊盘DP相同的材料形成。悬置引线TL与裸片焊盘DP的外边缘的四个角部中的每个角部一体地形成，并且在密封部分MR中朝着平面形状为矩形的密封部分MR的四个角部中的对应角部延伸。在形成密封部分MR之后，在从密封部分MR突出的悬置引线TL的部分中切断悬置引线TL。通过悬置引线TL的切断而产生的切断表面(端表面)暴露在密封部分MR的四个角部中的每个角部的侧表面中。
半导体芯片CP以使得其前表面(顶表面)面向上并且其背表面(底表面)面向裸片焊盘DP的方式安装在裸片焊盘DP的顶表面DPa上。裸片焊盘DP的平面尺寸(平面面积)大于半导体芯片CP的平面尺寸(平面面积)，并且半导体芯片CP在平面图中被包括在裸片焊盘DP的顶表面中。
假设在半导体芯片CP中彼此位于相对侧的两个主表面中，在其上形成有多个焊盘电极PD的一个主表面称为半导体芯片CP的前表面，在前表面相对侧上的面向裸片焊盘DP的另一个主表面称为半导体芯片CP的背表面。
例如通过在由单晶硅等形成的半导体衬底(半导体晶片)的主表面上形成各种类型的半导体元件或半导体集成电路，然后通过切割等将半导体衬底分离成半导体芯片，由此制造半导体芯片CP。半导体芯片CP的与其厚度相交的平面的形状为矩形。半导体芯片CP的平面尺寸例如约为2mm×2mm，但不限于此。
镀层(镀膜)PL1形成在裸片焊盘DP的顶表面DPa上。镀层PL1优选为银(Ag)镀层、金(Au)镀层或铂(Pt)镀层。因此，镀层PL1优选为通过镀覆形成的银层(Ag层)、金层(Au层)或铂层(Pt层)。镀层PL1不形成在裸片焊盘DP的整个顶表面DPa上，而是形成在裸片焊盘DP的顶表面DPa的一部分(围绕中心部分)上。
半导体芯片CP经由接合材料(接合材料层、粘合层)BD安装在裸片焊盘DP的顶表面DPa上的镀层PL1上。也就是说，半导体芯片CP的背表面经由接合材料BD被接合(粘合)以固定到裸片焊盘DP的顶表面DPa上的镀层PL1。半导体芯片CP被密封在密封部分MR中，并且不从密封部分MR露出。
接合材料BD由包含导电材料和树脂材料的导电接合材料制成。可以适当地使用诸如银(Ag)浆的导电浆型接合材料(粘合剂材料)作为接合材料BD。在所制造的半导体器件PKG中，接合材料BD已经被固化。
裸片焊盘DP还可以具有用于散发在半导体芯片CP中产生的热量的热沉的功能。在半导体芯片CP中产生的热量通过接合材料BD和镀层PL1传导到裸片焊盘DP。在裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出的情况下，从半导体芯片CP传导到裸片焊盘DP的热量能够从密封部分MR露出的裸片焊盘DP的底表面DPb散发到半导体器件PKG的外部。由于插入在半导体芯片CP和裸片焊盘PD之间的接合材料BD是传导性的，因此导热性高。接合材料BD的高导热性有利于通过接合材料BD有效地将半导体芯片CP中产生的热量传导到裸片焊盘DP。此外，在半导体芯片CP的背表面上形成背电极的情况下，因为接合材料BD是导电的，该背电极可以经由导电的接合材料BD和镀层PL1电耦合到裸片焊盘DP。
在本实施例的半导体器件PKG中，形成在裸片焊盘DP的顶表面DPa上的镀层PL1被接合材料BD覆盖，但不与密封部分MR接触。也就是说，如从图5至图8显然可见，在裸片焊盘DP的顶表面DPa的其中形成有镀层PL1的区域在平面图中被包括在布置接合材料BD的区域中，并且镀层PL1完全被接合材料BD覆盖。因此，镀层PL1和密封部分MR彼此不接触。换句话说，镀层PL1的底表面完全与裸片焊盘DP的顶表面DPa接触，并且镀层PL1的整个顶表面和整个侧表面与接合材料BD接触。因此，镀层PL1不与密封部分MR接触。
此外，如从图7和图8等也显然可见，镀层PL1的平面尺寸(平面面积)小于半导体芯片CP的平面尺寸(平面面积)，并且镀层PL1在平面图中被包括在半导体芯片CP中。由于镀层PL1在平面图中被包括在半导体芯片CP中，所以半导体芯片CP中的外周区域在平面图中不与镀层PL1重叠。相反，在外周区域内的半导体芯片CP的区域在平面图中与镀层PL1重叠。因此，接合材料BD存在于整个镀层PL上，半导体芯片CP存在于接合材料BD上，并且接合材料BD和镀层PL1存在于外周区域内的半导体芯片CP的区域下方。然而，在半导体芯片CP中的外周区域正下方，不存在镀层PL1，但存在接合材料BD。在半导体芯片CP的外周区域正下方的接合材料BD下方，存在其中未形成镀层PL1的区域中的裸片焊盘DP的顶表面。
接合材料BD存在于半导体芯片CP的整个背表面下方。因此，如果在平面图中在半导体芯片CP中包括镀层PL1，则整个镀层PL1不可避免地被接合材料BD覆盖，使得可以准确地防止镀层PL1与密封部分MR接触。尽管稍后将描述细节，但是由于在本实施例中镀层PL1布置成不与密封部分MR接触，所以可以抑制或防止密封部分MR的剥离，从而提高半导体器件的可靠性。
在半导体芯片CP的前表面上形成多个焊盘电极(焊盘、接合焊盘)PD。半导体芯片CP的焊盘电极PD和引线LD分别经由多个导线(接合线)BS彼此电耦合。也就是说，每个导线BW的端部耦合到半导体芯片CP的焊盘电极PD，并且导线BW的另一端耦合到相应的引线LD。以这种方式，半导体芯片CP的焊盘电极PD和相应的引线LD经由导线BW彼此电耦合。
半导体芯片CP的前表面的平面形状是矩形，并且具有沿着密封部分MR的侧表面MRc1的一侧(侧表面MRc1侧上的一侧)，沿着密封部分MR的侧表面MRc2的一侧(侧表面MRc2侧上的一侧)，沿着密封部分MR的侧表面MRc3的一侧(侧表面MRc3侧上的一侧)以及沿着密封部分MR的侧表面MRc4的一侧(侧表面MRc4侧上的一侧)。在半导体芯片CP的前表面上的沿着侧表面MRc1侧上的一侧布置的焊盘电极PD分别经由导线BW电耦合到布置在密封部分MR的侧表面MRc1侧上的引线LD。在半导体芯片CP的前表面上的沿着侧表面MRc2侧上的一侧布置的焊盘电极PD分别经由导线BW电耦合到布置在密封部分MR的侧表面MRc2侧上的引线LD。在半导体芯片CP的前表面上的沿着侧表面MRc3侧上的一侧布置的焊盘电极PD分别经由导线BW电耦合到布置在密封部分MR的侧表面MRc3侧上的引线LD。在半导体芯片CP的前表面上的沿着侧表面MRc4侧上的一侧布置的焊盘电极PD分别经由导线BW电耦合到布置在密封部分MR的侧表面MRc4侧上的引线LD。
导线(接合导线)BW是导电性元件，更具体地是导电性导线。导线BW由金属制成，因此可以视为金属线(金属细线)。作为导线BW，可以适当地使用金(Au)线、铜(Cu)线或铝(Al)线。导线BW被密封在密封部分MR中，并且不从密封部分MR露出。在每个引线LD中，相应的导线BW耦合到的部分是位于密封部分MR中的内引线部分(更具体地，内引线部分的顶表面)。
同样，可以在每个引线LD的内引线部分的顶表面上设置镀层PL2。在设置电镀层PL2的情况下，每个导线BW的一端(即与焊盘电极PD耦合的端部的相反端)被耦合到引线LD的内引线部分的顶表面上的镀层PL2。通过将导线BW耦合到引线LD的内引线部分的顶表面上的镀层PL2，可以增加导线BW的耦合强度。镀层PL2可以由与上述镀层PL1相同的材料形成。也就是说，优选的是，在镀层PL1是银(Ag)镀层的情况下，镀层PL2也由银(Ag)镀层形成，在镀层PL1为金(Au)镀层的情况下，镀层PL2也由金(Au)镀层形成，并且在镀层PL1为铂(Pt)镀层的情况下，镀层PL2也由铂(Pt)镀层形成。如果镀层PL2和上述镀层PL1由彼此相同的材料形成，则可以通过同一(公共)镀覆工艺形成镀层PL2和镀层PL1。因此，可以容易地制造引线框架，从而可以更容易地制造使用引线框架的半导体器件PKG。
<半导体器件的制造工艺>
接下来，对图1至图8所示的半导体器件PKG的制造工艺(组装工艺)进行说明。图9是表示图1至图8所示的半导体器件PKG的制造工艺的工艺流程图。图10至图18是半导体器件PKG的制造工艺期间的平面图或横截面图。在图10至图18中，图10、图12、图14和图16是平面图，图11、图13、图15、图17和图18是横截面图，并且示出与图7对应的横截面图。
当制造半导体器件PKG时，首先制备引线框架LF(图9中的步骤S1)，并制备半导体芯片CP(图9中的步骤S2)。引线框架LF和半导体芯片CP中的任一个可以在另一个之前制备，并且它们也可以同时制备。
如图10和图11所示，引线框架LF一体地包括框架(未示出)、连结到框架的多个引线LD、经由多个悬置引线TL连结到框架的裸片焊盘DP。引线框架LF由主要包含铜(Cu)的金属材料制成，更具体地由铜(Cu)或铜(Cu)合金制成。镀层PL1形成在引线框架LF的裸片焊盘DP的顶表面DPa上。此外，镀层PL2形成在引线框架LF的每个引线LD的末端(内引线部分的末端)的顶表面上。镀层PL1和PL2中的每个可以通过镀覆(优选地，电镀)形成。形成在引线框架的裸片焊盘DP的顶表面DPa上的镀层PL1的平面尺寸(平面面积)小于稍后将安装的半导体芯片CP的平面尺寸(平面面积)。
引线框架LF可以通过处理金属板(铜板或铜合金板)来制造。在通过处理金属板制造引线框架LF之后，引线框架LF的裸片焊盘DP的顶表面上的镀层PL1和引线框架LF的引线LD的内引线部分的顶表面上的镀层PL2都通过镀覆(优选地，电镀)形成。镀层PL1和镀层PL2可以在同一镀覆工艺中形成。以这种方式，可以制备引线框架LF，引线框架LF包括彼此一体的其上形成有镀层PL1的裸片焊盘DP和其上形成有镀层PL2的引线LD。
随后，执行半导体芯片CP的芯片接合工艺，使得半导体芯片CP经由导电接合材料BD1安装在引线框架LF的裸片焊盘DP上(在镀层PL1上)，如图12和图13所示(图9的步骤S3)。具体地说，步骤S3中的芯片接合工艺可以以如下方式进行。
首先，将接合材料BD1供给(涂覆)到引线框架LF的裸片焊盘DP的顶表面DPa上。接合材料BD1由包含导电材料和树脂材料的导电接合材料形成。作为接合材料BD1，可以适当地使用诸如银(Ag)浆的导电浆型接合材料(粘合剂)。作为接合材料BD1中所含的导电材料，可以适当地使用诸如银(Ag)颗粒的金属颗粒。
接合材料BD1稍后将成为上述接合材料BD，但在该步骤中还未固化并具有粘性。也就是说，该步骤中的接合材料BD1是浆状(可流动的)接合材料。接合材料BD1被供给(涂覆)到引线框架的裸片焊盘DP的顶表面DPa的芯片安装区域(半导体芯片CP将被安装的区域)。因为在引线框架的裸片焊盘DP的顶表面DPa上，镀层Pl1形成在要安装半导体芯片CP的区域中，所以将接合材料BD1供给(涂覆)到裸片焊盘DP的顶表面DPa上的镀层PL1上。
此时(供给接合材料BD1之后并且安装半导体芯片CP之前的时间)，镀层PL1未被接合材料BD1完全覆盖，并且在平面图中不被包括在接合材料BD1中。此时，镀层PL1的一部分露出而不被接合材料BD覆盖。
此后，将半导体芯片CP布置(安装)在引线框架的裸片焊盘DP的顶表面DPa的芯片安装区域上。在该步骤中，半导体芯片CP以如下这样的方式布置在裸片焊盘DP的顶表面DPa上，使得半导体芯片CP的前表面侧朝上并且后表面侧朝下(即，朝向裸片焊盘DP的顶表面DPa)，即面朝上的方式。也就是说，半导体芯片CP在其背表面与裸片焊盘DP的顶表面相对的情况下布置在裸片焊盘DP的顶表面DPa上。因为在引线框架的裸片焊盘DP的顶表面DPa上，镀层PL1形成在要安装半导体芯片CP的区域中，所以将半导体芯片CP经由接合材料BD1布置(安装)在裸片焊盘DP的顶表面DPa上的镀层PL1上。
在浆状(即，可流动)的接合材料BD1布置在裸片焊盘DP的顶表面DPa的芯片安装区域上(即，接合材料BD1还未固化)的同时，将半导体芯片CP布置在裸片焊盘DP的顶表面DPa的芯片安装区域上。在该步骤中，与半导体芯片CP的前表面(形成焊盘电极PD的一侧上的主表面)大致垂直的方向上的负载(力)被施加到半导体芯片的前表面CP。因此，接合材料BD1被半导体芯片CP的背表面按压而扩散，使得接合材料BD1扩散在半导体芯片CP的背表面和裸片焊盘DP的顶表面DPa之间的整个区域上。以这种方式，半导体芯片CP的背表面和裸片焊盘DP的顶表面DPa之间的空间被填充有接合材料BD1。由于镀层PL形成在裸片焊盘DP的顶表面DPa上，所以在半导体芯片CP的背表面和镀层PL1之间的空间中被填充有接合材料BD1。此外，被半导体芯片CP的背表面按压而扩散的接合材料BD1在平面图中可以从半导体芯片CP略微突出。
半导体芯片CP被布置成使得形成在裸片焊盘DP的顶表面DPa上的镀层PL1的平面尺寸(平面面积)小于半导体芯片CP的平面尺寸(平面面积)并且镀层PL1在平面图中被包括在半导体芯片CP中。也就是说，所安装的半导体芯片CP在平面图中包括镀层。因此，当半导体芯片CP布置在裸片焊盘DP上时，镀层PL1完全被接合材料BD1覆盖，从而镀层PL1不再被露出。也就是说，当半导体芯片CP被布置在裸片焊盘DP上时，镀层PL1完全被接合材料BD覆盖而不被露出。
由于当安装半导体芯片CP时，在与半导体芯片CP的前表面(其上形成有焊盘电极PD的主表面)大致垂直的负载被施加到半导体芯片CP，所以接合材料BD1被半导体芯片CP的背表面按压而扩散。因此，镀层PL1完全被接合材料BD1覆盖，从而镀层PL1在平面图中被包括在接合材料BD1中。
随后，进行热处理(烘烤)以固化接合材料BD1(图9中的步骤S4)。因此，接合材料BD1被固化为接合材料BD。接合材料BD是固化的接合材料BD1。当使用热固性树脂材料作为包含在接合材料BD1中的树脂材料时，可以通过热处理使包含在接合材料中的热固性树脂材料固化，从而固化接合材料BD1。通过固化的接合材料BD1(即接合材料BD)将半导体芯片CP接合以固定到裸片焊盘DP(镀层PL1)。形成在裸片焊盘DP的顶表面DPa上的镀层PL1完全被接合材料BD覆盖，因此不被露出。也就是说，形成在裸片焊盘DP的顶表面DPa上的镀层PL1被固化的接合材料BD完全覆盖，因此不包括露出部分。因此，当密封部分MR稍后形成时，可以防止镀层PL1与密封部分MR接触。
此外，在裸片接合中接合材料BD1被半导体芯片CP的背表面按压而扩散。因此，半导体芯片CP在平面图中被包括在接合材料BD1中，并且因此在接合材料BD固化之后在平面图中被包括在接合材料BD1中。
接着，进行导线接合工艺，如图14和图15所示(图9中的步骤S5)。
在步骤S5的导线接合工艺中，半导体芯片CP的焊盘电极PD和引线框架LF的引线LD分别经由导线BW相互电耦合。
随后，进行通过模制工艺(树脂形成工艺)的树脂密封，从而通过密封部分MR密封半导体芯片CP和耦合到其上的导线BE，如图16和图17所示(图9中的步骤S6)。通过步骤S6中的模制工艺，形成密封部分MR，密封部分MR在其中密封半导体芯片CP、裸片焊盘DP、引线LD的内引线部分、导线BW和悬置引线TL。由于形成在裸片焊盘DP的顶表面DPa上的镀层PL1完全被接合材料BD覆盖，所以即使在步骤S6中形成密封部分MR时镀层PL1也不与密封部分MR接触。也就是说，密封部分MR通过在不露出镀层PL1的同时进行模制工艺来形成。因此，镀层PL1不与密封部分MR接触。另外，在图17的情况下，裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出。
随后，根据需要对从密封部分MR露出的引线LD的外引线部分进行镀覆，之后在密封部分MR外部的预定位置处切断引线LD和悬置引线TL，以与引线框架LF的框架分离(图9中的步骤S7)。
然后，使从密封部分MR突出的引线LD的外引线部分经受弯曲(引线处理、引线形成)，如图18所示(图9中的步骤S8)。
以这种方式，制造图1至图18所示的半导体器件PKG。
<研究例子>
图19是本申请的发明人研究的第一研究例子的半导体器件(半导体封装)PKG101的横截面图，且对应于图7。
图19所示的第一研究例子的半导体器件PKG101与本实施例的半导体器件PKG的不同点主要在于以下。
在图19所示的第一研究例子的半导体器件PKG101中，半导体芯片CP经由与上述接合材料BD对应的接合材料BD101安装在与裸片焊盘DP相对应的裸片焊盘DP101上。然而，在裸片焊盘DP101的顶表面上没有形成与上述镀层PL1对应的部件。因此，在图19所示的第一研究例子的半导体器件PKG101中，经由接合材料BD101将半导体芯片CP的背表面接合以固定在没有形成镀层的裸片焊盘DP101的顶表面上。图19所示的第一研究例子的半导体器件PKG101的另一种配置与上述半导体器件PKG大致相同，因此这里省略重复的说明。
裸片焊盘DP101由与裸片焊盘DP相同或相似的材料形成，并且特别由主要含有铜(铜或铜合金)的金属材料制成。因此，在通过裸片接合工艺将半导体芯片CP安装在裸片焊盘DP101的顶表面上之前，由铜或铜合金制成的裸片焊盘DP101的表面(露出表面)可能被氧化。当裸片焊盘DP101的顶表面在裸片接合工艺之前被氧化时，在半导体芯片CP经由接合材料BD101安装在裸片焊盘DP101的顶表面上的情况下，存在形成于接合材料BD101和裸片焊盘DP101之间的界面处的氧化物层(以下称为界面氧化物层)。该界面氧化物层对应于在芯片接合工艺之前通过裸片焊盘DP101的露出表面的氧化而形成的氧化物层。与接合材料BD101和裸片焊盘DP101相比，界面氧化物层的导热率导热性较低。因此，接合材料BD101和裸片焊盘DP 101之间的界面处出现的界面氧化物层的存在作用为增加从半导体芯片CP到裸片焊盘DP101的热传导路径的热阻。
也就是说，在图19所示的第一研究例子的半导体器件PKG101中，从半导体芯片CP到裸片焊盘DP101的热传导路径的热阻是半导体芯片CP和接合材料BD101之间的界面的热阻、接合材料BD101的热阻以及接合材料BD101和裸片焊盘DP101之间的界面的热阻之和。当在接合材料BD101和裸片焊盘DP 101之间的界面处形成界面氧化物层时，接合材料BD101和裸片焊盘DP101之间的界面的热阻增加，并且与此相关联，从半导体芯片CP到裸片焊盘DP101的热传导路径的热阻增加。
因此，在图19所示的第一研究例子的半导体器件PKG101中，存在以下考虑：在接合材料BD101和裸片焊盘DP101之间的界面处的界面氧化物层的存在导致从半导体芯片CP到裸片焊盘DP101的热传导路径的热阻增加，导致从半导体芯片CP到裸片焊盘DP101的散热效率的降低。当由于从半导体芯片CP到裸片焊盘DP101的热传导路径的热阻增加，从半导体芯片CP到裸片焊盘DP101的散热效率降低时，由于半导体芯片CP中的热量产生，半导体芯片CP的温度容易上升。半导体芯片CP的温度上升导致半导体器件PKG101的可靠性和性能的降低。因此，期望将半导体芯片CP的温度上升抑制为尽可能小。
图20是本申请的发明人研究的第二研究例子的半导体器件(半导体封装)PKG201的横截面图，对应于图7和图19。图21至图24是第二研究例子的半导体器件PKG201的透视图，且分别对应于图3至6。图21示出了当透过密封部分MR察看时半导体器件PKG201的透视平面图。图22示出了在图21中进一步透过(省略)导线BW察看时的半导体器件PKG201的透视平面图。图23示出了在图22中进一步透过(省略)半导体芯片CP察看时半导体器件PKG201的透视平面图。图24示出了在图23中进一步透过(省略)接合材料BD201察看时半导体器件PKG201的透视平面图。尽管图24是平面图，但为了简化理解，将阴影添加到形成在裸片焊盘DP201的顶表面上的镀层PL201。
图20至图24所示的第二研究例子的半导体器件PKG201与图19所示的第一研究例子的半导体器件PKG101不同在于，镀层PL201形成在裸片焊盘DP201的顶表面上。
也就是说，在图20至图24所示的第二研究例子的半导体器件PKG201中，经由与上述接合材料BD对应的接合材料BD201将半导体芯片CP安装在与裸片焊盘DP相对应的裸片焊盘DP201上，并且在裸片焊盘DP201的顶表面上形成镀层PL201。因此，在图20至图24所示的第二研究例子的半导体器件PKG201中，半导体芯片CP经由接合材料BD201安装在裸片焊盘DP201的顶表面上的镀层PL201上。即，半导体芯片CP的背表面经由接合材料BD201被接合以固定到裸片焊盘DP201的顶表面上的镀层PL201。
镀层PL201对应于上述镀层PL1。然而，第二研究例子的半导体器件PKG201中的镀层PL201的面积与本实施例的半导体器件PKG中的上述镀层PL1的面积不同，并且大于上述镀层PL1的面积。也就是说，在图20至图24所示的第二研究例子的半导体器件PKG201中，镀层PL201的面积大于半导体芯片CP的面积，并且半导体芯片CP在平面图中被包括在镀层PL201中。在平面图中，半导体芯片CP和接合材料BD201都不存在于镀层PL201的外周部分上。因此，镀层PL201的外周部分与密封部分MR接触。因此，在图20至图24所示的第二研究例子的半导体器件PKG201中，镀层PL201包括被接合材料BD201覆盖的部分(与接合材料BD201接触的部分)和被密封部分MR覆盖而没有被接合材料BD201覆盖的部分(与密封部分MR接触的部分)。
裸片焊盘DP201由与裸片焊盘DP和DP101相同或相似的材料形成。镀层PL201由与上述镀层PL1相同或相似的材料形成。具体而言，如上述镀层PL1那样，镀层PL201由银(Ag)、金(Au)或铂(Pt)制成。因此，与上述电镀层PL1一样，镀层PL201也由几乎不被氧化的材料形成。因此，镀层PL201的露出表面不被氧化，但存在如下的顾虑：在裸片接合工艺之前由铜或铜合金制成的裸片焊盘DP101的露出表面被氧化。因此，在经由接合材料BD201将半导体芯片CP安装在裸片焊盘DP201的顶表面上的镀层PL201上的情况下，氧化物层(界面氧化物层)没有被插入在接合材料BD201和镀层PL201之间的界面处，使得镀层PL201的表面与接合材料BD201直接接触。此外，镀层PL201由于由银(Ag)、金(Au)或铂(Pt)形成，其导热性高。因此，在图20至图24所示的第二研究例子的半导体器件PKG201中，由于半导体芯片CP经由接合材料BD201安装在裸片焊盘DP201的顶表面上的镀层PL201上，所以可以抑制从半导体芯片CP到裸片焊盘DP201的热传导路径的热阻。因此，与图19所示的第一研究例子的半导体器件PKG101相比较，在图20至图24所示的第二研究例子的半导体器件PKG201中，可以提高从半导体芯片(CP)到裸片焊盘(DP101或DP201)的散热效率。
然而，本申请的发明人的研究已经揭示了图20到图24所示的第二研究示例子的半导体器件PKG201中的以下问题。
在图20至图24所示的第二研究例子的半导体器件PKG201中，镀层PL201的表面的一部分(镀层PL201的外周部分的表面)被密封部分MR覆盖，并且与密封部分MR接触。也就是说，在图20至图24所示的第二研究例子的半导体器件PKG201中，镀层PL201的面积大于半导体芯片CP的面积，因此镀层PL201的一部分未被接合材料BD覆盖，从而该部分与密封部分MR接触。特别地，在平面图中，镀层PL201几乎不被半导体芯片CP的角部附近的接合材料BD覆盖，并且与密封部分MR接触的镀层PL201的面积趋向于增加。然而，镀层PL201和密封部分MR之间的粘合力相对较低。具体地说，镀层PL201和密封部分MR之间的粘合力低于在未形成镀层PL201的区域中的密封部分MR与裸片焊盘DP201的表面之间的粘合力。
因此，在图20至图24所示的第二研究例子的半导体器件PKG201中，由于在镀层PL201的表面与密封部分MR接触的区域中的粘合性较低，在该区域中容易发生密封部分MR的剥离。如果在即使一个位置处发生密封部分MR的剥离，密封部分MR的剥离也从该位置作为起点进行，使得密封部分MR的剥离区域会容易地扩散。密封部分MR的剥离的扩散导致湿气通过密封部分MR的剥离区域的进入，也就是，例如导致半导体器件的可靠性的降低。因此，有效的是防止密封部分MR的剥离，以便提高树脂密封的半导体器件的可靠性。
如上所述，在图20至图24所示的第二研究例子的半导体器件PKG201中，存在如下的顾虑：从镀层PL201和密封部分MR的表面相互接触的区域作为起点出现密封部分MR的剥离，从而降低半导体器件的可靠性。同时，在图19所示的第一研究例子的半导体器件PKG101中，存在如下的顾虑：从半导体芯片CP到裸片焊盘DP101的热传导路径的热阻增加，导致从半导体芯片CP向裸片焊盘DP101的散热效率的降低，如上所述。这导致由于半导体芯片CP中的热量产生而造成半导体芯片CP的温度容易升高，因此可能降低半导体器件PKG101的可靠性和性能。
<主要特征和有益效果>
本实施例的半导体器件PKG包括半导体芯片CP、作为其上安装半导体芯片CP的芯片安装部分的裸片焊盘DP、引线LD和密封半导体芯片CP、裸片焊盘DP的至少一部分以及引线LD的至少一部分的密封部分MR(密封体)。裸片焊盘PD和引线LD由主要包含铜的金属材料制成。镀层PL1形成在裸片焊盘DP的顶表面DPa上，镀层PL1由银镀层、金镀层或铂镀层形成。半导体芯片CP经由接合材料(第一接合材料)BD安装在裸片焊盘DP的顶表面DPa上的镀层PL1上。镀层PL1被不与密封部分MR接触的接合材料BD覆盖。
本实施例的主要特征之一在于，镀层PL1形成在裸片焊盘DP的顶表面DPa上，并且半导体芯片CP经由接合材料BD安装在裸片焊盘DP的顶表面DPa上的镀层PL1上。因此，可以克服与上述第一研究例子相关联描述的问题。这在下面描述。
与本实施例不同，镀层PL1不形成在裸片焊盘DP的顶表面DPa上的情况基本上对应于图19的第一研究例子的半导体器件PKG101。如果与本实施例不同，没有在裸片焊盘DP的上表面DPa上形成镀层PL1，则可能发生与上述第一研究例子的半导体器件PKG101相关联描述的问题。简而言之，在用于安装半导体芯片CP的接合材料(BD101)和裸片焊盘(DP101)之间的界面处存在氧化物层(界面氧化物层)，并且从半导体芯片CP到裸片焊盘(DP101)的热传导路径的热阻可能增加，导致从半导体芯片CP到裸片焊盘(DP101)的散热效率降低。
另一方面，在本实施例中，镀层PL1形成在裸片焊盘DP的顶表面DPa上，并且由银镀层、金镀层、铂镀层形成。由于镀层PL1由几乎不被氧化的材料(银(Ag)、金(Au)或铂(Pt))形成，所以镀层PL1可以比由主要含有铜的金属材料制成的裸片焊盘DP更难以氧化。因此，虽然存在由主要包含铜的金属材料形成的裸片焊盘DP的露出表面在裸片接合工艺之前被氧化的顾虑，但是镀层PL1的露出表面不被氧化。因此，在经由接合材料BD将半导体芯片CP安装在裸片焊盘DP的顶表面上的镀层PL1上的情况下，氧化物层(界面氧化物层)不存在于接合材料BD和镀层PL1之间的界面处，从而镀层PL1的表面与接合材料BD1直接接触。此外，镀层PL1由于由银(Ag)镀层、金(Au)镀层或铂(Pt)镀层形成，所以导热性高。因此，在本实施例的半导体器件PKG中，因为镀层PL1设置在裸片焊盘DP的顶表面DPa上且半导体芯片CP经由接合材料BD安装在镀层PL1上，所以能够抑制从半导体芯片CP向裸片焊盘DP的热传导热路径的热阻。因此，与如图19所示的第一研究例子的半导体器件PKG101中相比，本实施例的半导体器件PKG可以更多地提高从半导体芯片(CP)到裸片焊盘(DP或DP101)的散热效率。这可以提高半导体器件的可靠性。此外，这可以提高半导体器件的性能。
本实施例的另一个主要特征在于，镀层PL1被接合材料BD覆盖成不与密封部分MR接触。由于该特征，可以克服与上述第二研究例子相关联描述的问题。这在下面描述。
在图20至图24所示的第二研究例子中，镀层PL201的表面(镀层PL201的外周部分的表面)的一部分未被接合材料BD201覆盖，但被密封部分MR覆盖，并且与密封部分MR接触。然而，由于镀层PL201和密封部分MR之间相对较低的粘合力，存在以下顾虑：在密封部分MR和镀层PL201的表面彼此接触的区域中会容易发生密封部分MR的剥离，并且密封部分MR的剥离从该区域作为起点进行。这降低了半导体器件的可靠性。
也就是说，不同于本实施例，在镀层PL1的表面(例如，镀层PL1的外周部的表面)的一部分与密封部分MR接触而不被接合材料BD覆盖的情况下，存在以下顾虑：接合材料BD与密封部分MR接触的区域是密封部分MR可以容易剥离的部分，并且密封部分MR的剥离从该区域作为起点进行。
另一方面，在本实施例中，镀层PL1被接合材料BD覆盖成不与密封部分MR接触。因此，不形成其中镀层PL1和密封部分MR相互接触的区域。也就是说，由于形成在裸片焊盘DP的顶表面DPa上的镀层PL1完全被接合材料BD覆盖，所以不形成其中镀层PL1与密封部分MR直接接触的区域。如果存在镀层PL1和密封部分MR彼此接触的区域，则该区域可以是密封部分MR的剥离的起始点。然而，在本实施例中，因为形成在裸片焊盘DP的顶表面DPa上的镀层PL1完全被接合材料BD覆盖，镀层PL1和密封部分MR彼此不接触。因此，可以防止密封部分MR的剥离从镀层PL1和密封部分MR之间的接触区域作为起始点进行的现象。因此，与图20至图24所示的第二研究例子相比，本实施例可以更适当地抑制或防止密封部分MR的剥离，从而提高半导体器件的可靠性。
此外，在本实施例中，优选地在平面图中镀层PL1被包括在半导体芯片CP中。这使得能够准确地获得其中镀层PL1完全被接合材料BD覆盖的结构。具体地，在裸片接合工艺中，未固化的接合材料(BD1)被半导体芯片CP的背表面按压而扩散。因此，在固化接合材料(BD1)后，固化的接合材料BD存在于半导体芯片CP的整个背表面下方。因此，如果将镀层PL1的平面尺寸(平面面积)设定为小于半导体芯片CP的平面尺寸(平面面积)，并在平面图中将镀层PL1设计成被包括在半导体芯片CP中，则整个镀层PL1不可避免地被接合材料BD覆盖，从而可以准确地防止镀层PL1与密封部分MR的接触。
此外，在镀层PL1与密封部分MR接触的情况下镀层PL1和密封部分MR之间的粘合力较低的原因是镀层PL1的表面的平坦度高。也就是说，通过电镀形成的镀层PL1的表面(顶表面)的平坦度高于未形成镀层PL1的区域中的裸片焊盘DP的顶表面DPa的平坦度。换句话说，在没有形成镀层PL1的区域中裸片焊盘DP的顶表面DPa的表面粗糙度比镀层PL1的表面(顶表面)的表面粗糙度更粗糙。这反映出当使用镀覆时沉积了具有高度平坦表面的膜(镀膜)。因此，与本实施例不同，如果镀层PL1与密封部分MR接触，则镀层PL1与密封部分MR之间的粘合力低于在未形成镀层PL1的区域中裸片焊盘DP的顶表面DPa与密封部分MR之间的粘合力。然而，在本实施例中，即使镀层PL1的表面的平坦度高，因为整个镀层PL1被接合材料BD覆盖所以也可以防止具有高平坦度表面的镀层PL1与密封部分MR的接触。因此，可以防止由于具有高平坦度表面的镀层PL1与密封部分MR接触而导致的密封部分MR的剥离。
如果存在密封部分MR的粘合力相对较低的区域，则密封部分MR的剥离可以从该区域作为起点进行。因此，如果存在密封部分MR的粘合力相对较低的区域，则为了防止密封部分MR的剥离，对该区域采取措施是有效的。在上述第二研究例子的半导体器件PKG201中，镀层PL201与密封部分MR之间的粘合力低。因此，在本实施例中，整个镀层PL1被接合材料BD覆盖，从而防止镀层PL1与密封部分MR接触。
此外，接合材料BD或BD201与密封部分MR之间的粘合力相对较高，并且高于第二研究实施例子的半导体器件PKG201中的镀层PL201和密封部分MR之间的粘合力。因此，为了防止密封部分MR的剥离，如本实施例那样通过接合材料BD覆盖整个镀层PL1以防止镀层PL1和密封部分MR的接触是有效的。不需要减少接合材料BD和密封部分MR之间的粘合力相对较高的接触部分。接合材料BD和密封部分MR之间的粘合力较高的原因之一是接合材料BD由包含导电材料和树脂材料的导电接合材料形成。
如果与本实施例不同，接合材料BD是焊料，焊料与密封部分MR之间的粘合力相对较低。因此，即使整个镀层PL1被接合材料BD覆盖以防止镀层PL1和密封部分MR彼此接触，由于焊料和密封部分MR之间的低粘合力，也存在密封部分MR的剥离从焊料和密封部分MR之间相互接触的部分开始进行的顾虑。
另一方面，在本实施例中，焊料不被用于接合材料BD。相反，使用包含导电材料和树脂材料的导电接合材料。密封部分MR包含树脂材料，并且接合材料BD也包含树脂材料。因此，接合材料BD和密封部分MR之间的粘合力高。此外，因为包括导电材料，接合材料BD的导热性也高。这也作用为抑制从半导体芯片CP到接合材料BD的热传导路径的热阻，并且提高从半导体芯片CP到裸片焊盘DP的散热效率。因此，当应用到由包含导电材料和树脂材料的导电接合材料形成接合材料BD的情况时，本实施例和后述的修改例子可以提供显著大的效果。
作为裸片接合中使用的接合材料(对应于上述接合材料BD1)，可以适当地使用导电浆型接合材料，特别优选使用银(Ag)浆。银(Ag)浆包含作为导电材料的银(Ag)颗粒和树脂材料。接合材料(BD1)在裸片接合中未固化，因此为具有粘度的浆形式。浆状接合材料(BD1)通过在裸片接合之后的热处理(烘烤)固化成固化的接合材料BD。当使用热固性树脂材料作为包含在接合材料BD1中的树脂材料时，通过热处理固化接合材料中包含的热固性树脂材料，从而固化接合材料BD1。由于固化的接合材料BD包含树脂材料，所以接合材料BD和密封部分MR之间的粘合力增加，使得密封部分MR的剥离几乎不发生在密封部分MR和接合材料BD之间的界面处。
另外，作为裸片接合中使用的接合材料BD1，可以适当地使用包含树脂材料和作为导电材料的金属颗粒(优选为银(Ag)颗粒)的浆状接合材料。包含在接合材料BD1中的金属颗粒可以通过在裸片接合之后的热处理(对应于上述步骤S4的热处理)来烧结。在这种情况下，接合材料BD由烧结金属(金属颗粒的烧结体)形成。在接合材料BD1中包含的金属颗粒是银(Ag)颗粒的情况下，形成接合材料BD的烧结金属是烧结银(烧结Ag)。在这种情况下，几乎没有树脂材料留在由烧结金属(优选烧结银)形成的接合材料BD中。然而，由于在烧结金属中存在大量间隙，所以形成密封部分MR的树脂材料可以在通过模制形成密封部分MR时进入由烧结金属形成的接合材料BD的间隙中。因此，由烧结金属(优选烧结银)形成的接合材料BD与密封部分MR之间的粘合力相对较高，并且具体地高于在第二研究例子的半导体器件PKG201中的镀层PL201和密封部分MR之间的粘合力，并且高于在使用焊料作为接合材料BD的情况下在焊料和密封部分MR之间的粘合力。因此，当应用到由烧结金属(优选烧结银)形成的接合材料BD的情况时，本实施例和后述的修改例子也能够提供显著大的效果。
因此，在接合材料BD由包含导电材料(优选金属颗粒，如银颗粒)和树脂材料的导电接合材料形成的情况以及接合材料BD由烧结金属(优选为烧结银)形成的情况是优选的，因为在两种情况下，接合材料BD和密封部分MR之间的粘合力高。为此，使用包含导电材料(优选金属颗粒，如银颗粒)和树脂材料的导电接合材料作为接合材料BD1是优选的，因为获得了接合材料BD和密封部分MR之间的高粘合力。
注意，在裸片接合中使用焊料的情况下，焊料被熔化一次，然后被凝固。因此，焊料不对应于烧结金属。此外，焊料与包含导电材料和树脂材料的导电接合材料不对应。与烧结体不同，熔化后凝固的焊料在其中不包括间隙，并且不包括树脂材料。因此，焊料与树脂密封部分之间的粘合力低于烧结金属与树脂密封部分之间的粘合力，或者低于包含导电材料和树脂材料的导电接合材料与树脂密封部分之间的粘合力。因此，在本实施例和后述的修改例子中，优选使用包含导电材料(优选金属颗粒，如银颗粒)和树脂材料的导电接合材料或烧结金属(优选烧结银)作为接合材料BD来代替焊料，如上所述。
裸片焊盘DP的底表面DPb可以从密封部分MR的底表面MRb露出，或者可以不露出。在裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出的情况下，从半导体芯片CP向裸片焊盘DP传导的热量可以从密封部分MR的底表面MRb露出的裸片焊盘DP的底表面DPb散发到半导体器件PKG的外部。因此，在从密封部分MR的底表面MRb露出裸片焊盘DP的底表面DPb的半导体器件中，重要的是尽可能多地降低从半导体芯片CP到裸片焊盘DP的热传导路径的热阻。热阻的降低使得半导体芯片CP中产生的热量能够通过裸片焊盘DP有效地散发到半导体器件的外部，从而提高半导体器件的散热性能。因此，通过设置镀层PL1可以抑制从半导体芯片CP向裸片焊盘DP的热传导路径的热阻的本实施例和后述的修改例子，能够在应用到其中裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出的情况时提供显著大的效果。
如上所述，优选的是，镀层PL1的平面尺寸(平面面积)被设定为小于半导体芯片CP的平面尺寸(平面面积)，并且镀层PL1被设计为在平面图中被包括在半导体芯片CP中。这种配置使得能够精确地获得其中整个镀层PL1被接合材料BD覆盖的结构。然而，镀层PL1被设置用于抑制从半导体芯片CP到裸片焊盘DP的热传导路径的热阻。因此，如果将镀层PL1的平面尺寸(平面面积)设定得过小，则通过设置镀层PL1来抑制从半导体芯片CP向裸片焊盘DP的热传导路径的热阻的效果变小。因此，期望镀层PL1的平面尺寸(平面面积)在一定程度上是大的。具体而言，镀层PL1的面积优选为半导体芯片CP的面积的70％或以上。利用这种配置，可以在一定程度上确保半导体芯片CP和镀层PL1在平面图中彼此重叠的面积。因此，可以通过设置镀层PL1来准确地实现抑制从半导体芯片CP到裸片焊盘DP的热传导路径的热阻的效果。
此外，半导体芯片CP的其中发生发热的区域是半导体芯片CP的电路形成区域CC。电路形成区域CC对应于半导体芯片CP的其中形成各种类型的电路(半导体集成电路)的区域。在半导体芯片CP的电路形成区域CC中，形成诸如MISFET(金属绝缘体半导体场效应晶体管)的半导体元件。因此，期望使半导体芯片CP的电路形成区域CC中产生的热量容易地通过接合材料BD和镀层PL1传导到裸片焊盘DP。从该观点出发，优选半导体芯片CP的电路形成区域CC在平面图中被包括在镀层PL1中。在这种情况下，接合材料BD和镀层PL1的多层结构位于半导体芯片CP的电路形成区域CC的正下方。因此，可以通过接合材料BD和镀层PL1将半导体芯片CP的电路形成区域CC中产生的热量有效地传导到裸片焊盘DP，从而可以有效地提高从半导体芯片CP到裸片焊盘DP的散热效率。因此，更优选的是，镀层PL1的平面尺寸(平面面积)被设定为小于半导体芯片CP的平面尺寸(平面面积)，并且大于半导体芯片CP的电路形成区域CC的平面尺寸(平面面积)，以允许在平面图中镀层PL1被包括在半导体芯片CP中，并允许半导体芯片CP的电路形成区域CC被包括在镀层PL1中。在这种情况下，准确地获得其中整个镀层PL1被接合材料BD覆盖的结构，并且还可以有效地提高从半导体芯片CP到裸片焊盘DP的散热效率。
在裸片接合工艺中，半导体芯片CP的安装位置可以从设计位置稍微偏移。同样在这种情况下，更优选的是，安装的半导体芯片CP在平面图中包括镀层PL1。也就是说，更优选的是设计镀层PL1在一定程度上确保具有用于裸片接合中的半导体芯片CP的位置偏移的裕量。从该观点出发，更优选的是将半导体芯片CP的外周(形成外周的一侧)与镀层PL1的外周(形成外周的一侧)之间的间隔K1设定为约0.1mm或以上(即K1≥0.1mm)。换句话说，更优选的是，位于半导体芯片CP的外周边缘部分的内侧上的、镀层PL1的外周边缘部分被定位于该外周边缘部分的内侧的0.1mm或以上。利用这种配置，即使在裸片接合中发生半导体芯片CP的位置偏移，安装的半导体芯片CP也可以在平面图中容易地包括镀层PL1。这使得裸片接合工艺的管理更容易，并且使得半导体器件的制造工艺能够容易地执行。此外，可以提高半导体器件的制造成品率。注意，图8中示出了间隔K1。
此外，如第二研究例子中那样在镀层PL201和密封部分MR相互接触的情况下，与本实施例不同，当在镀层PL201与密封部分MR之间的界面发生剥离并且从剥离发生位置作为起点进行时，剥离可能到达半导体芯片CP和密封部分MR之间的界面，导致半导体芯片CP和密封部分MR之间的界面处的剥离。在半导体芯片CP和密封部分MR的界面处的剥离的发生很大程度上影响半导体芯片CP。因此，为了提高半导体器件(半导体封装)的可靠性，重要的是尽可能地防止这种剥离的发生。因此，为了准确地防止在半导体芯片CP和密封部分MR之间的界面处的剥离以提高半导体器件的可靠性，非常重要的是防止在与半导体芯片CP和密封部分MR之间的界面连续的密封部分MR的界面处、出现密封部分MR粘合力较低的部分。
因此，在本实施例中，防止接合材料BD和密封部分MR彼此的接触，以便在与半导体芯片CP和密封部分MR之间的界面连续的密封部分MR的界面处不形成密封部分MR的粘合力较低的部分。而且，在后述的修改例子中，设计了接合材料BD，并且使裸片焊盘DP粗糙化。通过这些设计，可以在与半导体芯片CP和密封部分MR之间的界面连续的密封部分MR的整个界面处提高密封部分MR的粘合力。因此，可以准确地防止造成在半导体芯片CP和密封部分MR之间的界面处剥离的密封部分MR的剥离，从而准确地提高半导体器件的可靠性。
在裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出的情况下，裸片焊盘DP与密封部分MR之间的界面在密封部分MR的底表面MRb中露出。在这种情况下，防止造成半导体芯片CP和密封部分MR之间界面处剥离的密封部分MR的剥离是非常重要的，以便防止湿气从裸片焊盘DP和密封部分MR之间的界面进入以传导到半导体芯片CP。此外，关于这一点，当应用到裸片焊盘DP的底表面DPb从密封部分MR的底表面MRb露出的情况时，本实施例和下面描述的修改例子可以提供显著大的效果。
<修改例子>
如果存在密封部分MR的粘合力相对较低的部分，那么密封部分MR的剥离可以从该部分作为起点进行。因此，如果存在密封部分MR的粘合力相对较低的区域，则为了防止密封部分MR的剥离，对该区域采取对策是有效的。在本实施例中，由于通过用接合材料BD覆盖整个镀层PL1来防止镀层PL1和密封部分MR之间的接触，因此不需要考虑镀层PL1和密封部分MR之间的粘合力。此外，如上所述，通过使用包含导电材料(优选为诸如银颗粒的金属颗粒)和树脂材料的导电接合材料、或烧结金属(优选烧结银)作为接合材料BD，可以增加接合材料BD和密封部分MR之间的粘合力。因此，采用针对镀层PL1和接合材料BD的对策，以便防止密封部分MR的剥离。因此，如果能够提高在未形成镀层PL1的区域中的裸片焊盘DP的表面与密封部分MR之间的粘合力，则能够进一步增强防止密封部分MR的剥离的效果。
因此，下面将参考图25描述修改例子的半导体器件PKG(PKG1)，其中采用了用于提高未形成镀层PL1的区域中的裸片焊盘DP的表面与密封部分MR之间的粘合力的对策。
图25是表示本实施例的半导体器件PKG的修改例子的横截面图，并且对应于图7。图25通过使用小的凹凸部分示意性地示出了在裸片焊盘DP和引线LD中的粗糙区域。通过增加附图标记PKG1，图25所示的修改例子的半导体器件PKG在下面的描述中被称为半导体器件PKG1。
图25所示的修改例子的半导体器件PKG1与图1至图8的半导体器件PKG的不同在于以下几点。
也就是说，在图25所示的修改例子的半导体器件PKG1中，裸片焊盘DP的与密封部分MR接触的部分的表面经受粗糙化处理。此外，在图25所示的修改例子的半导体器件PKG1中，引线LD的与密封部分MR接触的部分的表面经受粗糙化处理。也就是说，裸片焊盘DP的表面(顶表面和侧表面)和引线LD的内引线部分的表面(顶表面、侧表面和底表面)经受粗糙化处理。图25所示的修改例子的半导体器件PKG1的另一种配置与图1至图8所示的上述半导体器件PKG大致相同，因此这里省略重复的说明。
在制造图25所示的修改例子的半导体器件PKG1的情况下，引线框架LF可以以下列方式制备。
引线框架LF通过处理金属板(铜板或铜合金板)来制造。此后，通过镀覆(优选电镀)，形成引线框架LF的裸片焊盘DP的顶表面上的镀层PL1、以及引线框架LF的引线LD的内引线部分的顶表面上的镀层PL2，然后使引线框架LF经受粗糙化处理。以这种方式，制备经过粗糙化处理、并在其中设置有镀层PL1和PL2的引线框架LF。
可替选地，在通过处理金属板(铜板或铜合金板)制造引线框架LF之后，对引线框架LF进行粗糙化处理。此后，通过镀覆(优选电镀)，形成引线框架LF的裸片焊盘DP的顶表面上的镀层PL1、以及引线框架LF的引线LD的内引线部分的顶表面上的镀层PL2。以这种方式，制备经过粗糙化处理、并在其中设置有镀层PL1和PL2的引线框架LF。
粗糙化处理增加了物体(物体表面)的表面粗糙度，例如可以通过刻蚀进行。作为表示表面粗糙度的程度的指标，例如，已知算术平均粗糙度(Ra)。在本实施例和修改例子中，算术平均粗糙度(Ra)可以适当地用作表示表面粗糙度的指标。
形成镀层PL1和PL2的工艺(电镀工艺)和粗糙化工艺中的任一个工艺都可以在另一个工艺之前执行。在形成镀层PL1和PL2的工艺(镀覆工艺)之后执行粗糙化工艺的情况下，在镀层PL1正下方的裸片焊盘DP的顶表面不被粗糙化。此外，在镀层PL2正下方的引线LD(内引线部分)的顶表面不被粗糙化。
在形成镀层PL1和PL2的工艺(镀覆工艺)之后执行粗糙化工艺的情况下，镀层PL1和PL2被暴露于用于粗糙化的化学剂(例如刻蚀剂)。然而，与由主要含有铜的金属材料形成的引线框架LF相比，由银(Ag)、金(Au)或铂(Pt)形成的镀层PL1和PL2几乎不被该化学剂刻蚀。因此，镀层PL1和PL2几乎不受粗糙化处理的影响，从而在未被镀层PL1覆盖的区域中的裸片焊盘DP的表面、以及未被电镀层PL2覆盖的区域中的引线LD的内引线部分的表面被选择性地粗糙化。因为镀层PL1和PL2几乎不受粗糙化处理的影响，所以当导线稍后耦合到镀层PL2时，不会发生任何不便。
同时，在粗糙化工艺之后执行形成镀层PL1和PL2的工艺(镀覆工艺)的情况下，在镀层PL1正下方的裸片焊盘DP的顶表面也被粗糙化，并且在镀层PL2正下方的引线LD(内引线部分)的顶表面也被粗糙化。在粗糙化处理后形成镀层PL1和PL2的情况下，在粗糙化表面上形成镀层PL1和PL2。即使在这种情况下，通过镀覆形成的镀层PL1和PL2的表面的平坦度在一定程度上也是高的。因此，当导线稍后耦合到镀层PL2时，不会发生任何不便。
在制造图25所示的修改例子的半导体器件PKG1的情况下，在步骤S1中制备的引线框架LF中，裸片焊盘DP的要被密封部分MR覆盖的区域被粗糙化。此外，在步骤S1中制备的引线框架LF中，引线LD的要被密封部分MR覆盖的区域被粗糙化。在步骤S1中制备的引线框架LF中，优选的是，裸片焊盘DP和引线LD中每个的、要露出而不被密封部分MR覆盖的区域不会被粗糙化。
除了对引线框架LF进行的粗糙化处理之外，图25所示的修改例子的半导体器件PKG1的制造工艺与上述参考图9至图18所示的制造工艺大致相同，并且这里省略重复的说明。
与密封部分MR接触的裸片焊盘DP的表面在表面粗糙化的情况下与该表面未被粗糙化、并且在一定程度上平坦的情况相比，与密封部分MR具有更高的粘合力。对于引线LD来说是一样的。
在图25所示的修改例子的半导体器件PKG1中，裸片焊盘DP的与密封部分MR接触的区域被粗糙化。具体地说，将裸片焊盘DP的整个侧表面和裸片焊盘DP的未形成镀层PL1的顶表面DPa的区域粗糙化。由于这种配置，可以提高裸片焊盘DP和密封部分MR彼此接触的区域中的、裸片焊盘DP与密封部分MR之间的粘合力。因此，能够进一步提高防止密封部分MR剥离的效果。由于由镀层PL1覆盖的区域中的裸片焊盘DP的顶表面DPa不与密封部分MR接触，所以其可以被粗糙化或不被粗糙化。
另外，在图25所示的修改例子的半导体器件PKG1中，引线LD的要与密封部分MR接触的区域被粗糙化。具体地说，引线LD的内引线部分的顶表面、侧表面和底表面被粗糙化。由于这种配置，可以提高引线LD与密封部分MR之间的粘合力。由于由镀层PL2覆盖的区域中的引线LD(内引线部分)的顶表面不与密封部分MR接触，所以其可以被粗糙化或不被粗糙化。
此外，优选的是，引线LD的外引线部分不被粗糙化。这是因为，如果引线框架LF中引线LD的外引线部分也被粗糙化，则当在模制工艺中形成密封部分MR时，树脂材料粘附到引线框架LF的引线LD的外部引线部分作为树脂毛刺，且难以除去那些树脂毛刺。通过在每个引线LD中使内引线部分粗糙化、并且使外引线部分不被粗糙化，可以增强引线LD的内引线部分与密封部分MR之间的粘合力，并且还可以防止树脂毛刺被留在引线LD的外引线部分中。
此外，虽然优选在形成密封部分MR时，使裸片焊盘DP的、要与密封部分MR接触的部分变粗糙，但是优选的是，即使形成密封部分MR时也要露出而不被密封部分MR覆盖的部分不被粗糙化。也就是说，如图25的修改例子的半导体器件PKG1中那样，在从密封部分MR的底表面MRb露出裸片焊盘DP的底表面DPb的情况下，优选的是不使裸片焊盘DP的底表面DPb粗糙化。这是因为，如果引线框架LF的裸片焊盘DP的、即使在形成密封部分MR时也要露出而不被密封部分MR覆盖的部分(此处是裸片焊盘DP的底表面DPb)也被粗糙化，在密封部分MR的形成期间的树脂毛刺粘附到该粗糙化的部分，并且难以去除那些树脂毛刺。因此，在裸片焊盘DP中，当形成密封部分MR时要被密封部分MR覆盖的部分被粗糙化，但要露出而不被密封部分MR覆盖的部分(这里是裸片焊盘DP的底表面DPb)不被粗糙化。通过这种配置，可以增加裸片焊盘DP与密封部分MR之间的粘合力，并且也可以容易地防止树脂毛刺留在裸片焊盘DP的露出表面(此处是裸片焊盘DP的底表面DPb)上。
此外，在裸片焊盘DP的底表面DPb被密封部分MR覆盖并且因此不被露出的情况下，优选地使裸片焊盘DP的底表面DPb粗糙化。以这种方式，能够提高裸片焊盘DP的底表面DPb与密封部分MR之间的粘合力。
在裸片焊盘DP和引线LD中，粗糙化区域的表面粗糙度比未粗糙化区域的表面粗糙度更粗糙。
因此，在修改例子的半导体器件PKG1中，裸片焊盘DP的、未形成镀层PL1的顶表面DPa的区域的表面粗糙度比引线LD的、从密封部分MR(外引线部分)露出的区域的表面粗糙度更粗糙。此外，裸片焊盘DP的侧表面的表面粗糙度比引线LD的、从密封部分MR露出的区域(外部引线部分)的表面粗糙度更粗糙。利用这种配置，能够提高裸片焊盘DP与密封部分MR之间的粘合力，并且还可以容易地防止树脂毛刺留在引线LD的外引线部分中。此外，引线LD的由密封部分MR覆盖的区域(内引线部分)的表面粗糙度比引线LD的、从密封部分MR露出的区域(外引线部分)的表面粗糙度更粗糙。通过这种配置，可以提高引线LD与密封部分MR之间的粘合力，并且也可以容易地防止树脂毛刺留在引线LD的外引线部分中。
可以在引线LD的、从密封部分MR(外引线部分)露出的区域的表面上形成镀层(外镀层)。在这种情况下，引线LD的、从密封部分MR露出的区域(外引线部分)的表面粗糙度不是外镀层的表面粗糙度，而是在外镀层下方的引线LD本身的表面粗糙度(引线LD主要包含铜)。
此外，如上所述，在从密封部分MR的底表面MRb露出裸片焊盘DP的底表面DPb的情况下，优选不使裸片焊盘DP的底表面DPb粗糙化。在这种情况下，裸片焊盘DP的顶表面DPa中的未形成镀层PL1的区域的表面粗糙度、以及裸片焊盘DP的侧表面的表面粗糙度比裸片焊盘DP的底表面DPb表面粗糙度更粗糙。通过这种配置，可以提高裸片焊盘DP和密封部分MR之间的粘合力，并且也可以容易地防止树脂毛刺留在裸片焊盘DP的底表面DPb上。此外，引线LD的、由密封部分MR覆盖的区域(内引线部分)的表面粗糙度比裸片焊盘DP的底表面DPb的表面粗糙度更粗糙。通过这种配置，可以提高引线LD与密封部分MR之间的粘合力，并且也可以容易地防止树脂毛刺留在裸片焊盘DP的底表面DPb上。
此外，镀层PL1和PL2通过镀覆形成，因此其表面的平坦度高。因此，裸片焊盘DP的、不形成镀层PL1的顶表面的区域的表面粗糙度比镀层PL1的(顶表面的)表面粗糙度更粗糙。这在图25的修改例子的半导体器件PKG1和图1至图8的半导体器件PKG中都是相同的。然而，与在图1至图8所示的半导体器件PKG中相比，在图25的修改例子的半导体器件PKG1中，裸片焊盘DP的顶表面中的、未形成镀层PL1的区域的表面粗糙度与镀层PL1的表面粗糙度之间的差异更大，这是因为在图25的修改例子的半导体器件PKG1中执行了粗糙化处理。
以下参照图26和图27说明本实施例的半导体器件PKG的另一修改例子。
图26是表示本实施例的半导体器件PKG的另一修改例子的横截面图，且对应于图26。在下面的描述中通过添加参考标记PKG2，图26所示的修改例子的半导体器件PKG被称为半导体器件PKG2。图27是图26的半导体器件PKG2的一部分的透视平面图(局部放大透视平面图)，同时该部分被放大并且对应于图8。图27示出了半导体器件PKG2中的裸片焊盘DP及其周围部分，同时放大它们。此外，如图27所示，以实线示出了安装在裸片焊盘DP的顶表面上的半导体芯片CP的位置(外周的位置)，用长虚线双短虚线示出形成在裸片焊盘DP的顶表面DPa上的镀层PL1a上的位置(外周的位置)，用长虚线短虚线示出接合材料BDa的位置(外周的位置)，用虚线示出半导体芯片CP中的电路形成区域CC，如图8所示。
图26和图27所示的修改例子的半导体器件PKG2与图1至图8所示的半导体器件PKG不同之处在于，镀层PL1a的平面尺寸与半导体芯片CP的平面尺寸之间的关系。
也就是说，在图26和图27所示的修改例子的半导体器件PKG2中，对应于上述镀层PL的镀层PL1a形成在裸片焊盘DP的顶表面DPa上。半导体芯片CP经由与上述接合材料BD对应的接合材料BDa安装在裸片焊盘DP的顶表面DPa上的镀层PL1a上。除了平面尺寸(平面面积)之外，镀层PL1a与上述镀层PL1相同或相似，并且除了平面尺寸(平面面积)之外，接合材料BDa与上述接合材料BD相同或相似。
在图1至图8所示的半导体器件PKG中，镀层PL1的平面尺寸(平面面积)小于半导体芯片CP的平面尺寸(平面面积)，并且镀层PL1在平面图中被包括在半导体芯片CP中。相反，在图26和图27所示的修改例子的半导体器件PKG2中，镀层PL1a的平面尺寸(平面面积)大于半导体芯片CP的平面尺寸(平面面积)，并且半导体芯片CP在平面图中被包括在镀层PL1a中。
也就是说，图26和图27所示的修改例子的半导体器件PKG2中的镀层PL1a的平面尺寸(平面面积)，比在图1至图8所示的半导体器件PKG的镀层PL1的平面尺寸(平面面积)更大。在图1至图8的半导体器件PKG中半导体芯片CP在平面图中包括镀层PL1，而在图26和图27所示的修改例子中的半导体器件PKG2中镀层PL1a在平面图中包括半导体芯片CP。
然而，在图1至图8的半导体器件PKG和在图26和图27所示的修改例子中的半导体器件PKG2的相同之处在于，镀层(PL1或PL1a)被接合材料(BD或BDa)覆盖，而不与密封部分MR接触。
因此，同样在图26和图27所示的修改例子中的半导体器件PKG2中，镀层PL1a在平面图中被包括在接合材料BDa中，并且完全被接合材料BDa覆盖，从而防止了镀层PL1a与密封部分MR的接触。
同样在图26和图27所示的修改例子中的半导体器件PKG2中，形成在裸片焊盘DP的顶表面DPa上的镀层PL1a完全被接合材料BDa覆盖。因此，不会产生其中镀层PL1a和密封部分MR彼此接触的部分。如果存在其中镀层PL1a和密封部分MR彼此接触的区域，该区域可以是密封部分MR的剥离的起始点。然而，由于形成在裸片焊盘DP的顶表面DPa上的镀层PL1a完全被接合材料BDa覆盖，所以可以防止镀层PL1a和密封部分MR之间的接触。因此，可以防止密封部分MR的剥离从镀层PL1a和密封部分MR之间的接触区域作为起始点进行的现象。因此，与上述的图20至图24的第二研究例子相比，图26和图27所示的修改例子中的半导体器件PKG2可以更适当地抑制或防止密封部分MR的剥离，从而提高半导体器件的可靠性。
然而，图1至图8的半导体器件PKG比图26和图27所示的修改例子中的半导体器件PKG2更有利在以下几点。
也就是说，更容易获得镀层(PL1或PL1a)完全被接合材料(BD或BDa)覆盖的结构，即与图26和图27所示的修改例子中的半导体器件PKG2相比，在图1至图8的半导体器件PKG中，镀层(PL1或PL1a)不与密封部分MR接触。
在裸片接合工艺中，未固化的接合材料(BD1)被半导体芯片CP的背表面按压而扩散。因此，在固化接合材料(BD1)后，固化的接合材料BD存在于半导体芯片CP的整个背表面下方。因此，如果镀层PL1的平面尺寸被设定为小于半导体芯片CP的平面尺寸，并且镀层PL1被设计为在平面图中被包括在半导体芯片CP中，如图1至图8的半导体器件PKG中那样，则整个镀层PL1不可避免地被接合材料BD覆盖，从而可以容易且准确地防止镀层PL1与密封部分MR的接触。
同时，在图26和图27所示的修改例子中的半导体器件PKG2中，仅在接合材料(BD1)固化之前通过半导体芯片CP的背表面按压以便在裸片接合中扩散，不足以通过接合材料(BD1)完全覆盖镀层PL1a。因此，在图26和图27所示的修改例子中的半导体器件PKG2中，需要设计将用于裸片接合的接合材料(BD1)供给(涂覆)到裸片焊盘DP(镀层PL1a)上的工艺，使得镀层PL1a完全被接合材料BDa覆盖。例如，当将诸如银(Ag)浆的导电浆型接合材料(BD1)供给(涂覆)到裸片焊盘DP的顶表面DPa(镀层PL1a)上时，执行例如增加银(Ag)浆的供给量(涂覆量)或者增加排出银(Ag)浆的喷嘴的数量，使得镀层PL1a完全被接合材料BDa覆盖。
因此，与图26和图27所示的修改例子中的半导体器件PKG2相比，其中在平面图中镀层PL1被包括在半导体芯片CP中的图1至图8的半导体器件PKG，可以更容易且更准确地获得其中镀层PL1完全被接合材料BD覆盖并且不与密封部分MR接触的结构。因此，与图26和图27所示的修改例子中的半导体器件PKG2相比，图1至图8的半导体器件PKG可以更多地提高半导体器件的可靠性，可以更多地提高半导体器件的制造成品率，并且可以使半导体器件的制造工艺的管理更容易。
另外，在图26和图27所示的修改例子中的半导体器件PKG2中，需要增加供给(涂覆)到裸片焊盘DP(镀层PL1a)的顶表面DPa上的银(Ag)浆(接合材料BD1)的量。这导致半导体器件的制造成本的增加。因此，同样从抑制半导体器件的制造成本的观点而言，图1至图8的半导体器件PKG比图26和图27所示的修改例子中的半导体器件PKG2更有利。
另外，在图26和图27所示的修改例子中的半导体器件PKG2中，当将银(Ag)浆(接合材料BD1)供给(涂覆)到裸片焊盘DP(镀层PL1a)的顶表面DPa上时，增加将银(Ag)浆(接合材料BD1)排出的喷嘴的数量是有效的。然而，为了增加喷嘴的数量，需要改变制造装置(银浆涂覆装置)。另一方面，在图1至图8的半导体器件PKG中，可以通过使用通常使用的制造装置(银浆涂覆装置)将银(Ag)浆(接合材料BD1)供给(涂覆)到裸片焊盘DP(镀层PL1)的顶表面DPa上。同样从这个观点来看，图1至图8的半导体器件PKG比图26和图27所示的修改例子中的半导体器件PKG2更有利。
在上文中，已经通过实施例具体描述了本申请的发明人所做的发明。然而，当然可以理解，本发明不限于上述实施例，并且可以在不脱离其要旨的范围内以各种方式进行改变。

Claims (20)

1.一种半导体器件，包括：
半导体芯片；
芯片安装部分，具有主表面、和在所述主表面的相对侧上的背表面，在所述主表面上安装有所述半导体芯片；
多个引线；和
密封体，密封所述半导体芯片、所述芯片安装部分的至少一部分以及所述引线的至少一部分，
其中所述芯片安装部分和所述引线由主要包含铜的金属材料制成，
其中在所述芯片安装部分的所述主表面上形成镀层，
其中所述镀层由银镀层、金镀层或铂镀层形成，
其中所述半导体芯片经由第一接合材料安装在所述芯片安装部分的所述主表面上的所述镀层上，以及
其中所述镀层被所述第一接合材料覆盖，以不与所述密封体接触。
2.根据权利要求1所述的半导体器件，
其中所述镀层在平面图中被包括在所述半导体芯片中。
3.根据权利要求2所述的半导体器件，
其中所述镀层的面积在平面图中等于或大于所述半导体芯片的面积的70％。
4.根据权利要求2所述的半导体器件，
其中所述半导体芯片中的电路形成区域在平面图中被包括在所述镀层中。
5.根据权利要求1所述的半导体器件，
其中所述第一接合材料由包含导电材料和树脂材料的导电接合材料形成。
6.根据权利要求1所述的半导体器件，
其中所述第一接合材料由烧结金属形成。
7.根据权利要求1所述的半导体器件，
其中所述芯片安装部分的所述背表面从所述密封体露出。
8.根据权利要求1所述的半导体器件，还包括多个导线，所述多个导线分别电耦合所述半导体芯片的多个焊盘电极、以及所述引线，
其中所述密封体密封所述导线。
9.根据权利要求1所述的半导体器件，
其中所述芯片安装部分的所述主表面中的、其中没有形成所述镀层的第一区域具有比所述镀层的表面粗糙度更粗糙的表面粗糙度。
10.根据权利要求9所述的半导体器件，
其中所述芯片安装部分的所述主表面中的、其中没有形成所述镀层的所述第一区域具有比从所述密封体露出的、所述引线的第二区域的表面粗糙度更粗糙的表面粗糙度。
11.根据权利要求1所述的半导体器件，
其中与所述密封体接触的所述芯片安装部分的区域被粗糙化。
12.根据权利要求1所述的半导体器件，
其中所述镀层是银层。
13.一种半导体器件的制造方法，包括以下步骤：
(a)制备引线框架，所述引线框架包括芯片安装部分和多个引线，所述芯片安装部分具有在其上形成镀层的主表面；
(b)经由接合材料，将半导体芯片安装在所述引线框架的所述芯片安装部分的所述主表面上的所述镀层上；
(c)固化所述接合材料；和
(d)形成密封体，所述密封体密封所述半导体芯片、所述芯片安装部分的至少一部分以及所述引线的至少一部分，
其中在步骤(a)中制备的所述引线框架由主要包含铜的金属材料制成，
其中所述镀层由银镀层、金镀层或铂镀层形成，以及
其中在步骤(b)中，所述接合材料包含导电材料和树脂材料，并且当安装所述半导体芯片时，所述镀层被所述接合材料覆盖以不被露出。
14.根据权利要求13所述的半导体器件的制造方法，在步骤(b)之后并且在步骤(c)之前，还包括步骤(b1)，分别经由多条导线电耦合所述半导体芯片的多个焊盘电极和所述引线，
其中所述密封体还密封所述导线。
15.根据权利要求13所述的半导体器件的制造方法，
其中在步骤(b)中安装的所述半导体芯片在平面图中包括所述镀层。
16.根据权利要求15所述的半导体器件的制造方法，
其中所述镀层的面积等于或大于所述半导体芯片的面积的70％。
17.根据权利要求13所述的半导体器件的制造方法，
其中在步骤(c)中，所述接合材料包含多个银颗粒作为所述导电材料。
18.根据权利要求13所述的半导体器件的制造方法，
其中所述芯片安装部分的、在与所述主表面相对侧上的背表面从所述密封体露出。
19.根据权利要求13所述的半导体器件的制造方法，
其中所述镀层是银层。
20.根据权利要求13所述的半导体器件的制造方法，
其中在步骤(a)中制备的所述引线框架中，所述芯片安装部分的要由所述密封体覆盖的区域被粗糙化。
CN201711058025.7A 2016-11-25 2017-11-01 半导体器件及其制造方法 Active CN108109927B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016229032A JP6961337B2 (ja) 2016-11-25 2016-11-25 半導体装置
JP2016-229032 2016-11-25

Publications (2)

Publication Number Publication Date
CN108109927A true CN108109927A (zh) 2018-06-01
CN108109927B CN108109927B (zh) 2023-01-06

Family

ID=62191066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711058025.7A Active CN108109927B (zh) 2016-11-25 2017-11-01 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US10522446B2 (zh)
JP (1) JP6961337B2 (zh)
CN (1) CN108109927B (zh)
HK (1) HK1252326A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
US10763195B2 (en) * 2018-03-23 2020-09-01 Stmicroelectronics S.R.L. Leadframe package using selectively pre-plated leadframe
JP7280261B2 (ja) * 2018-07-12 2023-05-23 ローム株式会社 半導体素子および半導体装置
WO2020240866A1 (ja) * 2019-05-31 2020-12-03 Ｊｘ金属株式会社 半導体デバイス
DE112021001570T5 (de) * 2020-03-11 2022-12-22 Rohm Co., Ltd. Halbleiterbauteil
JP2022046334A (ja) * 2020-09-10 2022-03-23 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JPWO2022196278A1 (zh) * 2021-03-17 2022-09-22

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
US20020168796A1 (en) * 2001-05-11 2002-11-14 Hitachi, Ltd. Manufacturing method of a semiconductor device
US20110186340A1 (en) * 2009-07-21 2011-08-04 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, and light-emitting device
JP2011171770A (ja) * 2011-06-06 2011-09-01 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
CN102299086A (zh) * 2010-06-28 2011-12-28 三星电子株式会社 半导体封装件及其制造方法和系统
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法
US20130228907A1 (en) * 2012-03-01 2013-09-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN103390604A (zh) * 2012-05-10 2013-11-13 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
US20140001620A1 (en) * 2012-06-27 2014-01-02 Renesas Electronics Corporation Method for manufacturing semiconductor device, and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846116A (ja) 1994-07-28 1996-02-16 Mitsubishi Denki Metetsukusu Kk リードフレーム及びその製造方法
JP2010171271A (ja) * 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
JP5975911B2 (ja) 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
US20020168796A1 (en) * 2001-05-11 2002-11-14 Hitachi, Ltd. Manufacturing method of a semiconductor device
US20110186340A1 (en) * 2009-07-21 2011-08-04 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, and light-emitting device
CN102299086A (zh) * 2010-06-28 2011-12-28 三星电子株式会社 半导体封装件及其制造方法和系统
JP2011171770A (ja) * 2011-06-06 2011-09-01 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法
US20130228907A1 (en) * 2012-03-01 2013-09-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN103390604A (zh) * 2012-05-10 2013-11-13 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
US20140001620A1 (en) * 2012-06-27 2014-01-02 Renesas Electronics Corporation Method for manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
JP2018085480A (ja) 2018-05-31
US10522446B2 (en) 2019-12-31
US20180151479A1 (en) 2018-05-31
CN108109927B (zh) 2023-01-06
HK1252326A1 (zh) 2019-05-24
JP6961337B2 (ja) 2021-11-05

Similar Documents

Publication Publication Date Title
CN108109927A (zh) 半导体器件及其制造方法
US6373131B1 (en) TBGA semiconductor package
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
CN103295922B (zh) 半导体器件的制造方法和半导体器件
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
JP2010062365A (ja) 半導体装置およびその製造方法
JPH02285646A (ja) 半導体装置
WO2023098545A1 (zh) 大电流功率半导体器件的封装结构及其封装方法
TWI764526B (zh) 半導體封裝結構
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2019040994A (ja) 半導体装置およびその製造方法
US20050263482A1 (en) Method of manufacturing circuit device
CN108231704B (zh) 半导体模块
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP2010073994A (ja) ウインドウ型ｂｇａパッケージ及びその製造方法
JP5569097B2 (ja) 半導体装置及びリードフレーム
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
US9190355B2 (en) Multi-use substrate for integrated circuit
JP4994883B2 (ja) 樹脂封止型半導体装置
KR20130004395U (ko) 반도체 패키지
US20230068886A1 (en) Packaged semiconductor device, leadframe and method for improved bonding
TWI236752B (en) Semiconductor package with heat spreader

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1252326

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant