JP2022046334A - リードフレーム、半導体装置及びリードフレームの製造方法 - Google Patents

リードフレーム、半導体装置及びリードフレームの製造方法 Download PDF

Info

Publication number
JP2022046334A
JP2022046334A JP2020152327A JP2020152327A JP2022046334A JP 2022046334 A JP2022046334 A JP 2022046334A JP 2020152327 A JP2020152327 A JP 2020152327A JP 2020152327 A JP2020152327 A JP 2020152327A JP 2022046334 A JP2022046334 A JP 2022046334A
Authority
JP
Japan
Prior art keywords
lead frame
die pad
recess
region
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020152327A
Other languages
English (en)
Other versions
JP7506564B2 (ja
Inventor
健太郎 金子
Kentaro Kaneko
吉雄 古畑
Yoshio Furuhata
浩之佑 小林
Konosuke Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020152327A priority Critical patent/JP7506564B2/ja
Priority to CN202111037742.8A priority patent/CN114171486A/zh
Priority to US17/469,129 priority patent/US11756866B2/en
Publication of JP2022046334A publication Critical patent/JP2022046334A/ja
Application granted granted Critical
Publication of JP7506564B2 publication Critical patent/JP7506564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】形成工程の複雑化を回避しつつ接合材の流出を防止すること。【解決手段】リードフレームは、半導体素子の搭載面を有するダイパッドと、前記搭載面に設けられた凹部と、前記ダイパッドの周囲に配置されるリードとを有し、前記凹部は、前記凹部の開口面から前記ダイパッドの厚さ未満の深さに位置する底面と、前記底面から突起する複数の突起部と、前記底面から陥没する陥没部とを有する。【選択図】図２

Description

本発明は、リードフレーム、半導体装置及びリードフレームの製造方法に関する。
近年、例えばＩＣ（Integrated Circuit）チップなどの半導体素子を金属製のリードフレームに搭載する半導体装置が知られている。すなわち、例えばリードフレームの中央に設けられる面状のダイパッドに半導体素子が搭載され、この半導体素子がダイパッドの周囲に設けられる複数のリードに例えばワイヤボンディングによって接続される。そして、リードフレームに搭載された半導体素子が例えばエポキシ樹脂などの樹脂によって封止され、半導体装置が形成されることがある。
このような半導体装置では、半導体素子は、例えばはんだ又はダイアタッチペーストなどによってダイパッドに接合されるのが一般的である。はんだ又はダイアタッチペーストなどの接合材は、ダイパッド上の半導体素子の接合領域の周囲へ流出する恐れがあるため、接合領域の周囲に溝を形成し、接合材の流出を防止することなどが考えられている。
特開２０１４－２０３８６１号公報 特開２０１３－０５８５４２号公報
しかしながら、接合材の流出を防止する場合には、リードフレームの形成工程が複雑化するという問題がある。すなわち、例えば上述したように、接合領域の周囲に溝を形成する場合には、リードフレームのダイパッドを形成した後、ダイパッドに溝を形成する加工が行われるため、リードフレームを形成する工程数が増加する。一方、接合材の流出を防止する構造が設けられないと、ダイパッドの周囲にまで接合材が流出することがあり、半導体素子のワイヤボンディングが阻害されたり、半導体装置の信頼性が低下したりする。
開示の技術は、かかる点に鑑みてなされたものであって、形成工程の複雑化を回避しつつ接合材の流出を防止することができるリードフレーム、半導体装置及びリードフレームの製造方法を提供することを目的とする。
本願が開示するリードフレームは、１つの態様において、半導体素子の搭載面を有するダイパッドと、前記搭載面に設けられた凹部と、前記ダイパッドの周囲に配置されるリードとを有し、前記凹部は、前記凹部の開口面から前記ダイパッドの厚さ未満の深さに位置する底面と、前記底面から突起する複数の突起部と、前記底面から陥没する陥没部とを有する。
本願が開示するリードフレーム、半導体装置及びリードフレームの製造方法の１つの態様によれば、形成工程の複雑化を回避しつつ接合材の流出を防止することができるという効果を奏する。
図１は、一実施の形態に係るリードフレーム集合体の具体例を示す図である。 図２は、一実施の形態に係るリードフレームの構造を示す図である。 図３は、リードフレームの製造方法を示すフロー図である。 図４は、ＤＦＲラミネート工程の具体例を示す図である。 図５は、露光工程の具体例を示す図である。 図６は、現像工程の具体例を示す図である。 図７は、エッチング工程の具体例を示す図である。 図８は、ＤＦＲ剥離工程の具体例を示す図である。 図９は、ダイパッドの構造の具体例を示す平面図である。 図１０は、ダイパッドの構造の他の具体例を示す平面図である。 図１１は、ダイパッドの構造の他の具体例を示す図である。 図１２は、ダイパッドの構造の他の具体例を示す図である。 図１３は、レジスト塗布工程の具体例を示す図である。 図１４は、露光工程の具体例を示す図である。 図１５は、現像工程の具体例を示す図である。 図１６は、めっき工程の具体例を示す図である。 図１７は、レジスト剥離工程の具体例を示す図である。 図１８は、半導体素子の搭載を説明する図である。 図１９は、ワイヤボンディングを説明する図である。 図２０は、モールドを説明する図である。 図２１は、半導体装置の構造を示す図である。
以下、本願が開示するリードフレーム、半導体装置及びリードフレームの製造方法の一実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
図１は、一実施の形態に係るリードフレーム１００の集合体の具体例を示す図である。図１に示すように、リードフレーム１００は、枠体Ｆによって囲まれる領域に複数のリードフレーム１００が連結された集合体として製造される。図１に示す例では、例えば銅又は銅合金の金属板を材料としてエッチング及びめっきなどが施されることにより、４行２列に連結した８個のリードフレーム１００が製造されている。
このように複数のリードフレーム１００の集合体を製造することにより、リードフレーム１００を効率的に製造することができ、コストの低減を図ることができる。集合体として製造された複数のリードフレーム１００は、それぞれ個片化されて半導体素子などの電子部品を搭載するためのリードフレーム１００が得られる。個片化された各リードフレーム１００の外形は、例えば１辺が７０ｍｍの正方形であり、厚さは０．１～０．２５ｍｍである。
図２は、１つのリードフレーム１００の構造を示す図である。すなわち、図２（ａ）は、リードフレーム１００の平面図であり、図２（ｂ）は、図２（ａ）のＸ－Ｘ線における断面図である。
リードフレーム１００は、複数のリード１１０、ダイパッド１２０及び連結部１３０を有する。図２（ａ）に示すように、複数のリード１１０は、それぞれ枠体Ｆからダイパッド１２０の方向へ伸び、ダイパッド１２０は、連結部１３０によって枠体Ｆに連結されている。また、図２（ｂ）に示すように、リード１１０の上面とダイパッド１２０の上面とは同一の平面内に位置し、リード１１０の下面とダイパッド１２０の下面とは同一の平面内に位置する。つまり、リード１１０とダイパッド１２０の厚さは等しい。なお、リードフレーム１００を用いて半導体装置が形成される場合には、リードフレーム１００が図２の破線において切断されることにより、リード１１０及び連結部１３０が枠体Ｆから分離される。
リード１１０は、リードフレーム１００に半導体素子などの電子部品が搭載された場合に、この電子部品と外部の部品とを電気的に接続する端子を形成する。リードフレーム１００の半導体素子が搭載される上面側においては、リード１１０にめっき層１１１が形成されている。リードフレーム１００に半導体素子が搭載される場合には、半導体素子は、ワイヤボンディングによってめっき層１１１に接続される。そして、リードフレーム１００に搭載された半導体素子が封止樹脂によってモールドされて半導体装置が形成されると、リード１１０の下面及び枠体Ｆから切断された側面が封止樹脂から露出し、半導体装置の端子を形成する。
ダイパッド１２０は、リードフレーム１００の中央に形成される板状の領域であり、例えば４つの連結部１３０によって枠体Ｆに連結されている。ダイパッド１２０には、半導体素子が搭載される。具体的には、ダイパッド１２０の中央にダイパッド１２０の厚さ未満の深さの凹部１２１が形成され、凹部１２１内に半導体素子が搭載される。凹部１２１の底面１２１ａは、凹部１２１の開口面からダイパッド１２０の厚さ未満の深さに位置し、この底面１２１ａには、底面１２１ａから上方へ突起する複数の突起部１２２が設けられるとともに、底面１２１ａよりも下方へ陥没する陥没部１２３が形成されている。また、凹部１２１が形成される領域の外側には、側方へ迫り出す鍔部１２４が形成されている。
突起部１２２は、底面１２１ａの一部が底面１２１ａよりも浅い位置まで突起することにより形成される。すなわち、突起部１２２の上端は、底面１２１ａより上方で、かつ、ダイパッド１２０の上面より下方に位置する。突起部１２２は、凹部１２１内に半導体素子が搭載される際に、半導体素子の下面と底面１２１ａとを接合するはんだ又はダイアタッチペーストなどの接合材の密着性を向上する。すなわち、突起部１２２が形成されることにより底面１２１ａが粗面化され、突起部１２２が形成された底面１２１ａに接合材が密着する。
陥没部１２３は、底面１２１ａの周縁が底面１２１ａよりも深い位置まで陥没することにより形成される。すなわち、陥没部１２３の底部は、底面１２１ａより下方で、かつ、ダイパッド１２０の下面より上方に位置する。陥没部１２３は、凹部１２１内に半導体素子が搭載される際に、余分な接合材を収容して接合材が凹部１２１から溢れることを防止する。すなわち、陥没部１２３が形成されることにより、凹部１２１内に供給された過剰な接合材が陥没部１２３へ流れて収容され、接合材が凹部１２１の外方へ流出することを防止する。
鍔部１２４は、凹部１２１を囲む外周の上方部分がリード１１０の方向へ迫り出すことにより形成される。鍔部１２４は、リードフレーム１００及び半導体素子が封止樹脂によってモールドされる際に、リードフレーム１００が封止樹脂から脱落することを防止する。すなわち、鍔部１２４が形成されることにより、鍔部１２４の下方の切欠部分に封止樹脂が充填されるため、リードフレーム１００と封止樹脂の結合強度が向上する。
凹部１２１、突起部１２２、陥没部１２３及び鍔部１２４は、リード１１０及びダイパッド１２０がエッチングによって分離されて形成される際に同時に形成される。具体的には、リード１１０及びダイパッド１２０がエッチングによって分離される際に、ダイパッド１２０の上面側からハーフエッチングが行われることにより、凹部１２１が形成される。同様に、ダイパッド１２０の下面側からハーフエッチングが行われることにより、鍔部１２４の下方が切り欠かれて鍔部１２４が形成される。さらに、ダイパッド１２０の上面側からハーフエッチングが行われる際に、突起部１２２に対応する位置がレジストによって保護されることにより、レジスト部分のエッチングが抑制されて突起部１２２が形成される。そして、突起部１２２を形成するためのレジストの密度が調節されることにより、レジストの密度が疎な領域に陥没部１２３が形成される。このような凹部１２１、突起部１２２、陥没部１２３及び鍔部１２４の形成方法については、後に詳述する。
次いで、上記のように構成されるリードフレーム１００の製造方法について、図３に示すフロー図を参照しながら、具体的に例を挙げて説明する。以下に説明する工程は、例えば図１に示したようなリードフレーム１００の集合体に対して施されるが、以下では、１つのリードフレーム１００に注目して各工程の具体例を説明する。
まず、材料となる金属板に洗浄などの前処理が施された後、金属板の表面にエッチングレジストであるドライフィルムレジスト（ＤＦＲ：Dry Film Resist）がラミネートされる（ステップＳ１０１）。具体的には、例えば図４に示すように、厚さが０．１～０．２５ｍｍの銅又は銅合金からなる金属板２００の上面及び下面に、ＤＦＲ２１０がラミネートされる。
そして、リードフレーム１００の形状に合わせてＤＦＲ２１０の表面にパターンマスクが形成され、露光が行われることにより、パターンマスクが形成されていない部分のＤＦＲ２１０が硬化される（ステップＳ１０２）。具体的には、例えば図５に示すように、凹部１２１が形成される領域２１１については、上面のＤＦＲ２１０が硬化されずに、下面のＤＦＲ２１０が硬化される。また、鍔部１２４が形成される領域２１２については、上面のＤＦＲ２１０が硬化され、下面のＤＦＲ２１０が硬化されない。つまり、金属板２００の上面及び下面のいずれか一方からハーフエッチングされる領域においては、上面及び下面のいずれか一方のＤＦＲ２１０が硬化され、いずれか他方のＤＦＲ２１０が硬化されない。
これに対して、リード１１０とダイパッド１２０を分離する領域２１３については、上面及び下面の双方においてＤＦＲ２１０が硬化されない。つまり、金属板２００の上面及び下面の双方からエッチングされる領域においては、上面及び下面の双方のＤＦＲ２１０が硬化されない。
なお、図５においては、ＤＦＲ２１０の露光により硬化される部分を黒色に塗りつぶして示している。ＤＦＲ２１０の露光により硬化される部分は、現像後に残存する残存部となる。
凹部１２１が形成される領域２１１においては、上面のＤＦＲ２１０が硬化されないが、突起部１２２に対応する部分ではＤＦＲ２１０が硬化される。すなわち、領域２１１の上面のＤＦＲ２１０には、硬化される残存部が点在する。このとき、点在する残存部の密度は、領域２１１内の位置によって異なる。具体的には、領域２１１の中央部２１１ａでは残存部の密度が高く、周縁部２１１ｂでは残存部の密度が低い。換言すれば、領域２１１の中央部２１１ａでは単位面積当たりの残存部が占める面積が大きく、周縁部２１１ｂでは単位面積当たりの残存部の占める面積が小さい。このように、領域２１１内では、突起部１２２に対応するＤＦＲ２１０の残存部の密度が一様ではなく、残存部の密度が高い領域と低い領域とが存在する。
露光によりＤＦＲ２１０が硬化されると、ＤＦＲ２１０の現像が行われ（ステップＳ１０３）、硬化された残存部のみが金属板２００の表面に残存する。すなわち、例えば図６に示すように、ＤＦＲ２１０の残存部が金属板２００の表面を被覆し、残存部以外の部分では金属板２００が露出する状態となる。このように残存部が表面に残存する金属板２００は、エッチング液に浸漬されエッチングが行われる（ステップＳ１０４）。具体的には、例えば硫酸－過酸化水素や過硫酸塩などのエッチング液に金属板２００が浸漬されることにより、残存部に被覆されていない金属板２００の表面が溶解し、リードフレーム１００の形状に成形される。
すなわち、例えば図７に示すように、残存部に被覆されていない領域２１３においては、金属板２００が上面及び下面から溶解し、リード１１０とダイパッド１２０とが分離する。また、下面のみが残存部に被覆される領域２１１においては、金属板２００が上面から溶解しハーフエッチングされることで、凹部１２１が形成される。そして、領域２１１内に点在する残存部の位置では、残存部周囲からのエッチングにより突起部１２２が形成される。つまり、残存部によって被覆される部分では、残存部によって被覆されない部分よりもエッチングが抑制され、底面１２１ａよりも浅い位置までエッチングされた突起部１２２が形成される。さらに、残存部の密度が一様ではなく、領域２１１の周縁部２１１ｂでは残存部が疎であるため、この部分でのエッチングが促進され、底面１２１ａよりも深い位置までエッチングされた陥没部１２３が形成される。そして、上面のみが残存部に被覆される領域２１２においては、金属板２００が下面から溶解しハーフエッチングされることで、鍔部１２４が形成される。
このように、エッチングにより、リード１１０及びダイパッド１２０が分離されると同時に、ダイパッド１２０には凹部１２１及び鍔部１２４が形成される。また、凹部１２１内では、ＤＦＲ２１０の残存部の密度に応じてそれぞれ異なる深さまでのエッチングが行われ、凹部１２１の開口面からの深さが底面１２１ａとは異なる突起部１２２及び陥没部１２３が同時に形成される。
エッチングが完了すると、例えばアミン系又は非アミン系の剥離液を用いてＤＦＲ２１０が剥離され（ステップＳ１０５）、リード１１０及びダイパッド１２０を有するリードフレーム１００が得られる。すなわち、例えば図８に示すように、リード１１０及びダイパッド１２０が分離しており、ダイパッド１２０には、凹部１２１及び鍔部１２４が形成されたリードフレーム１００が得られる。凹部１２１内の底面１２１ａには、突起部１２２及び陥没部１２３が形成されている。
金属板２００の厚さが例えば０．２ｍｍ（２００μｍ）である場合、ダイパッド１２０の最上面（すなわち、凹部１２１の開口面）から底面１２１ａまでの深さは、例えば９０μｍ程度であり、突起部１２２の先端までの深さは、例えば８５μｍ程度である。したがって、底面１２１ａからの突起部１２２の高さは、例えば５μｍ程度である。また、ダイパッド１２０の最上面（すなわち、凹部１２１の開口面）から陥没部１２３までの深さは、例えば１１０～１２０μｍ程度である。したがって、陥没部１２３は、底面１２１ａから２０～３０μｍ程度の深さまで陥没している。
ここでは、ＤＦＲ２１０の残存部の密度の調節により、底面１２１ａには、一様ではない密度で複数の突起部１２２が形成され、突起部１２２が疎な領域に陥没部１２３が形成される。すなわち、底面１２１ａの中央部に突起部１２２が密に形成され、底面１２１ａの周縁部に突起部１２２が疎に形成されるため、陥没部１２３は、底面１２１ａの周縁部に形成される。例えば、図９に示すように、底面１２１ａの中央に近いほど突起部１２２の密度が高く、周縁に近いほど突起部１２２の密度が低いため、突起部１２２の密度が低い底面１２１ａの周縁に陥没部１２３が形成される。しかし、突起部１２２及び陥没部１２３の配置は、図９に示すものに限定されない。
例えば図１０に示すように、突起部１２２を同心円状に配置し、底面１２１ａの中央部において突起部１２２の密度を低くすることにより、底面１２１ａの中央部に陥没部１２３が形成されるようにしても良い。同様に、ＤＦＲ２１０の残存部の密度を調節することにより、底面１２１ａの周縁部と中央部に陥没部１２３を形成したり、底面１２１ａの四隅に陥没部１２３を形成したりすることも可能である。
また、例えば図１１（ａ）に示すように、円形に連続して突起する同心円の複数の突起部１２２を配置し、底面１２１ａの中央部に陥没部１２３が形成されるようにしても良い。この場合でも、図１１（ａ）のＹ－Ｙ線断面は、例えば図１１（ｂ）のようになり、突起部１２２は、凹部１２１の底面１２１ａよりも高い位置まで突起し、陥没部１２３は、凹部１２１の底面１２１ａよりも低い位置まで陥没する。
さらに、例えば図１２（ａ）に示すように、方形に連続して突起する同心の複数の突起部１２２を配置し、底面１２１ａの中央部に陥没部１２３が形成されるようにしても良い。この場合でも、図１２（ａ）のＺ－Ｚ線断面は、例えば図１２（ｂ）のようになり、突起部１２２は、凹部１２１の底面１２１ａよりも高い位置まで突起し、陥没部１２３は、凹部１２１の底面１２１ａよりも低い位置まで陥没する。
成形されたリードフレーム１００は、ＤＦＲ２１０の残渣などを洗浄する前処理が施された後、リード１１０の表面にめっきを行うためのレジストが塗布される（ステップＳ１０６）。具体的には、例えば図１３に示すように、リード１１０及びダイパッド１２０の表面全体にレジスト２２０が塗布される。
そして、リード１１０のめっき対象部分に合わせてレジスト２２０の表面にマスクが形成され、露光が行われることにより、マスクが形成されていない部分のレジスト２２０が硬化される（ステップＳ１０７）。具体的には、例えば図１４に示すように、リード１１０の上面の一部（ワイヤボンディング部分）以外のレジスト２２０が硬化される。なお、図１４においては、レジスト２２０の露光により硬化される部分を黒色に塗りつぶして示している。レジスト２２０の露光により硬化される部分は、現像後に残存する残存部となる。
露光によりレジスト２２０が硬化されると、レジスト２２０の現像が行われ（ステップＳ１０８）、硬化された残存部のみがリードフレーム１００の表面に残存する。すなわち、例えば図１５に示すように、レジスト２２０の残存部がリードフレーム１００の表面を被覆し、リード１１０の上面の一部のみが露出する状態となる。このようにリード１１０の上面の一部のみが露出するリードフレーム１００は、例えば銀めっき用のめっき液に浸漬されめっきが行われる（ステップＳ１０９）。具体的には、例えばシアン化銀とシアン化カリウムを主成分とするめっき液にリードフレーム１００が浸漬され、電解めっき又は無電解めっきが行われることにより、リード１１０の上面にめっき層１１１が形成される。
すなわち、例えば図１６に示すように、レジスト２２０によって被覆されていないリード１１０の上面の一部にめっき液に含まれる銀が析出し、例えば厚さ０．１～１０μｍのめっき層１１１が形成される。めっき層１１１が形成されると、例えば剥離液を用いてレジスト２２０が剥離され（ステップＳ１１０）、全体の表面のコーティングなどの後処理が行われることにより、リードフレーム１００が完成する。すなわち、例えば図１７に示すように、リード１１０の上面にめっき層１１１が形成され、ダイパッド１２０の中央に突起部１２２及び陥没部１２３を有する凹部１２１が形成されたリードフレーム１００が完成する。
このように、リード１１０及びダイパッド１２０を分離するエッチングの際に、ダイパッド１２０のハーフエッチングにより凹部１２１が形成されるとともに、凹部１２１の底面１２１ａに突起部１２２及び陥没部１２３が形成される。このため、リードフレーム１００を形成する工程数を増加させることなく、ダイパッド１２０の周囲へ接合材が流出することを防止するための凹部１２１を形成することができる。換言すれば、形成工程の複雑化を回避しつつ接合材の流出を防止することができる。また、接合材と凹部１２１の底面１２１ａとの密着性を向上するための突起部１２２を形成し、余分な接合材を収容するための陥没部１２３を形成することができる。
次に、リードフレーム１００に半導体素子を搭載して半導体装置を製造する工程について説明する。
半導体素子は、リードフレーム１００のダイパッド１２０に搭載される。具体的には、例えば図１８に示すように、はんだ又はダイアタッチペーストなどの接合材２３０によってダイパッド１２０の凹部１２１内に半導体素子２４０が接合される。このとき、凹部１２１の底面１２１ａには、突起部１２２が形成されているため、接合材２３０と底面１２１ａとの密着性が向上し、半導体素子２４０を確実にダイパッド１２０に接合することができる。また、凹部１２１内に半導体素子２４０が接合されるため、接合時に流動的な接合材２３０がダイパッド１２０の周囲に流出することがない。さらに、たとえ接合材２３０が過剰に供給された場合でも、余分な接合材が陥没部１２３によって収容され、接合材２３０が凹部１２１の外方へ溢れ出すことがない。
半導体素子２４０がダイパッド１２０に接合されると、例えば図１９に示すように、半導体素子２４０とリード１１０がワイヤボンディング接続される。すなわち、半導体素子２４０の電極がワイヤ２５０によってリード１１０のめっき層１１１と電気的に接続される。このとき、凹部１２１から接合材２３０が流出していないため、ワイヤボンディング接続が阻害されることはない。また、半導体素子２４０が凹部１２１内に搭載されるため、半導体素子２４０の上面の高さがリード１１０のめっき層１１１の高さに近づき、半導体装置の薄厚化が可能になると同時に、ワイヤ２５０の長さを短縮することができる。
そして、リードフレーム１００に搭載された半導体素子２４０を封止樹脂により封止するモールドが行われる。具体的には、半導体素子２４０を搭載したリードフレーム１００が金型に収容され、流動化した封止樹脂が金型内に注入される。そして、封止樹脂が所定の温度に加熱されて硬化することにより、例えば図２０に示すように、半導体素子２４０の周囲の空間に封止樹脂２６０が充填され、リードフレーム１００に搭載された半導体素子２４０が封止される。このとき、ダイパッド１２０に鍔部１２４が形成されているため、封止樹脂２６０が鍔部１２４の下方の切欠部分にまで充填され、リードフレーム１００と封止樹脂２６０の結合強度が向上する。すなわち、リードフレーム１００が封止樹脂２６０から脱落する可能性を低減することができる。
リードフレーム１００に搭載された半導体素子２４０が封止樹脂２６０によって封止されると、図２０に示す破線部分において、封止樹脂２６０が切断されるとともにリード１１０及び連結部１３０が枠体Ｆから切断される。これにより、リードフレーム１００から枠体Ｆが分離・除去され、例えば図２１に示すように、リード１１０、ダイパッド１２０、半導体素子２４０及び封止樹脂２６０を有する半導体装置が完成する。この半導体装置においては、リード１１０の下面と枠体Ｆから切断された側面とが封止樹脂２６０の下面及び側面から露出し、外部に接続する端子となる。また、ダイパッド１２０の下面が封止樹脂２６０の下面から露出する。
以上のように、本実施の形態によれば、金属板のエッチングによりリードとダイパッドを分離する際に、ダイパッドの中央をハーフエッチングして凹部を形成するとともに、凹部の領域におけるＤＦＲの密度を調節して底面に突起部及び陥没部を形成する。このため、工程数を増加させることなく、ダイパッドの中央に凹部を有し、凹部の底面に突起部及び陥没部を有するリードフレームを形成することができる。結果として、ダイパッドの凹部内に半導体素子を搭載することにより、半導体素子を接合する接合材が凹部から周囲に流出することがない。換言すれば、形成工程の複雑化を回避しつつ接合材の流出を防止することができる。また、凹部の底面に形成された突起部によって接合材の密着性を向上することができるとともに、凹部の底面に形成された陥没部によって余分な接合材を収容することができる。
１１０ リード
１１１ めっき層
１２０ ダイパッド
１２１ 凹部
１２１ａ 底面
１２２ 突起部
１２３ 陥没部
１２４ 鍔部
１３０ 連結部
２００ 金属板
２１０ ＤＦＲ
２２０ レジスト
２３０ 接合材
２４０ 半導体素子
２５０ ワイヤ
２６０ 封止樹脂

Claims (10)

  1. 半導体素子の搭載面を有するダイパッドと、
    前記搭載面に設けられた凹部と、
    前記ダイパッドの周囲に配置されるリードとを有し、
    前記凹部は、
    前記凹部の開口面から前記ダイパッドの厚さ未満の深さに位置する底面と、
    前記底面から突起する複数の突起部と、
    前記底面から陥没する陥没部とを有する
    ことを特徴とするリードフレーム。
  2. 前記複数の突起部は、
    前記底面の一部に第１の密度で形成され、前記底面の他の一部に前記第１の密度よりも低い第２の密度で形成され、
    前記陥没部は、
    前記底面の他の一部に形成される
    ことを特徴とする請求項１記載のリードフレーム。
  3. 前記複数の突起部は、
    前記凹部の開口面からの深さが前記底面よりも浅い位置に先端を有する
    ことを特徴とする請求項１記載のリードフレーム。
  4. 前記陥没部は、
    前記凹部の開口面からの深さが前記底面よりも深い位置まで陥没する
    ことを特徴とする請求項１記載のリードフレーム。
  5. 前記ダイパッドは、
    前記凹部の外周に形成され、前記リードの方向へ迫り出す鍔部
    を有することを特徴とする請求項１記載のリードフレーム。
  6. 前記リードは、
    前記搭載面と同じ側の面に形成されるめっき層
    を有することを特徴とする請求項１記載のリードフレーム。
  7. リードフレームと、
    前記リードフレームに搭載される半導体素子と、
    前記半導体素子を封止する封止樹脂とを有し、
    前記リードフレームは、
    前記半導体素子の搭載面を有するダイパッドと、
    前記搭載面に設けられた凹部と、
    前記ダイパッドの周囲に配置されるリードとを有し、
    前記凹部は、
    前記凹部の開口面から前記ダイパッドの厚さ未満の深さに位置する底面と、
    前記底面から突起する複数の突起部と、
    前記底面から陥没する陥没部とを有する
    ことを特徴とする半導体装置。
  8. 金属板に、両面がレジストに被覆されない第１の領域と、一方の面がレジストに被覆されるとともに他方の面が点在する複数のレジストに被覆される第２の領域とを形成し、
    前記第１の領域及び前記第２の領域を有する金属板をエッチングすることにより、前記第１の領域においてリードとダイパッドを分離し、前記第２の領域において底面に複数の突起部を有する凹部を前記ダイパッドに形成する
    工程を有することを特徴とするリードフレームの製造方法。
  9. 前記第１の領域と前記第２の領域とを形成する工程は、
    前記他方の面の一部が第１の密度で点在するレジストに被覆され、前記他方の面の他の一部が第１の密度よりも低い第２の密度で点在するレジストに被覆される第２の領域を形成し、
    前記エッチングする工程は、
    前記第２の領域の前記他の一部において前記底面よりも深く陥没する陥没部を有する凹部を前記ダイパッドに形成する
    ことを特徴とする請求項８記載のリードフレームの製造方法。
  10. 前記第１の領域と前記第２の領域とを形成する工程は、
    前記他方の面のみがレジストに被覆される第３の領域をさらに形成し、
    前記エッチングする工程は、
    前記第３の領域において前記凹部の外周から前記リードの方向へ迫り出す鍔部を前記ダイパッドに形成する
    ことを特徴とする請求項８記載のリードフレームの製造方法。
JP2020152327A 2020-09-10 2020-09-10 リードフレーム、半導体装置及びリードフレームの製造方法 Active JP7506564B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020152327A JP7506564B2 (ja) 2020-09-10 2020-09-10 リードフレーム、半導体装置及びリードフレームの製造方法
CN202111037742.8A CN114171486A (zh) 2020-09-10 2021-09-06 引线框架、半导体装置以及引线框架的制造方法
US17/469,129 US11756866B2 (en) 2020-09-10 2021-09-08 Lead frame and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152327A JP7506564B2 (ja) 2020-09-10 2020-09-10 リードフレーム、半導体装置及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2022046334A true JP2022046334A (ja) 2022-03-23
JP7506564B2 JP7506564B2 (ja) 2024-06-26

Family

ID=80469959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152327A Active JP7506564B2 (ja) 2020-09-10 2020-09-10 リードフレーム、半導体装置及びリードフレームの製造方法

Country Status (3)

Country Link
US (1) US11756866B2 (ja)
JP (1) JP7506564B2 (ja)
CN (1) CN114171486A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741158B2 (en) * 2006-06-08 2010-06-22 Unisem (Mauritius) Holdings Limited Method of making thermally enhanced substrate-base package
JP2009147094A (ja) 2007-12-14 2009-07-02 Panasonic Corp 半導体装置
JP5834647B2 (ja) 2011-09-07 2015-12-24 大日本印刷株式会社 リードフレームおよびその製造方法
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6603538B2 (ja) 2015-10-23 2019-11-06 新光電気工業株式会社 リードフレーム及びその製造方法
JP6961337B2 (ja) * 2016-11-25 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置
US10109563B2 (en) 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses

Also Published As

Publication number Publication date
US11756866B2 (en) 2023-09-12
JP7506564B2 (ja) 2024-06-26
US20220077028A1 (en) 2022-03-10
CN114171486A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US8354741B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
JPH10261753A (ja) 樹脂封止型半導体装置
JP6838104B2 (ja) 半導体装置用基板および半導体装置
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US7053492B2 (en) Circuit device and method of manufacturing the same
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
JP2013258348A (ja) 半導体装置の製造方法
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP2022046334A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
CN108155170B (zh) 引线框
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
KR101324223B1 (ko) 리드 프레임의 제조방법
JP6846484B2 (ja) 半導体装置用基板及びその製造方法、半導体装置
KR101297662B1 (ko) 리드프레임의 제조방법
KR101025775B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP2021090070A (ja) 半導体装置用基板及び半導体装置
JP2002124596A (ja) 半導体装置およびその製造方法
JP2005116886A (ja) 半導体装置の製造方法
JP2023073430A (ja) 半導体装置用基板および半導体装置
JP2022036015A (ja) 埋め込み構造およびその作製方法ならびに基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240614