JP2013258348A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013258348A
JP2013258348A JP2012134458A JP2012134458A JP2013258348A JP 2013258348 A JP2013258348 A JP 2013258348A JP 2012134458 A JP2012134458 A JP 2012134458A JP 2012134458 A JP2012134458 A JP 2012134458A JP 2013258348 A JP2013258348 A JP 2013258348A
Authority
JP
Japan
Prior art keywords
die pad
recess
semiconductor device
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012134458A
Other languages
English (en)
Inventor
Shingo Yutani
真吾 油谷
Kazuya Fukuhara
和矢 福原
Jun Shibata
潤 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012134458A priority Critical patent/JP2013258348A/ja
Publication of JP2013258348A publication Critical patent/JP2013258348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ダイパッドの露出面における樹脂バリの発生を抑制することのできる技術を提供する。
【解決手段】ダイパッドＤＰ１の裏面Ｄ１ｂに凹部（くり貫き）Ｄ１ｄ及びその周囲に凹部（溝）Ｄ１ｅを形成することにより、モールド工程において、キャビティのキャビティ面に対するダイパッドＤＰ１の面圧を向上させて、ダイパッドＤＰ１の裏面Ｄ１ｂの中央部までの樹脂の侵入を防ぎ、ダイパッドＤＰ１の裏面Ｄ１ｂにおける樹脂バリの発生を抑制する。
【選択図】図４

Description

本発明は半導体装置の製造技術に関し、例えば半導体チップが搭載されるダイパッドが封止体から露出する半導体装置及びその製造に好適に利用できるものである。
例えば特開２０１２−４６０５号公報（特許文献１）に、半導体チップを載せる素子搭載部が樹脂封止の裏面から露出している半導体装置において、露出している素子搭載部の露出面周囲に樹脂封止時に薄バリの発生を防止する突出壁を設ける技術が開示されている。
特開２０１２−４６０５号公報
前記特許文献１のように、半導体チップが搭載されるダイパッド（タブ、素子搭載部）を封止体（封止樹脂）から露出させる半導体装置では、できるだけ、このダイパッドの露出面が封止体を構成する樹脂の一部（樹脂バリ）で覆われていないことが好ましい。
しかしながら、前記特許文献１のように、ダイパッドの露出面の周縁部に突出壁（突出部、突起）を設けただけでは、その露出面に上記樹脂バリが形成される問題を十分に抑制できないことが、本発明者らの検討により明らかとなった。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、ダイパッドの露出面に凹部（くり貫き）及びその周囲に凹部（溝）を形成することにより、モールド工程においてキャビティのキャビティ面に対するダイパッドの面圧を向上させて、ダイパッドの露出面の中央部までの樹脂の侵入を防ぐ。
一実施の形態によれば、ダイパッドの露出面における樹脂バリの発生を抑制することができる。
実施の形態１による半導体装置の上面図である。 実施の形態１による半導体装置の下面（実装面）図である。 図１の封止体を透過させた透過平面図である。 図１のＸ−Ｘ´線に沿った断面図である。 図１のＹ−Ｙ´線に沿った断面図である。 実施の形態１によるリードフレームの平面図である。 図６のＸ−Ｘ´線に沿った断面図である。 実施の形態１によるダイパッドの裏面（露出面）側の拡大平面図である。 図８のＹ−Ｙ´線に沿った断面図である。 実施の形態１によるダイボンディング工程における半導体装置の下面（実装面）図である。 図１０のＸ−Ｘ´線に沿った断面図である。 実施の形態１によるワイヤボンディング工程における半導体装置の下面（実装面）図である。 図１２のＸ−Ｘ´線に沿った断面図である。 実施の形態１によるモールド工程における半導体装置の下面（実装面）図である。 図１４のＸ−Ｘ´線に沿った断面図である。 実施の形態１によるリード成形工程における半導体装置の下面（実装面）図である。 図１６のＸ−Ｘ´線に沿った断面図である。 実施の形態１による実装工程における半導体装置の断面図である。 実施の形態２による半導体装置の下面（実装面）図である。 図１９のＸ−Ｘ´線に沿った断面図である。 実施の形態２によるダイパッドの裏面（露出面）側の拡大平面図である。 図２１のＹ−Ｙ´線に沿った断面図である。 実施の形態の変形例による実装工程における放熱板を搭載した半導体装置の断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａから成る」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
≪半導体装置≫
実施の形態１による半導体装置を図１乃至図５を用いて説明する。
図１は、実施の形態１による半導体装置の上面図である。図２は、実施の形態１による半導体装置の下面（実装面）図である。図３は、図１の封止体を透過させた透過平面図である。図４は、図１のＸ−Ｘ´線に沿った断面図である。図５は、図１のＹ−Ｙ´線に沿った断面図である。
実施の形態１の半導体装置ＳＭ１は、図３乃至図５に示すように、ダイパッド（タブ、素子搭載部）ＤＰ１と、複数の吊りリードＨＬ１と、複数のリードＬ１と、半導体チップＳＣと、複数の導電性部材ＣＰ（導電性ワイヤＣＷ）と、封止体（封止樹脂）ＲＥ１とを有する。
詳細に説明すると、ダイパッドＤＰ１は、図４及び図５に示すように、半導体チップＳＣが搭載される主面（チップ搭載面）Ｄ１ａと、この主面Ｄ１ａとは反対側の裏面（露出面）Ｄ１ｂを有している。そして、ダイパッドＤＰ１の裏面Ｄ１ｂは、図２、図４及び図５に示すように、封止体ＲＥ１の表面（実施の形態１では、下面（実装面）Ｒ１ｂ）から露出している。封止体ＲＥ１の下面（実装面）Ｒ１ｂにはインデックス・マークＩＭが形成されている。
さらに、図２、図４及び図５に示すように、ダイパッドＤＰ１の裏面Ｄ１ｂにおける中央部には、ダイパッドＤＰ１の主面Ｄ１ａと裏面Ｄ１ｂとの間に位置する底面Ｄ１ｃを有する凹部（くり貫き：第１凹部）Ｄ１ｄが形成されている。
さらに、図２、図４及び図５に示すように、ダイパッドＤＰ１の裏面Ｄ１ｂにおける周縁部（ダイパッドＤＰ１の縁（各辺）から一定の幅を有する部分）、言い換えると、凹部（くり貫き）Ｄ１ｄの周囲には、この凹部（くり貫き）Ｄ１ｄとは異なる環状の他の凹部（溝：第２凹部）Ｄ１ｅが形成されている。すなわち、ダイパッドＤＰ１の裏面Ｄ１ｂの各辺に沿って設けられた凹部（溝）Ｄ１ｅで囲まれた領域、言い換えると、ダイパッドＤＰ１の裏面Ｄ１ｂにおいて周縁部よりも内側に位置する中央部に、この凹部（溝）Ｄ１ｅの容積よりも大きい容積から成る凹部（くり貫き）Ｄ１ｄが設けられている。
また、半導体装置ＳＭ１では、図１乃至図５に示すように、リードＬ１の一部（インナー部）は封止体ＲＥ１で覆われている。言い換えると、リードＬ１の他部（アウター部）は封止体ＲＥ１から露出している。そして、リードＬ１のうちの封止体ＲＥ１から露出した部分（他部、アウター部）は、図４に示すように、封止体ＲＥ１の上面Ｒ１ａ側から下面Ｒ１ｂ側に向かって折り曲げられている。すなわち、半導体装置ＳＭ１は、ＳＯＰ（Small Outline Package）型の半導体装置である。
また、半導体装置ＳＭ１では、図４及び図５に示すように、半導体チップＳＣの裏面とダイパッドＤＰ１の主面Ｄ１ａとが対向して、半導体チップＳＣがダイボンド材（接着剤）ＣＲを介してダイパッドＤＰ１の主面Ｄ１ａ上に配置されている。半導体チップＳＣの主面側には、例えば複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線と、この多層配線を覆うようにして形成された表面保護膜と、から構成される集積回路が形成されている。なお、実施の形態１のダイボンド材ＣＲは、導電性部材（例えば銀（Ａｇ）ペースト）から成る。また、非導電性部材（例えば樹脂材）から成るダイボンド材を使用してもよいが、導電性部材を使用することで、半導体チップＳＣの放熱性を向上することができる。
さらに、半導体チップＳＣの主面側には、図３及び図４に示すように、複数のボンディングパッド（電極パッド、表面電極）ＢＰが形成されている。この複数のボンディングパッドＢＰは、集積回路に形成された多層配線のうちの最上層の配線（例えばアルミニウム（Ａｌ））からなり、表面保護膜に形成された開口部により露出している。そして、複数のボンディングパッドＢＰと複数のリードＬ１の一部（インナー部）とが複数の導電性部材ＣＰにより電気的に接続されている。導電性部材ＣＰはワイヤ（導電性ワイヤＣＷ）であり、例えば銅（Ｃｕ）を主成分とする材料から成る。
また、半導体装置ＳＭ１では、図４及び図５に示すように、ダイパッドＤＰ１、吊りリードＨＬ１及びリードＬ１の各表面には、メッキ膜（メッキ層）ＰＦが形成されている。これにより、半導体装置ＳＭ１の一製造工程である実装工程において、ダイパッドＤＰ１及びリードＬ１の濡れ性（接合性）を向上することができる。すなわち、後述の図１８に示すように、半導体装置ＳＭ１のダイパッドＤＰ１及びリードＬ１と、実装基板（マザーボード）ＭＢの電極パッドＥＰａ及び電極パッドＥＰｂとをそれぞれ電気的に接続する際に使用される、導電性部材（半田材）から成る接合材ＣＳの、ダイパッドＤＰ１及びリードＬ１のそれぞれに対する濡れ性（接合性）を向上することができる。
なお、ダイパッドＤＰ１は、必ずしも、実装基板ＭＢの電極パッドＥＰａと接合されなくてもよい。しかし、半導体装置ＳＭ１の放熱性を向上すること、またはダイパッドＤＰ１を信号または電源（電源電位、基準電位）の経路として使用する場合には、このダイパッドＤＰ１に対応する電極パッドＥＰａを実装基板ＭＢに設けておき、この実装基板ＭＢの電極パッドＥＰａとダイパッドＤＰ１とを、接合材ＣＳを介して電気的に接続することが好ましい。
≪半導体装置の製造方法≫
次に、実施の形態１による半導体装置の製造方法について図６乃至図１７を用いて説明する。
図６は、実施の形態１によるリードフレームの平面図である。図７は、図６のＸ−Ｘ´線に沿った断面図である。図８は、実施の形態１によるダイパッドの裏面（露出面）側の拡大平面図である。図９は、図８のＹ−Ｙ´線に沿った断面図である。図１０は、実施の形態１によるダイボンディング工程における半導体装置の下面（実装面）図である。図１１は、図１０のＸ−Ｘ´線に沿った断面図である。図１２は、実施の形態１によるワイヤボンディング工程における半導体装置の下面（実装面）図である。図１３は、図１２のＸ−Ｘ´線に沿った断面図である。図１４は、実施の形態１によるモールド工程における半導体装置の下面（実装面）図である。図１５は、図１４のＸ−Ｘ´線に沿った断面図である。図１６は、実施の形態１によるリード成形工程における半導体装置の下面（実装面）図である。図１７は、図１６のＸ−Ｘ´線に沿った断面図である。
１．リードフレーム準備工程
まず、図６及び図７に示すように、複数のパッケージ領域ＰＡを有するリードフレームＬＦを準備する。また、使用するリードフレームＬＦは、例えば銅（Ｃｕ）を主成分とする金属から成る。なお、実施の形態１では、４つのパッケージ領域ＰＡを有するリードフレームＬＦを用いて説明するが、１つのリードフレームに１つのパッケージ領域ＰＡ、あるいは４つ以上のパッケージ領域ＰＡが設けられていてもよい。
また、各パッケージ領域ＰＡは、図６に示すように、ダイパッドＤＰ１と、このダイパッドＤＰ１を支持する複数の吊りリードＨＬ１と、複数の吊りリードＨＬ１の間に配置された複数のリードＬ１を有している。なお、実施の形態１のダイパッドＤＰ１の平面形状は、四角形から成る。詳細に説明すると、図８に示すように、ダイパッドＤＰ１の平面形状は長方形から成り、各角部は丸みを帯びている、言い換えると、面取りされている。そして、複数の吊りリードＨＬ１は、ダイパッドＤＰ１の２つの短辺にそれぞれ連結されている。一方、複数のリードＬ１は、ダイパッドＤＰ１の２つの長辺に沿って、それぞれ配置されている。また、図６に示すように、ダイパッドＤＰ１の中央部は半導体チップＳＣが搭載されるデバイス領域（チップ搭載領域）ＤＡである。
また、図８及び図９に示すように、ダイパッドＤＰ１は、半導体チップＳＣが搭載される主面Ｄ１ａと、この主面Ｄ１ａとは反対側の裏面Ｄ１ｂを有している。さらに、ダイパッドＤＰ１の裏面Ｄ１ｂにおける中央部には、ダイパッドＤＰ１の主面Ｄ１ａと裏面Ｄ１ｂとの間に位置する底面Ｄ１ｃを有する凹部（くり貫き）Ｄ１ｄが形成されている。さらに、ダイパッドＤＰ１の裏面Ｄ１ｂにおける周縁部、言い換えると、凹部（くり貫き）Ｄ１ｄの周囲には、この凹部（くり貫き）Ｄ１ｄとは異なる環状の他の凹部（溝）Ｄ１ｅが形成されている。すなわち、ダイパッドＤＰ１の裏面Ｄ１ｂの各辺に沿って設けられた凹部（溝）Ｄ１ｅで囲まれた領域、言い換えると、ダイパッドＤＰ１の裏面Ｄ１ｂにおいて周縁部よりも内側に位置する中央部に、この凹部（溝）Ｄ１ｅの容積よりも大きい容積から成る凹部（くり貫き）Ｄ１ｄが設けられている。
リードフレームＬＦの厚さが、例えば０．１２５ｍｍの場合、凹部（くり貫き）Ｄ１ｄ及び凹部（溝）Ｄ１ｅの深さは、例えば０．０１〜０．０２５ｍｍ程度である。また、図８に示すように、凹部（溝）Ｄ１ｅの幅ｗ２は、例えば０．１５ｍｍである。また、ダイパッドＤＰ１の外周から凹部（溝）Ｄ１ｅまでの距離Ｗ１及び凹部（溝）Ｄ１ｅから凹部（くり貫き）Ｄ１ｄまでの距離Ｗ３は、例えば０．１５ｍｍである。
また、実施の形態１で使用（準備）するリードフレームＬＦの表面には、図７及び図９に示すように、メッキ膜ＰＦが形成されている。実施の形態１のメッキ膜ＰＦは、３つ（３種類）のメッキ層から成る積層膜である。実施の形態１では、銅（Ｃｕ）を主成分とする金属から成るリードフレームＬＦの表面にニッケル（Ｎｉ）から成るメッキ層が形成され、このメッキ層上にパラジウム（Ｐｄ）から成るメッキ層が形成され、さらに、このメッキ層上に金（Ａｕ）から成るメッキ層が形成されている。メッキ膜ＰＦの厚さは、例えば１０μｍ以下である。
ここで、金（Ａｕ）層は、後のワイヤボンディング工程において使用される導電性ワイヤＣＷ（導電性部材ＣＰ）との接合性を向上できる接合層として機能する。また、ニッケル（Ｎｉ）層は、リードフレームＬＦを構成する銅（Ｃｕ）が金（Ａｕ）層へ拡散するのを抑制できるバリア層として機能する。さらに、パラジウム（Ｐｄ）層は、金（Ａｕ）層をニッケル（Ｎｉ）層上に形成するための接合層として機能する。
なお、各メッキ層の材料は、後の各工程（ダイボンディング工程（例えば２５０℃）、ワイヤボンディング工程（例えば２７０℃）、モールド工程（例えば１８０℃））における温度で溶融しないよう、これらの温度よりも融点が高い材料を使用することが好ましい。そのため、実施の形態１では、後の各工程の使用温度よりも高い融点を有するメッキ層として、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）を使用しているが、後の各工程で溶けないことのみ考慮すれば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）以外の材料を使用してもよい。なお、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）の融点はそれぞれ１,０６４℃、１,５５５℃及び１,４５５℃である。
上記のように、実施の形態１では、予めリードフレームＬＦの表面にメッキ膜ＰＦが形成されているため、後の工程においてメッキ膜ＰＦを形成するための工程を省略することができる。
なお、実施の形態１で使用するリードフレームＬＦは、例えば以下の手順によって製造されるが、これに限定されるものではない。
まず、１枚の金属板の主面、及びこの主面とは反対側の裏面にそれぞれマスクを配置する。そして、マスクが配置された金属板をエッチング液に浸すことで、各パターン（ダイパッドＤＰ１、吊りリードＨＬ１及びリードＬ１）を成形する。すなわち、実施の形態１で使用するリードフレームＬＦは、エッチング加工によって形成されたものである。その後、リードフレームＬＦをメッキ液に浸し、リードフレームＬＦの表面にメッキ膜ＰＦを形成する。そして、図７及び図９に示すように、メッキ膜ＰＦが形成された吊りリードＨＬ１の一部をプレス加工によって折り曲げることで、実施の形態１で使用するリードフレームＬＦが完成する。
以下の製造工程における説明では、特に明示しない限りは、単にリードフレームＬＦ、リードＬ１、吊りリードＨＬ１と記載した場合であっても、これらの表面には上記メッキ膜ＰＦが形成されている。
２．ダイボンディング工程
次に、図１０及び図１１に示すように、半導体チップＳＣの主面側を円筒コレットＣＣによって吸着し、保持した後、半導体チップＳＣをリードフレームＬＦのデバイス領域ＤＡへ搬送する。続いて、半導体チップＳＣの裏面とリードフレームＬＦのダイパッドＤＰ１の主面Ｄ１ａとを対向させて、導電性部材（例えば銀（Ａｇ）ペースト）から成るダイボンド材（接着剤）ＣＲを介してダイパッドＤＰ１の主面Ｄ１ａ上に半導体チップＳＣを固定する。
その後、ダイパッドＤＰ１の主面Ｄ１ａ上に半導体チップＳＣが固定されたリードフレームＬＦに対して、例えば２５０℃程度の熱処理を施す。この熱処理により、半導体チップＳＣの裏面とダイパッドＤＰ１の主面Ｄ１ａとの密着性等を向上させる。
３．ワイヤボンディング工程
次に、図１２及び図１３に示すように、リードフレームＬＦのダイパッドＤＰ１の裏面Ｄ１ｂに形成された凹部（くり貫き）Ｄ１ｄの底面Ｄ１ｃを支えるように、熱源を有するステージＳＴ上にリードフレームＬＦを配置して、リードフレームＬＦの安定性を確保する。この際、ダイパッドＤＰ１の凹部（くり貫）Ｄ１ｄの底面Ｄ１ｃとステージＳＴの搭載面（表面）とを接触させて、ダイパッドＤＰ１及び半導体チップＳＣの温度の再現性及び制御性を向上させる。
続いて、半導体チップＳＣの主面の縁辺に配置された複数のボンディングパッドＢＰと、ダイパッドＤＰ１の周囲に位置する複数のリードＬ１とを、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法（ボールボンディング法）により、複数の導電性部材ＣＰを用いてそれぞれ電気的に接続する。ワイヤボンディングの際には、ステージＳＴによって、ダイパッドＤＰ１及び半導体チップＳＣ等は、例えば２７０℃程度に加熱される。
実施の形態１では、導電性部材ＣＰに導電性ワイヤＣＷを用いた。具体的には、導電性ワイヤＣＷの先端をアーク放電により溶融して表面張力でボールを形成し、それをキャピラリ（円筒状の接続治具）ＣＡによりボンディングパッドＢＰ及びリードＬ１の表面に、例えば１２０ｋＨｚの超音波振動を加えながら熱圧着する。前述したように、複数のリードＬ１の表面には、メッキ膜（金（Ａｕ）層）ＰＦが形成されているので、リードＬ１と導電性ワイヤＣＷとの接合性が向上する。
また、主として、正ボンディング方式（半導体チップＳＣのボンディングパッドＢＰと導電性ワイヤＣＷの一部を接続した後に、リードＬ１と導電性ワイヤＣＷの他部を接続する方式）を用いるが、逆ボンディング方式（リードＬ１と導電性ワイヤＣＷの一部を接続した後に、半導体チップＳＣのボンディングパッドＢＰと導電性ワイヤＣＷの他部を接続する方式）を用いても良い。
４．モールド工程
次に、図１４及び図１５に示すように、複数の半導体チップＳＣが搭載されたリードフレームＬＦを金型成型機にセットする。詳細に説明すると、複数の半導体チップＳＣが搭載されたリードフレームＬＦを、下金型ＭＤａと上金型ＭＤｂの間に配置する。なお、金型成型機は、複数の半導体チップＳＣが搭載されたリードフレームＬＦが配置される下金型ＭＤａと、下金型ＭＤａの上方に位置し、この下金型ＭＤａと係合してリードフレームＬＦを密閉する上金型ＭＤｂとを有している。
金型成型機の上金型ＭＤｂ（または下金型ＭＤａ）には、樹脂（モールドレジン、溶融レジン、樹脂部材）の流入源となるカルＭＣ、及びカルＭＣと繋がり、主な流入経路となるランナＭＲが形成されている。さらに、下金型ＭＤａ及び上金型ＭＤｂには、それぞれ半導体チップＳＣを樹脂封止するパッケージ領域となるキャビティＣＶａ，ＣＶｂが形成されている。さらに、このキャビティＣＶａ，ＣＶｂ内に樹脂を流入する際の入り口となり、一方をキャビティＣＶａ，ＣＶｂに繋がり、他方をランナＭＲと繋がるゲートＭＧが上金型ＭＤｂ（または下金型ＭＤａ）に形成されている。
次に、下金型ＭＤａと上金型ＭＤｂとを閉じる。これにより、リードフレームＬＦを下金型ＭＤａと上金型ＭＤｂでクランプする。このとき、リードフレームＬＦを下金型ＭＤａと上金型ＭＤｂとの間に樹脂が洩れることのないように隙間無く挟み、リードフレームＬＦを固定する。また、図１５に示すように、ダイパッドＤＰ１の裏面Ｄ１ｂを下金型ＭＤａの表面（キャビティＣＶａの底面、キャビティ面）に接触させる。
次に、温度を上げて液状化した樹脂をキャビティＣＶａ，ＣＶｂ内に圧送して流し込み、キャビティＣＶａ，ＣＶｂ内を樹脂によって充填させる。これにより、半導体チップＳＣ、複数の導電性部材ＣＰ（導電性ワイヤＣＷ）、ダイパッドＤＰ１の半導体チップＳＣが搭載されていない主面Ｄ１ａ及び側面、リードＬ１の一部（インナー部）を樹脂で封入して、封止体ＲＥ１を形成する。キャビティＣＶａ，ＣＶｂ内を樹脂によって充填する際には、ダイパッドＤＰ１及び半導体チップＳＣ等は、例えば１８０℃程度に加熱される。封止体ＲＥ１は、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、及び多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂から成る。
その後、金型成型機から封止体ＲＥ１が形成されたリードフレームＬＦを取り出し、この封止体ＲＥ１が形成されたリードフレームＬＦに対して、例えば１７５℃程度の熱処理を施す。この熱処理により、封止体ＲＥ１の更なる硬化促進を行い、リードフレームＬＦへの密着性等が向上する。
ところで、半導体装置の小型化（薄型化）に伴い、リードフレームの厚さは薄くなる傾向にあり、実施の形態１のリードフレームＬＦの厚さは、例えば０．１２５ｍｍである。そのため、モールド工程において、樹脂をキャビティＣＶａ，ＣＶｂ内に圧送して流し込む際の充填圧（注入圧）によって、ダイパッドＤＰ１の裏面Ｄ１ｂと下金型ＭＤａのキャビティＣＶａのキャビティ面との間に隙間が生じ易くなる。これにより、ダイパッドＤＰ１の裏面Ｄ１ｂが樹脂の一部（樹脂バリ）により覆われることが懸念される。
しかし、実施の形態１のダイパッドＤＰ１では、その裏面Ｄ１ｂに、凹部（くり貫き）Ｄ１ｄを形成していることから、キャビティＣＶａのキャビティ面とダイパッドＤＰ１の裏面Ｄ１ｂとの接触面積が小さい。よって、樹脂をキャビティＣＶａ，ＣＶｂ内に圧送して流し込んだ際に、充填圧（注入圧）によってキャビティＣＶａのキャビティ面に対するダイパッドＤＰ１の面圧が向上する。これにより、キャビティＣＶａのキャビティ面とダイパッドＤＰ１の裏面Ｄ１ｂとが接触するダイパッドＤＰ１の周縁部が強く押さえ付けられて、ダイパッドＤＰ１の裏面Ｄ１ｂの中央部までの樹脂の侵入を防ぐことができる。
さらに、凹部（くり貫き）Ｄ１ｄの周囲には、凹部（溝）Ｄ１ｅを形成している。この凹部（溝）Ｄ１ｅの形成により、キャビティＣＶａのキャビティ面とダイパッドＤＰ１の裏面Ｄ１ｂとの接触面積がさらに小さくできることから、キャビティＣＶａのキャビティ面に対するダイパッドＤＰ１の面圧がさらに向上する。また、凹部（溝）Ｄ１ｅは、仮に樹脂がキャビティＣＶａのキャビティ面とダイパッドＤＰ１の裏面Ｄ１ｂの隙間から浸入したとしても、この浸入した樹脂を留めることができる樹脂溜まりとしての効果もある。
ダイパッドＤＰ１の裏面Ｄ１ｂが樹脂バリにより覆われた場合、後に、この樹脂バリを除去すればよいとも考えられる。しかし、樹脂バリを除去するための工程（バリ取り工程、洗浄工程）が必要となり、工程数の増加による半導体装置の製造コストの増加が生じる。
また、この樹脂バリは強固にダイパッドＤＰ１の裏面Ｄ１ｂに接合しているため、水圧だけではこの樹脂バリを除去することは困難である。そのため、電解を掛けて樹脂バリを除去することが考えられる。しかし、上記のように、実施の形態１では、予めリードフレームＬＦの表面にメッキ膜ＰＦが形成されているので、電解を掛けて樹脂バリを除去すると、メッキ膜ＰＦが剥がれてしまう。従って、ダイパッドＤＰ１の裏面Ｄ１ｂには、樹脂バリが形成されないのが望ましい。
実施の形態１では、ダイパッドＤＰ１の裏面Ｄ１ｂに凹部（くり貫き）Ｄ１ｄ及びその周囲に凹部（溝）Ｄ１ｅを形成したことにより、キャビティＣＶａのキャビティ面に対するダイパッドＤＰ１の面圧を向上させて、ダイパッドＤＰ１の裏面Ｄ１ｂの中央部までの樹脂の侵入を防ぐことができる。その結果、ダイパッドＤＰ１の裏面Ｄ１ｂが樹脂バリに覆われるのを防ぐことができる。
５．マーク工程
次に、例えばレーザーを用いて封止体ＲＥ１の上面に品名などを捺印する。
６．リード切断及び成形工程
次に、図１６及び図１７に示すように、切断装置を用いてリードＬ１を切断し、個々の半導体装置（半導体製品）ＳＭ１に切り分ける。続いて、成形金型により封止体ＲＥ１から露出しているリードＬ１を所定の形状に成形する。
７．検査工程
次に、半導体装置ＳＭ１は、製品規格に応じた電気的検査や外観検査といった検査工程を経て良品と不良品とに選別される。その後、良品と判断された半導体装置ＳＭ１は出荷される。
≪半導体装置の実装方法≫
次に、実施の形態１による半導体装置ＳＭ１の実装方法について図１８を用いて説明する。図１８は、実施の形態１による実装工程における半導体装置の断面図である。
まず、実装基板（マザーボード）ＭＢを準備する。図１８に示すように、実装基板ＭＢの上面には、半導体装置ＳＭ１のダイパッドＤＰ１の裏面Ｄ１ｂが電気的に接続する電極パッドＥＰａ、及び半導体装置ＳＭ１の複数のリードＬ１が電気的に接続する複数の電極パッドＥＰｂが形成されている。
次に、導電性部材（例えば半田材）から成る接合材ＣＳを介して、実装基板ＭＢの電極パッドＥＰａとダイパッドＤＰ１の裏面Ｄ１ｂとを電気的に接続し、同時に、実装基板ＭＢの複数の電極パッドＥＰｂと複数のリードＬ１とを電気的に接続する。
実施の形態１で使用する半田材は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
また、実施の形態１では、ダイパッドＤＰ１及びリードＬ１の各表面には、メッキ膜ＰＦが形成されているので、接合材ＣＳの、ダイパッドＤＰ１及びリードＬ１のそれぞれに対する濡れ性（接合性）を向上することができる。
なお、ダイパッドＤＰ１は、必ずしも、実装基板ＭＢの電極パッドＥＰａと接合しなくてもよいが、半導体装置ＳＭ１の放熱性を向上すること、またはダイパッドＤＰ１を信号または電源（電源電位、基準電位）の経路として使用する場合には、このダイパッドＤＰ１に対応する電極パッドＥＰａを実装基板ＭＢに設けておき、この実装基板ＭＢの電極パッドＥＰａとダイパッドＤＰ１とを、接合材ＣＳを介して電気的に接続することが好ましい。
≪実施の形態１の変形例≫
（実施の形態１の変形例１）
実施の形態１では、ダイパッドＤＰ１の裏面Ｄ１ｂにおいて、凹部（溝）Ｄ１ｅを環状、言い換えると、連続して形成することについて説明したが、必ずしも連続して形成されていなくてもよい。すなわち、平面形状が略四角形から成るダイパッドＤＰ１の各辺に沿って複数の凹部（溝）Ｄ１ｅは形成されていてもよい。しかしながら、樹脂バリの発生を確実に抑制するには、実施の形態１のように、凹部（溝）Ｄ１ｅは連続して形成されていることが好ましい。
（実施の形態１の変形例２）
また、実施の形態１では、ダイパッドＤＰ１の周縁部に、各辺に沿って凹部（溝）Ｄ１ｅを１列だけ形成することについて説明したが、複数列に亘って形成してもよい。しかしながら、この場合は、凹部（溝）Ｄ１ｅが形成される周縁部の幅を大きくする必要があるため、ダイパッドＤＰ１の裏面Ｄ１ｂの面積を大きくしなければならない。そのため、ダイパッドＤＰ１の面積が小さい場合には、実施の形態１のように、凹部（溝）Ｄ１ｅは１列とすることが好ましい。
（実施の形態１の変形例３）
また、実施の形態１では、リードフレームＬＦを化学的な形成方法であるエッチング加工により形成することについて説明したが、物理的（機械的）な形成方法であるプレス加工（コインニング形成）によりリードフレームＬＦを成形してもよい。なお、プレス加工により成形する場合は、リードフレームＬＦ（ダイパッドＤＰ１）の反り対策として、ダイパッドＤＰ１の主面Ｄ１ａ側にも凹部（第３凹部）を形成しておくことが好ましい。
また、ダイパッドＤＰ１の主面Ｄ１ａ側の凹部（第３凹部）内の容積が、ダイパッドＤＰ１の裏面Ｄ１ｂ側の凹部（くり貫き：第１凹部）Ｄ１ｄ内の容積と凹部（溝：第２凹部）Ｄ１ｅ内の容積との総和とほぼ同じ、言い換えると、ダイパッドＤＰ１の主面Ｄ１ａ側の凹部内の容積が、ダイパッドＤＰ１の裏面Ｄ１ｂ側の凹部（くり貫き）Ｄ１ｄ内の容積よりも大きいことが好ましい。なお、上記のようにリードフレームＬＦ（ダイパッドＤＰ１）の両面（主面Ｄ１ａと裏面Ｄ１ｂ）に凹部を形成するため、使用するリードフレームＬＦの厚さが薄い場合は、エッチング加工によりリードフレームＬＦを成形することが好ましい。
このように、実施の形態１によれば、ダイパッドＤＰ１の裏面Ｄ１ｂに凹部（くり貫き）Ｄ１ｄ及びその周囲に凹部（溝）Ｄ１ｅを形成したことにより、キャビティＣＶａのキャビティ面に対するダイパッドＤＰ１の面圧を向上させて、ダイパッドＤＰ１の裏面Ｄ１ｂの中央部までの樹脂の侵入を防ぐことができる。その結果、ダイパッドＤＰ１の裏面Ｄ１ｂが樹脂バリに覆われるのを防ぐことができる。
（実施の形態２）
≪半導体装置≫
実施の形態２による半導体装置を図１９乃至図２２を用いて説明する。
図１９は、実施の形態２による半導体装置の下面（実装面）図である。図２０は、図１９のＸ−Ｘ´線に沿った断面図である。図２１は、実施の形態２によるダイパッドの裏面（露出面）側の拡大平面図である。図２２は、図２１のＹ−Ｙ´線に沿った断面図である。
実施の形態２の半導体装置ＳＭ２は、前述した実施の形態１の半導体装置ＳＭ１と同様に、図１９乃至図２２に示すように、ダイパッド（タブ、素子搭載部）ＤＰ２と、複数の吊りリードＨＬ２と、複数のリードＬ２と、半導体チップＳＣと、複数の導電性部材ＣＰ（導電性ワイヤＣＷ）と、封止体（封止樹脂）ＲＥ２とを有する。
詳細に説明すると、ダイパッドＤＰ２は、半導体チップＳＣが搭載される主面（チップ搭載面）Ｄ２ａと、この主面Ｄ２ａとは反対側の裏面（露出面）Ｄ２ｂを有している。そして、ダイパッドＤＰ２の裏面Ｄ２ｂは、封止体ＲＥ２の表面（実施の形態２では、下面（実装面）Ｒ２ｂ）から露出している。
しかし、実施の形態２のダイパッドＤＰ２の形状が、前述した実施の形態１のダイパッドＤＰ１と相違する。すなわち、実施の形態２のダイパッドＤＰ２では、前述した実施の形態１のダイパッドＤＰ１の裏面Ｄ１ｂに形成された凹部（くり貫き）Ｄ１ｄ及び凹部（溝）Ｄ１ｅが形成されていない。そして、ダイパッドＤＰ２の周縁部（ダイパッドＤＰ２の縁（各辺）から一定の幅を有する部分）には、ダイパッドＤＰ２の各辺から複数のスリット（切れ目、隙間）ＳＬが形成されており、この複数のスリットＳＬのそれぞれは、平面視において屈曲点を有している。
具体的に説明すると、ダイパッドＤＰ２の平面形状は長方形から成り、各角部は丸みを帯びている。言い換えると、面取りされている。そして、スリットＳＬは、図２１に示すように、ダイパッドＤＰ２の一辺に沿って形成された第１部分ＳＬ１と、第１部分ＳＬ１の一端からダイパッドＤＰ２の上記一辺に達する第２部分ＳＬ２と、第１部分ＳＬ１の他端からにダイパッドＤＰ２の上記一辺と反対方向に向かう第３部分ＳＬ３とから構成される。このスリットＳＬは、ダイパッドＤＰ１の長辺及び短辺にそれぞれ形成されるが、半導体チップＳＣが搭載されるデバイス領域（チップ搭載領域）ＤＡには形成されていない。さらに、スリットＳＬの幅は、例えば０．１５ｍｍである。
≪半導体装置の製造方法≫
実施の形態２による半導体装置の製造方法を説明する。なお、実施の形態２のダイパッドＤＰ２の形状が、前述した実施の形態１のダイパッドＤＰ１と相違する点を除いては、実施の形態２の半導体装置ＳＭ２は、前述した実施の形態１の半導体装置ＳＭ１と同様である。よって、実施の形態２の半導体装置の製造方法では、ダイパッドＤＰ２の形状の効果が最も現れる４．モールド工程について説明する。その他の製造工程（１．リードフレーム準備工程、２．ダイボンディング工程、３．ワイヤボンディング工程、５．マーク工程、６．リード切断及び成形工程、７．検査工程）は、前述した実施の形態１の半導体装置の製造方法と同様であるため、その説明は省略する。
４．モールド工程
モールド工程の手順は、前述した実施の形態１のモールド工程と同様である。
すなわち、複数の半導体チップＳＣが搭載されたリードフレームを金型成型機にセットする。金型成型機は、複数の半導体チップＳＣが搭載されたリードフレームが配置される下金型と、下金型の上方に位置し、この下金型と係合してリードフレームを密閉する上金型とを有している。
金型成型機の上金型（または下金型）には、樹脂（モールドレジン、溶融レジン、樹脂部材）の流入源となるカル、及びカルと繋がり、主な流入経路となるランナが形成されている。さらに、下金型及び上金型には、それぞれ半導体チップＳＣを樹脂封止するパッケージ領域となるキャビティが形成されている。さらに、このキャビティ内に樹脂を流入する際の入り口となり、一方をキャビティに繋がり、他方をランナと繋がるゲートが上金型（または下金型）に形成されている。
次に、下金型と上金型とを閉じる。このとき、リードフレームを下金型と上金型との間に樹脂が洩れることのないように隙間無く挟み、リードフレームを固定する。
次に、温度を上げて液状化した樹脂をキャビティ内に圧送して流し込み、キャビティ内を樹脂によって充填させる。これにより、半導体チップＳＣ、複数の導電性ワイヤＣＷ、ダイパッドＤＰ２の半導体チップＳＣが搭載されていない主面Ｄ２ａ及び側面、リードＬ２の一部（インナー部）を樹脂で封入して、封止体（封止樹脂）ＲＥ２を形成する。封止体ＲＥ２は、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、及び多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂から成る。その後、金型成型機から封止体ＲＥ２が形成されたリードフレームを取り出し、この封止体ＲＥ２が形成されたリードフレームに対して、例えば１７５℃程度の熱処理を施す。
このモールド工程においては、ダイパッドＤＰ２の周縁部に複数のスリットＳＬを形成したことにより、ダイパッドＤＰ２の裏面Ｄ２ｂの中央部までの樹脂の侵入を防ぐことができる。具体的に説明すると、金型成型機の下金型及び上金型にそれぞれ形成されたキャビティに液状化した樹脂を圧送して流し込み、キャビティ内を樹脂によって充填させる際、キャビティ内に圧送して流し込んだ樹脂を意図的に複数のスリットＳＬへ入れて、徐々に硬化させる。これによって、ダイパッドＤＰ２の裏面Ｄ２ｂの中央部までの樹脂の侵入を防ぐことができる。
このように、実施の形態２では、ダイパッドＤＰ２の周縁部に複数のスリットＳＬを形成し、モールド工程において、この複数のスリットに意図的に樹脂を入れることにより、ダイパッドＤＰ２の裏面Ｄ２ｂの中央部までの樹脂の侵入を防ぐことができる。その結果、ダイパッドＤＰ２の裏面Ｄ２ｂが樹脂バリに覆われるのを防ぐことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
例えば、実施の形態１及び２では、ダイパッド（タブ、素子搭載部）ＤＰ１，ＤＰ２を封止体（封止樹脂）ＲＥ１，ＲＥ２の下面（実装面）Ｒ１ｂ，Ｒ２ｂから露出させる構造について説明したが、封止体ＲＥ１，ＲＥ２の上面Ｒ１ａ，Ｒ２ａから露出させた構造でもよい。このように、封止体ＲＥ１，ＲＥ２の上面Ｒ１ａ，Ｒ２ａからダイパッドＤＰ１，ＤＰ２を露出させることで、半導体装置ＳＷ１，ＳＷ２の放熱性を向上することができる。
また、図２３に示すように、接合材ＳＯを介して、このダイパッドＤＰ１の裏面（露出面）Ｄ１ｂ側に放熱板（ヒートシンク）ＨＳ、またはこの半導体装置ＳＭ３を収納する筐体を接合することで、さらに、半導体装置ＳＭ３の放熱性を向上することができる。なお、上記接合材ＳＯは、例えばシリコンラバーなどの絶縁性部材、または半田材などの導電性部材などである。
（変形例２）
また、実施の形態１及び２では、半導体チップＳＣの複数のボンディングパッド（電極パッド、表面電極）ＢＰと複数のリードＬ１，Ｌ２とを、銅（Ｃｕ）を主成分とする導電性ワイヤＣＷを介して電気的に接続することについて説明したが、金（Ａｕ）を主成分とする導電性ワイヤを使用してもよい。
（変形例３）
また、実施の形態１及び２では、鉛（Ｐｂ）を実質的に含まない半田材を用いて、実装基板（マザーボード）ＭＢに実装することについて説明したが、鉛（Ｐｂ）を含む半田材を用いてもよい。しかしながら、環境汚染対策を考慮した場合には、鉛（Ｐｂ）を実質的に含まない半田材を用いることが好ましい。
（変形例４）
また、実施の形態１及び２では、平面形状が略四角形から成る半導体装置ＳＭ１，ＳＭ２のうちの互いに対向する２つの辺から、外部端子となる複数のリードＬ１，Ｌ２が露出する、所謂、ＳＯＰ（Small Outline Package）型の半導体装置について説明したが、ＱＦＰ（Quad Flat Package）、ＱＦＮ（Quad Flat Non-leaded package）、またはＳＯＮ（Small Outline Non-leaded package）型の半導体装置であってもよい。
（変形例５）
また、実施の形態１及び２では、ダイパッドの平面形状が略四角形から成ることについて説明したが、円形または楕円形から成るものであってもよい。しかしながら、半導体装置の平面形状が略四角形から成る場合は、半導体装置の小型化を考慮すると、この半導体装置の平面形状に合わせて、平面形状が略四角形から成るダイパッドを使用することが好ましい。
その他、実施の形態に記載された内容の一部を以下に記載する。
〔付記１〕
（１）以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）平面形状が四角形から成るダイパッド、前記ダイパッドを支持する複数の吊りリード、及び前記複数の吊りリードの間に配置された複数のリードを有するリードフレームを準備する工程；
（ｂ）前記ダイパッドのチップ搭載面に半導体チップを搭載する工程；
（ｃ）前記半導体チップの複数の電極パッドと前記複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程；
（ｄ）前記ダイパッドの前記チップ搭載面とは反対側の露出面が露出するように、前記半導体チップを樹脂で封止する工程、
ここで、
前記ダイパッドの前記露出面には、前記（ｄ）工程に先立ってメッキ層が形成されており、
前記ダイパッドの縁には、複数のスリットがそれぞれ形成されて、前記複数のスリットのそれぞれは、平面視において、屈曲点を有している。
ＢＰ ボンディングパッド（電極パッド、表面電極）
ＣＡ キャピラリ
ＣＣ 円筒コレット
ＣＰ 導電性部材
ＣＲ ダイボンド材（接着剤）
ＣＳ 接合材
ＣＶａ，ＣＶｂ キャビティ
ＣＷ 導電性ワイヤ
Ｄ１ａ，Ｄ２ａ 主面（チップ搭載面）
Ｄ１ｂ，Ｄ２ｂ 裏面（露出面）
Ｄ１ｃ 底面
Ｄ１ｄ 凹部（くり貫き）
Ｄ１ｅ 凹部（溝）
ＤＡ デバイス領域（チップ搭載領域）
ＤＰ１，ＤＰ２ ダイパッド（タブ、素子搭載部）
ＥＰａ，ＥＰｂ 電極パッド
ＨＬ１，ＨＬ２ 吊りリード
ＨＳ 放熱板（ヒートシンク）
ＩＭ インデックス・マーク
Ｌ１，Ｌ２ リード
ＬＦ リードフレーム
ＭＣ カル
ＭＢ 実装基板（マザーボード）
ＭＤａ 下金型
ＭＤｂ 上金型
ＭＧ ゲート
ＭＲ ランナ
ＰＡ パッケージ領域
ＰＦ メッキ膜（メッキ層）
Ｒ１ａ，Ｒ２ａ 上面
Ｒ１ｂ，Ｒ２ｂ 下面（実装面）
ＲＥ１，ＲＥ２ 封止体（封止樹脂）
ＳＣ 半導体チップ
ＳＬ スリット（切れ目、隙間）
ＳＬ１ 第１部分
ＳＬ２ 第２部分
ＳＬ３ 第３部分
ＳＭ１，ＳＭ２，ＳＭ３ 半導体装置
ＳＯ 接合材
ＳＴ ステージ

Claims (8)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）平面形状が四角形から成るダイパッド、前記ダイパッドを支持する複数の吊りリード、及び前記複数の吊りリードの間に配置された複数のリードを有するリードフレームを準備する工程；
    （ｂ）前記ダイパッドのチップ搭載面に半導体チップを搭載する工程；
    （ｃ）前記半導体チップの複数の電極パッドと前記複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程；
    （ｄ）前記ダイパッドの前記チップ搭載面とは反対側の露出面が露出するように、前記半導体チップを樹脂で封止する工程、
    ここで、
    前記ダイパッドの前記露出面には、前記（ｄ）工程に先立ってメッキ層が形成されており、
    前記ダイパッドの前記露出面において、前記ダイパッドの周縁部よりも内側に位置する中央部には、前記（ｄ）工程に先立って、第１凹部が形成されており、
    前記ダイパッドの前記周縁部には、前記ダイパッドの縁に沿って第２凹部が形成されている。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第１凹部及び前記第２凹部は、エッチング加工により形成されている。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第１凹部及び前記第２凹部は、プレス加工により形成されており、
    前記ダイパッドの前記チップ搭載面には、第３凹部が形成されており、
    前記第３凹部内の容積は、前記第１凹部内の容積よりも大きい。
  4. 請求項１記載の半導体装置の製造方法において、
    前記第１凹部及び前記第２凹部は、プレス加工により形成されており、
    前記ダイパッドの前記チップ搭載面には、第３凹部が形成されており、
    前記第３凹部内の容積は、前記第１凹部内の容積と前記第２凹部内の容積との総和と同じである。
  5. 請求項１記載の半導体装置の製造方法において、
    前記第１凹部内の容積は、前記第２凹部内の容積よりも大きい。
  6. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記第１凹部の底面に、熱源を有するステージの表面を接触させている。
  7. 請求項１記載の半導体装置の製造方法において、
    前記第２凹部は、環状に、かつ連続して、前記第１凹部の周囲に形成されている。
  8. 請求項１記載の半導体装置の製造方法において、
    前記第１凹部及び前記第２凹部の深さは、０．０１〜０．０２５ｍｍである。
JP2012134458A 2012-06-14 2012-06-14 半導体装置の製造方法 Pending JP2013258348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012134458A JP2013258348A (ja) 2012-06-14 2012-06-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012134458A JP2013258348A (ja) 2012-06-14 2012-06-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013258348A true JP2013258348A (ja) 2013-12-26

Family

ID=49954512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012134458A Pending JP2013258348A (ja) 2012-06-14 2012-06-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013258348A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134604A (ja) * 2015-01-22 2016-07-25 エスアイアイ・セミコンダクタ株式会社 半導体装置及びその製造方法
JP2016134511A (ja) * 2015-01-20 2016-07-25 株式会社デンソー 半導体装置及びその製造方法
WO2016207999A1 (ja) * 2015-06-24 2016-12-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018117166A (ja) * 2018-05-07 2018-07-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2020129700A (ja) * 2014-04-09 2020-08-27 ローム株式会社 半導体装置
DE102023100284A1 (de) 2023-01-09 2024-07-11 Infineon Technologies Ag Package mit Vakuumsaugen verstärkender Vertiefung auf der Rückseite eines Trägers
JP7546783B2 (ja) 2021-10-08 2024-09-06 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7022784B2 (ja) 2014-04-09 2022-02-18 ローム株式会社 半導体装置
JP2020129700A (ja) * 2014-04-09 2020-08-27 ローム株式会社 半導体装置
JP2016134511A (ja) * 2015-01-20 2016-07-25 株式会社デンソー 半導体装置及びその製造方法
JP2016134604A (ja) * 2015-01-22 2016-07-25 エスアイアイ・セミコンダクタ株式会社 半導体装置及びその製造方法
CN107431060A (zh) * 2015-06-24 2017-12-01 瑞萨电子株式会社 半导体器件的制造方法
KR20180020121A (ko) * 2015-06-24 2018-02-27 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
US9972508B2 (en) 2015-06-24 2018-05-15 Renesas Electronic Corporation Manufacturing method of semiconductor device
EP3316294A4 (en) * 2015-06-24 2019-02-20 Renesas Electronics Corporation METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
JPWO2016207999A1 (ja) * 2015-06-24 2017-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI703694B (zh) * 2015-06-24 2020-09-01 日商瑞薩電子股份有限公司 半導體裝置之製造方法
CN107431060B (zh) * 2015-06-24 2021-01-05 瑞萨电子株式会社 半导体器件的制造方法
WO2016207999A1 (ja) * 2015-06-24 2016-12-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102457011B1 (ko) * 2015-06-24 2022-10-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2018117166A (ja) * 2018-05-07 2018-07-26 ルネサスエレクトロニクス株式会社 半導体装置
JP7546783B2 (ja) 2021-10-08 2024-09-06 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法
DE102023100284A1 (de) 2023-01-09 2024-07-11 Infineon Technologies Ag Package mit Vakuumsaugen verstärkender Vertiefung auf der Rückseite eines Trägers

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
JP5689462B2 (ja) 半導体装置およびその製造方法
KR101160694B1 (ko) 반도체장치의 제조 방법
JP2013258348A (ja) 半導体装置の製造方法
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP2010062365A (ja) 半導体装置およびその製造方法
CN205609512U (zh) 半导体封装体
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2006165411A (ja) 半導体装置およびその製造方法
JP4614818B2 (ja) 半導体装置およびその製造方法
TW200937597A (en) Quad flat non-leaded package structure
JP2010062316A (ja) 半導体装置及び半導体装置の製造方法
JP2004363365A (ja) 半導体装置及びその製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2017183417A (ja) 半導体装置
JP2004015015A (ja) 半導体装置及びその製造方法
KR20160102994A (ko) 리드프레임 표면을 처리하는 방법 및 처리된 리드프레임 표면을 구비한 장치
JP7477154B2 (ja) 回路装置
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
JP5121807B2 (ja) 半導体装置の製造方法