JP2016134604A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016134604A
JP2016134604A JP2015010527A JP2015010527A JP2016134604A JP 2016134604 A JP2016134604 A JP 2016134604A JP 2015010527 A JP2015010527 A JP 2015010527A JP 2015010527 A JP2015010527 A JP 2015010527A JP 2016134604 A JP2016134604 A JP 2016134604A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
semiconductor chip
semiconductor
arc groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015010527A
Other languages
English (en)
Other versions
JP6407042B2 (ja
Inventor
真 竹沢
Makoto Takezawa
真 竹沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015010527A priority Critical patent/JP6407042B2/ja
Publication of JP2016134604A publication Critical patent/JP2016134604A/ja
Application granted granted Critical
Publication of JP6407042B2 publication Critical patent/JP6407042B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ダイパッド裏面にフラッシュバリの無い半導体装置を提供する。【解決手段】半導体チップと、半導体チップを接着剤を介して固定するダイパッド3と、複数のリード6bと、ボンディングワイヤと、封止樹脂8とを備えた半導体装置において、半導体チップを固定するダイパッド3の裏面に複数の円弧溝10aを部分的に重畳するように少しずつずらして連続形成し、フラッシュバリ9の形成を防ぎ、その裏面を封止樹脂8から露出させる。【選択図】図2

Description

本発明は、半導体装置とその製造方法に関するものである。
近年における電子デバイスは、電力消費の削減や環境負荷低減の為の低消費電流動作、又、車載製品に代表される高温環境下での安定した高信頼動作が要求されている。電子デバイスの主たる構成を担う半導体デバイスも一種の抵抗と見なすことができ、電流が流れると、オン抵抗(電気を流したときの内部抵抗)に応じた熱を発生することになる。発生した熱は、半導体デバイスそのものに対してはもちろん、それを組み込んだ電子機器にもさまざまな影響を及ぼすことから、こうした熱による影響を回避するために、半導体パッケージの熱対策が不可欠となっている。
半導体デバイスにおける熱は熱源となる半導体チップから最終的な熱の放出先となる空気へ放熱されるが、放熱される熱の大半は外部端子からプリント基板に熱伝導し、空気へと伝達する経路を通っている。従って、半導体デバイスからプリント基板への伝導を促す構造が重要である。放熱性の高い半導体装置として、ダイパッドの裏面を封止樹脂から露出させたものが提案されている。(例えば、特許文献1参照)。
特開平9−199639号公報
しかしながら、特許文献1に示した半導体装置では、樹脂封止する際にダイパッド裏面と金型との間に樹脂が流れ込み、フラッシュバリと呼ばれる薄いバリが容易に形成されてしまう。
図5と図6は、従来構造の半導体装置の樹脂封止工程を図示している。図5は樹脂封止後のダイパッド裏面を示す図である。ダイパッド3の底面に溝10bを設けた裏面形状としているが、フラッシュバリ9が封止樹脂8からダイパッド3にかけて形成されたところを示している。図6(a)はフラッシュバリ9領域の要部拡大平面図、(b)は要部拡大断面図である。フラッシュバリ9はダイパッド3に設けられた溝10bを越えて溝10bの内側のダイパッド領域にもフラッシュバリ9を形成している。図6(b)からも明らかなように、金型13とダイパッド裏面の基準面11との間の隙間に樹脂が侵入し、溝10bを埋めてしまうため、その内側の領域にも樹脂が入り込んでフラッシュバリ9が形成されることになる。
このフラッシュバリが放熱性を低下させることになるが、これを除去するためには電解バリ浮かしやアルカリ無電解浸漬など複雑な工程を付加する必要がある。
本発明は、上記課題に鑑み成されたもので、放熱性の高い半導体装置を得ることを目的とするものである。
上述の課題を解決するための手段は以下の通りである。
まず、半導体チップと、接着剤を介して前記半導体チップを固定するダイパッドと、前記ダイパッドの辺に向かって延在する複数のリードと、前記半導体チップと前記リードとを接続するボンディングワイヤと、前記半導体チップを封止する樹脂とを備えた半導体装置において、前記半導体チップを搭載するダイパッドが前記半導体チップを搭載するダイパッドの裏面に、円弧溝が連続して設けられていることを特徴とする半導体装置とした。
また、前記円弧溝の側端に、ダイパッド裏面の基準面よりも盛り上がっているダムを有することを特徴とする半導体装置とした。
また、前記円弧溝が楕円形状であることを特徴とする半導体装置とした。
また、リードフレームを成形する工程と、半導体チップをダイパッドに固定するダイボンド工程と、前記半導体チップと前記リードとをワイヤを介して接続するワイヤボンド工程と、前記半導体チップを樹脂封止する工程とを備える半導体装置の製造方法において、前記リードフレームを成形する工程において、リードフレームの裏面に円弧溝を連続して設けることを特徴とする半導体装置の製造方法とした。
また、前記円弧溝を形成するとともに、前記円弧溝の側端にダムを形成することを特徴とする半導体装置の製造方法とした。
また、前記円弧溝はプレス加工またはレーザー加工で形成することを特徴とする半導体装置の製造方法とした。
上記手段を用いることで、半導体装置のダイパッド裏面にはフラッシュバリが付着せず、良好な放熱性を有する半導体装置とすることができる。
本発明の半導体装置の平面図である。 本発明の半導体装置のダイパッド裏面を示す平面図である。 本発明の半導体装置の要部拡大図である。 本発明の半導体装置の製造フローである。 従来構造の半導体装置のダイパッド裏面を示す平面図である。 従来構造の半導体装置の要部拡大図である。
本発明の実施形態を、図を用いて説明する。
図1に示すように、樹脂封止型の半導体装置1は、半導体チップ2と、半導体チップ2を固定するダイパッド3と、ダイパッド3の周辺から外側に延在されたリード6とを備えている。半導体チップ2は、例えば、半導体基板と、半導体基板上に設けられた配線層などで構成されるものであり、ダイパッド3に接着固定されている。ダイパッド3及びリード部6は、導電性を有するものであり、例えば、Fe−Ni合金やCu合金等の金属で形成されている。ダイパッドの周囲には複数のリードインナー部6aがあり、本実施形態においては、ダイパッド3の一辺側に4本、対向する他辺側に4本、計8本配置されている。そして、これらのリードインナー部6aが近接する上記2辺と異なる他の2辺には吊りリード基部5aがダイパッド3に固定され、吊りリード基部5aから吊りリードアウター部5bが延伸している。リードインナー部6aが導電性を有するボンディングワイヤ7を介して半導体チップ2上のパッドと電気的に接続されている。なお、ボンディングワイヤ7には、金線や銅線が用いられる。
図2は、ダイパッドの裏面構造を示す平面図である。ダイパッド3の裏面は封止樹脂8により覆われてなく、外部へ露出している。樹脂封止による封止時にはフラッシュバリ9がダイパッド3の裏面外周部から中心に向けて流れ込むことがあり、図2はそのような状態を表している。樹脂封止により覆われていないダイパッド3の裏面の周囲にはフラッシュバリ9を堰き止める円弧溝10aが設けられている。円弧溝10aの溝は円の円弧部分からなる溝であって、複数の円弧溝が部分的に重畳するように少しずつずらして連続形成されている。即ち、円弧溝10aにおいては複数の円あるいは弧からなる溝が部分的に重畳するように連続して形成されている。図2では個々の溝は円であり、円形の溝が部分的に重畳して連続して形成されている。円弧溝10aは裏面外周部に沿って全体に設けられており、一周している。
図3は、本発明の半導体装置の要部拡大図で、図3(a)は平面図、図3(b)は図3(a)のA−A線における断面図である。図3(a)に示す通り、ダイパッド3の裏面に設けられたフラッシュバリ9を堰き止める円弧溝10aは円弧形状で且つ、連続的に形成されている。又、図3(b)に示す通り、フラッシュバリ9を堰き止める円弧溝10aはその側端にダイパッド3の裏面における基準面11よりも高く盛り上がったダム12を有している。これにより封止樹脂8が外周部からダイパッド3の中心部へ流れ込んでも、基準面11よりも高いダム12を有するため樹脂を堰き止める。加えて、その形状は円弧状に連続形成されることにより円弧溝10aは封止樹脂8の流入経路上に幾重にも重なりを有し、封入樹脂8が円弧溝10aで確実に堰き止められる。フラッシュバリ9は連続した円弧溝10aが配置されないダイパッドの内側には形成されない。
なお、図3では真円からなる円弧溝10aを図示しているが、楕円形状としても良い。真円あるいは楕円の場合に、かならずしも真円あるいは楕円の全体が形成されなくとも良く、真円あるいは楕円の一部である弧の形状の溝をダイパッドの外周部に沿って重畳して配置することも可能である。レーザー加工で楕円形状を形成するには、レーザーの光軸をリードフレーム面に対し傾ければ良い。
図4には、本発明の半導体装置の製造フローを示した。まず、Fe−Ni合金やCu合金からなる平板の金属板を準備し、これを打ち抜き及びプレス加工を施してリードフレームを成形する。なお、円弧溝10aはリードフレームを金型によるプレス加工やレーザー加工することによって形成できる。円弧溝10aの側端のダム12はプレス加工やレーザー加工時に溝の側端が盛り上げることで形成できる。(S1)。次いで、ダイパッド上にダイボンディングペーストを介して半導体チップを載置する(S2)。続くワイヤボンド工程S3は半導体チップ上の電極とリードフレームのリードとをワイヤで接続する工程である。
組立検査工程S4にて外観検査をした後、ダイパッド上の半導体チップを樹脂で被覆(S5)する。このとき、図3(b)に示すように、ダム12の突端は金型13と接触して樹脂の流れ込みを堰き止める役目を果たす。そして、その後、余分な樹脂バリ取りを行う(S6)。従来の半導体装置であれば、この後にフラッシュバリ9を除去する工程になるが、本発明の半導体装置の製造工程においてはその工程は不要であり、リードメッキ工程S7とリード切断工程S8を経て本発明の半導体装置が完成する。
上記では、工程S1で円弧溝をリードフレームに設けたが、樹脂封止工程よりも前、すなわちS4工程以前に溝形成されれば良い。
尚、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1 半導体装置
2 半導体チップ
2a 半導体チップ底面
2b 半導体チップ総厚
3 ダイパッド
3a ダイパッド底面
5 吊りリード
5a 吊りリード基部
5b 吊りリードアウター部
6 リード
6a リードインナー部
6b リードアウター部
7 ボンディングワイヤ
8 封止樹脂
9 フラッシュバリ
10a 円弧溝
10b 溝
11 基準面
12 ダム
13 金型
S1 リードフレーム成形工程
S2 ダイボンド工程
S3 ワイヤボンド工程
S4 組立検査工程
S5 樹脂封止工程
S6 樹脂バリ取り工程
S7 リードメッキ工程
S8 リード切断工程

Claims (6)

  1. 半導体チップと、接着剤を介して表面に前記半導体チップを固定するダイパッドと、前記ダイパッドの周辺から延在された複数のリードと、前記半導体チップと前記リードとを接続するボンディングワイヤと、前記半導体チップを封止する封止樹脂と、
    を備えた半導体装置において、
    前記ダイパッドの裏面は前記封止樹脂に覆われておらず、露出しており、
    前記封止樹脂に覆われていない前記裏面の周囲に、複数の円あるいは円の一部である円弧が部分的に重畳するように連続して設けられた円弧溝が形成されていることを特徴とする半導体装置。
  2. 前記円弧溝の側端に、ダイパッド裏面の基準面よりも盛り上がっているダムを有することを特徴とする請求項1記載の半導体装置。
  3. 前記円弧溝を構成する複数の円あるいは円の一部である円弧が楕円形状であることを特徴とする請求項1または請求項2記載の半導体装置。
  4. リードフレームを成形する工程と、半導体チップをダイパッドに固定するダイボンド工程と、前記半導体チップとリードとをワイヤを介して接続するワイヤボンド工程と、前記半導体チップを封止樹脂により封止する工程とを備える半導体装置の製造方法であって、
    前記リードフレームを成形する工程において、前記リードフレームの裏面に複数の円あるいは円の一部である円弧が部分的に重畳するように連続して設けられた円弧溝を設けることを特徴とする半導体装置の製造方法。
  5. 前記円弧溝を形成するとともに、前記円弧溝の側端にダムを形成することを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記円弧溝はプレス加工またはレーザー加工で形成することを特徴とする請求項4または請求項5記載の半導体装置の製造方法。
JP2015010527A 2015-01-22 2015-01-22 半導体装置及びその製造方法 Expired - Fee Related JP6407042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015010527A JP6407042B2 (ja) 2015-01-22 2015-01-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015010527A JP6407042B2 (ja) 2015-01-22 2015-01-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016134604A true JP2016134604A (ja) 2016-07-25
JP6407042B2 JP6407042B2 (ja) 2018-10-17

Family

ID=56434566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015010527A Expired - Fee Related JP6407042B2 (ja) 2015-01-22 2015-01-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6407042B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910728A (zh) * 2017-02-28 2017-06-30 郑州云海信息技术有限公司 一种改善qfn封装芯片焊接质量的设计方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284866A (ja) * 1990-03-30 1991-12-16 Fujitsu Ltd リードフレーム
JPH0730049A (ja) * 1993-07-07 1995-01-31 Toshiba Corp リードフレーム
JPH11220075A (ja) * 1998-02-04 1999-08-10 Sony Corp 樹脂封止型半導体装置
JP2001127213A (ja) * 1999-11-01 2001-05-11 Nec Corp 樹脂封止型半導体装置パッケージ
JP2008187054A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 配線基板及び半導体装置
WO2012131919A1 (ja) * 2011-03-29 2012-10-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2013069955A (ja) * 2011-09-26 2013-04-18 Renesas Electronics Corp 半導体装置、半導体装置の製造方法およびリードフレーム
JP2013258348A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284866A (ja) * 1990-03-30 1991-12-16 Fujitsu Ltd リードフレーム
JPH0730049A (ja) * 1993-07-07 1995-01-31 Toshiba Corp リードフレーム
JPH11220075A (ja) * 1998-02-04 1999-08-10 Sony Corp 樹脂封止型半導体装置
JP2001127213A (ja) * 1999-11-01 2001-05-11 Nec Corp 樹脂封止型半導体装置パッケージ
JP2008187054A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 配線基板及び半導体装置
WO2012131919A1 (ja) * 2011-03-29 2012-10-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2013069955A (ja) * 2011-09-26 2013-04-18 Renesas Electronics Corp 半導体装置、半導体装置の製造方法およびリードフレーム
JP2013258348A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910728A (zh) * 2017-02-28 2017-06-30 郑州云海信息技术有限公司 一种改善qfn封装芯片焊接质量的设计方法

Also Published As

Publication number Publication date
JP6407042B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
WO2015151273A1 (ja) 半導体装置
JP2005191240A (ja) 半導体装置及びその製造方法
JP2009140962A (ja) 半導体装置およびその製造方法
JP2014067750A (ja) 樹脂封止型半導体装置およびその製造方法
JP2014154785A (ja) 樹脂封止型半導体装置およびその製造方法
JP2012199436A (ja) 半導体装置及びその製造方法
KR20090005599A (ko) 리드 프레임 및 이를 구비한 반도체 패키지
JP2015179737A (ja) 半導体装置及びその製造方法
JP2015170822A (ja) 半導体装置及びその製造方法
TW201448059A (zh) 樹脂密封型半導體裝置之製造方法及引線框架
JP2015072947A (ja) 半導体装置及びその製造方法
WO2017071418A1 (zh) 半导体器件及其制造方法
JP2015176871A (ja) 半導体装置及びその製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2017139290A (ja) 樹脂封止型半導体装置
JP2006165411A (ja) 半導体装置およびその製造方法
JP2009071154A (ja) 半導体装置
JP6407042B2 (ja) 半導体装置及びその製造方法
JP5264677B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2015153987A (ja) モールドパッケージ
JP6434269B2 (ja) 半導体装置
JP2018056309A (ja) 半導体装置
JP2018056308A (ja) 半導体装置及びその製造方法
JP2004127962A (ja) 半導体装置の樹脂封止方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6407042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees