JP5264677B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5264677B2 JP5264677B2 JP2009245671A JP2009245671A JP5264677B2 JP 5264677 B2 JP5264677 B2 JP 5264677B2 JP 2009245671 A JP2009245671 A JP 2009245671A JP 2009245671 A JP2009245671 A JP 2009245671A JP 5264677 B2 JP5264677 B2 JP 5264677B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- hole
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、樹脂封止型半導体装置及びその製造方法に関するものである。
従来、半導体素子をリードフレームの一主面上に搭載し、この半導体素子を樹脂により封止した様々な樹脂封止型半導体装置が多数提案され、実用化されている（例えば、特許文献１等参照）。
この樹脂封止型半導体装置では、リードフレームと封止樹脂との密着性を高めるために、オーバーハング仕様のモールドロック構造が用いられている。例えば、図６に示すように、リードフレーム１の封止樹脂との密着面２に、底面に突条３を有する断面矩形状のオーバーハング溝４を形成し、封止樹脂５との密着性を高めた構造、図７に示すように、リードフレーム１の封止樹脂との密着面２に、断面略矩形状の貫通溝１１を形成し、この貫通溝１１内の上部に突条１２を形成し、封止樹脂５との密着性を高めた構造、あるいは図８に示すように、貫通溝１１内の下部に突条１２を形成し、封止樹脂５との密着性を高めた構造等が提案され、実用化されている。
これらの構造では、突条４、１２が封止樹脂５と密着することで、リードフレーム１と封止樹脂５との密着性を高めている。
この樹脂封止型半導体装置では、リードフレームと封止樹脂との密着性を高めるために、オーバーハング仕様のモールドロック構造が用いられている。例えば、図６に示すように、リードフレーム１の封止樹脂との密着面２に、底面に突条３を有する断面矩形状のオーバーハング溝４を形成し、封止樹脂５との密着性を高めた構造、図７に示すように、リードフレーム１の封止樹脂との密着面２に、断面略矩形状の貫通溝１１を形成し、この貫通溝１１内の上部に突条１２を形成し、封止樹脂５との密着性を高めた構造、あるいは図８に示すように、貫通溝１１内の下部に突条１２を形成し、封止樹脂５との密着性を高めた構造等が提案され、実用化されている。
これらの構造では、突条４、１２が封止樹脂５と密着することで、リードフレーム１と封止樹脂５との密着性を高めている。
しかしながら、従来の樹脂封止型半導体装置では、リードフレームを封止樹脂により封止した後に、このリードフレームのアウターリード部分にはんだ付けするためにリフロー工程を施すと、このリフロー工程から受ける熱によりリードフレームと封止樹脂との間に熱膨張差が生じ、その結果、リードフレームと封止樹脂とが剥離したり、あるいははんだが疲労する等の問題点があった。
このように、従来の樹脂封止型半導体装置のリードフレームと封止樹脂との間のロック機構は、単純なロック機構であるから、リードフレームと封止樹脂との剥離やはんだ疲労を完全に防止することができなかった。
このように、従来の樹脂封止型半導体装置のリードフレームと封止樹脂との間のロック機構は、単純なロック機構であるから、リードフレームと封止樹脂との剥離やはんだ疲労を完全に防止することができなかった。
本発明は、上記の課題を解決するためになされたものであって、リードフレームと封止樹脂との剥離やはんだ疲労を防止することができ、しかも構造が簡単な樹脂封止型半導体装置及びその製造方法を提供することを目的とする。
本発明者は、上記の課題を解決するために鋭意検討を重ねた結果、半導体素子が一主面上に搭載されたリードフレームに凹部を形成した後、このリードフレームの凹部に対応する位置に、他の一主面側から型抜きにより貫通孔を形成すると同時に、この貫通孔の一方の開口の周縁部に起立加工痕を、他方の開口の周縁部に拡径加工痕を、それぞれ形成し、これら起立加工痕及び拡径加工痕を含む凹部内及び貫通孔内に樹脂を充填することとすれば、貫通孔の開口の周縁部それぞれに形成された起立加工痕及び拡径加工痕によりリードフレームと封止樹脂との密着性を格段に高めることができ、したがって、リードフレームと封止樹脂との剥離やはんだ疲労を防止することができることを見出し、本発明を完成するに至った。
すなわち、本発明の請求項１記載の樹脂封止型半導体装置は、半導体素子をリードフレームの一主面上に搭載し、前記半導体素子を樹脂により封止してなる樹脂封止型半導体装置において、前記リードフレームの一主面上の樹脂封止される部分の１箇所以上に凹部が形成され、前記凹部に前記リードフレームを貫通する貫通孔が形成され、前記貫通孔の前記凹部側の開口の周縁部に、前記貫通孔を型抜きする際の起立加工痕が形成されるとともに、前記開口と反対側の開口の周縁部に、前記貫通孔を型抜きする際の拡径加工痕が形成され、これら起立加工痕及び拡径加工痕を含む前記凹部内及び前記貫通孔内に前記樹脂が充填されていることを特徴とする。
この樹脂封止型半導体装置では、リードフレームに形成された凹部及び貫通孔に加えて、この貫通孔の凹部側の開口の周縁部に、前記貫通孔を型抜きする際の起立加工痕が形成されるとともに、前記開口と反対側の開口の周縁部に、前記貫通孔を型抜きする際の拡径加工痕が形成されたことにより、これら起立加工痕及び拡径加工痕によりリードフレームと封止される樹脂との間のオーバーハング構造が多段になり、リードフレームと樹脂との間の密着性が向上する。これにより、リードフレームと樹脂とが剥離し難くなり、リードフレームと封止樹脂との剥離やはんだ疲労が防止される。
本発明の請求項２記載の樹脂封止型半導体装置の製造方法は、半導体素子をリードフレームの一主面上に搭載する工程と、前記一主面上の樹脂封止される部分の１箇所以上に凹部を形成する工程と、前記リードフレームの前記凹部に対応する位置に、前記リードフレームの他の一主面側から型抜きにより貫通孔を形成すると同時に、この貫通孔の前記凹部側の開口の周縁部に起立加工痕を、前記開口と反対側の開口の周縁部に拡径加工痕を、それぞれ形成する工程と、これら起立加工痕及び拡径加工痕を含む前記凹部内及び前記貫通孔内に前記樹脂を充填する工程と、を有することを特徴とする。
この樹脂封止型半導体装置の製造方法では、半導体素子を搭載したリードフレームの一主面上の樹脂封止される部分の１箇所以上に凹部を形成した後、この凹部に型抜きにより貫通孔を形成すると同時に、この貫通孔の凹部側の開口の周縁部に起立加工痕を、この開口と反対側の開口の周縁部に拡径加工痕を、それぞれ形成するので、１回の型抜き工程により、貫通孔、起立加工痕及び拡径加工痕が同時に形成される。
これにより、貫通孔の型抜きと同時に生じる起立加工痕及び拡径加工痕を多段のオーバーハング構造として有効利用することが可能になり、よって、リードフレームと樹脂との間の密着性が向上する。
これにより、貫通孔の型抜きと同時に生じる起立加工痕及び拡径加工痕を多段のオーバーハング構造として有効利用することが可能になり、よって、リードフレームと樹脂との間の密着性が向上する。
本発明の樹脂封止型半導体装置によれば、リードフレームを貫通する貫通孔の凹部側の開口の周縁部に起立加工痕が形成されるとともに、この開口と反対側の開口の周縁部に拡径加工痕が形成され、これら起立加工痕及び拡径加工痕を含む凹部内及び貫通孔内に前記樹脂が充填されているので、これら起立加工痕及び拡径加工痕によりリードフレームと封止される樹脂との間のオーバーハング構造を多段にすることができ、リードフレームと樹脂との間の密着性を向上させることができる。
したがって、リードフレームを封止樹脂により封止した後にリフロー工程を施した場合においても、加熱冷却することができ、はんだ工程時あるいはその後のはんだ疲労を防止することができる。
本発明の樹脂封止型半導体装置の製造方法によれば、リードフレームに型抜きにより貫通孔を形成すると同時に、この貫通孔の凹部側の開口の周縁部に起立加工痕を、この開口と反対側の開口の周縁部に拡径加工痕を、それぞれ形成するので、貫通孔の型抜きと同時に生じる起立加工痕及び拡径加工痕を多段のオーバーハング構造として有効利用することができ、リードフレームと樹脂との間の密着性を向上させることができ、従来の起立加工痕を取り除く工程も不要になる。
したがって、リードフレームを封止樹脂により封止した後にリフロー工程を施した場合においても、加熱冷却することができ、はんだ工程時あるいはその後のはんだ疲労を防止することができる樹脂封止型半導体装置を、容易かつ安価に作製することができる。
本発明の樹脂封止型半導体装置及びその製造方法を実施するための形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
図１は、本発明の一実施形態の樹脂封止型半導体装置を示す平面図、図２は、図１のＡ−Ａ線に沿う断面図であり、図において、符号２１は樹脂封止型半導体装置であり、リードフレーム２２と、このリードフレーム２２の表面（一主面）２２ａに接着剤層２３を介して固定される半導体チップ（半導体素子）２４と、半導体チップ２４及びリードフレーム２２を封止する樹脂２５とにより構成されている。
このリードフレーム２２にはビス固定用穴２６が形成され、このリードフレーム２２に搭載される半導体チップ２４は、ボンディングされたワイヤ２７によりアウターリード２８に電気的に接続されている。
このリードフレーム２２にはビス固定用穴２６が形成され、このリードフレーム２２に搭載される半導体チップ２４は、ボンディングされたワイヤ２７によりアウターリード２８に電気的に接続されている。
このリードフレーム２２の表面２２ａの半導体チップ２４とビス固定用穴２６との間には、長手方向が表面２２ａの１つの辺に平行な長尺かつ断面矩形状の凹部３１が形成され、この凹部３１の底面には、この凹部３１の開口３１ａに向かって突出する断面三角形状の突部３２が形成されるとともに、その底面の中央部にはリードフレーム２２を貫通する貫通孔３３が形成されている。
この貫通孔３３の凹部３１側の開口３３ａの周縁部には、この貫通孔３３を型抜きする際に生じた断面三角形状の起立加工痕であるバリ３４が形成されるとともに、この開口３３ａと反対側の開口３３ｂの周縁部には、貫通孔３３を型抜きする際に生じた円錐台形状の側面を有する拡径加工痕であるダレ３５が形成されている。
これらバリ３４及びダレ３５を含む凹部３１内及び貫通孔３３内には、半導体チップ２４及びリードフレーム２２を封止する樹脂２５が充填されている。
これらバリ３４及びダレ３５を含む凹部３１内及び貫通孔３３内には、半導体チップ２４及びリードフレーム２２を封止する樹脂２５が充填されている。
この樹脂封止型半導体装置２１では、リードフレーム２２に形成された凹部３１及び貫通孔３３に加えて、この貫通孔３３の凹部３１側の開口３３ａの周縁部に、貫通孔３３を型抜きする際の起立加工痕であるバリ３４が形成されるとともに、開口３３ａと反対側の開口３３ｂの周縁部に、貫通孔３３を型抜きする際の拡径加工痕であるダレ３５が形成されているので、これらバリ３４及びダレ３５によりリードフレーム２２と封止される樹脂２５との間のオーバーハング構造が多段になり、リードフレーム２２と樹脂２５との間の密着性が向上する。これにより、リードフレーム２２と樹脂２５とが剥離し難くなり、リードフレーム２２と封止する樹脂２５との剥離やはんだ疲労が防止される。
次に、この樹脂封止型半導体装置２１の製造方法について、図３及び図４に基づき説明する。
まず、ビス固定用穴２６が形成されたリードフレーム２２を用意し、図３（ａ）に示すように、半導体チップ２４の底面に接着剤を塗布して接着剤層２３を形成し、この半導体チップ２４をリードフレーム２２の表面２２ａの所定箇所に載置し、この接着剤層２３を介してリードフレーム２２の表面２２ａに接着固定する。
まず、ビス固定用穴２６が形成されたリードフレーム２２を用意し、図３（ａ）に示すように、半導体チップ２４の底面に接着剤を塗布して接着剤層２３を形成し、この半導体チップ２４をリードフレーム２２の表面２２ａの所定箇所に載置し、この接着剤層２３を介してリードフレーム２２の表面２２ａに接着固定する。
次いで、図３（ｂ）に示すように、リードフレーム２２の表面２２ａの樹脂封止される部分に、凹部３１と相補形状の金型４１を用いて、型押し加工により、このリードフレーム２２の表面２２ａの半導体チップ２４とビス固定用穴（図示略）との間に、凹部３１より浅く、長手方向が表面２２ａの１つの辺に平行な長尺かつ断面矩形状の凹部４２を形成する。
次いで、図３（ｃ）に示すように、凹部４２の底面に、突部３２と相補形状の金型４３を用いて、型押し加工により、この凹部４２の底面に断面三角形状の突部３２を形成する。これにより、リードフレーム２２の表面２２ａの所定位置に、底面に断面三角形状の突部３２が形成された凹部３１が形成されることとなる。
次いで、図３（ｃ）に示すように、凹部４２の底面に、突部３２と相補形状の金型４３を用いて、型押し加工により、この凹部４２の底面に断面三角形状の突部３２を形成する。これにより、リードフレーム２２の表面２２ａの所定位置に、底面に断面三角形状の突部３２が形成された凹部３１が形成されることとなる。
次いで、図４（ａ）に示すように、このリードフレーム２２の凹部３１に対応する位置に、このリードフレーム２２の裏面２２ｂ側（他の一主面側）から、貫通孔３３と相補形状の金型４４を用いて、型抜き加工により貫通孔３３を形成する。この貫通孔３３の形成と同時に、この貫通孔３３の凹部３１側の開口３３ａの周縁部には起立加工痕であるバリ３４が、反対側の開口３３ｂの周縁部には拡径加工痕であるダレ３５が、それぞれ形成される。
次いで、図４（ｂ）に示すように、半導体チップ２４及びリードフレーム２２を樹脂２５により封止する。
この樹脂２５封止と同時に、これらバリ３４及びダレ３５を含む凹部３１内及び貫通孔３３内にも樹脂２５が充填されることとなる。
この樹脂２５は、半導体チップ２４及びリードフレーム２２を封止する部分と、バリ３４及びダレ３５を含む凹部３１内及び貫通孔３３内に充填される部分とが一体化され、貫通孔３３の型抜き加工と同時に生じるバリ３４及びダレ３５による多段のオーバーハング構造と相まって、リードフレーム２２と樹脂２５との間の密着性が格段に向上することとなる。
これにより、本実施形態の樹脂封止型半導体装置２１を作製することができる。
この樹脂２５封止と同時に、これらバリ３４及びダレ３５を含む凹部３１内及び貫通孔３３内にも樹脂２５が充填されることとなる。
この樹脂２５は、半導体チップ２４及びリードフレーム２２を封止する部分と、バリ３４及びダレ３５を含む凹部３１内及び貫通孔３３内に充填される部分とが一体化され、貫通孔３３の型抜き加工と同時に生じるバリ３４及びダレ３５による多段のオーバーハング構造と相まって、リードフレーム２２と樹脂２５との間の密着性が格段に向上することとなる。
これにより、本実施形態の樹脂封止型半導体装置２１を作製することができる。
以上説明したように、この樹脂封止型半導体装置２１によれば、バリ３４及びダレ３５によりリードフレーム２２と樹脂２５との間のオーバーハング構造を多段にすることができる。したがって、リードフレーム２２と樹脂２５との間の密着性を向上させることができる。
したがって、リードフレーム２２を樹脂２５により封止した後にリフロー工程を施した場合においても、加熱冷却することができ、はんだ工程時あるいはその後のはんだ疲労を防止することができる。
この樹脂封止型半導体装置２１の製造方法によれば、リードフレーム２２の凹部３１の底面には、リードフレーム２２の裏面２２ｂ側から型抜きにより貫通孔３３を形成する際に同時に、バリ３４及びダレ３５が形成されるので、貫通孔３３の型抜きと同時に出来るバリ３及びダレ３５を多段のオーバーハング構造として有効利用することができ、従来のバリを取り除く工程も不要になる。
したがって、リードフレーム２２を樹脂２５により封止した後にリフロー工程を施した場合においても、加熱冷却することができ、はんだ工程時あるいはその後のはんだ疲労を防止することができる樹脂封止型半導体装置２１を、容易かつ安価に作製することができる。
図５は、本実施形態の樹脂封止型半導体装置の変形例を示す断面図であり、この樹脂封止型半導体装置５１が図２の樹脂封止型半導体装置２１と異なる点は、図２の樹脂封止型半導体装置２１では、凹部３１の底面に、その開口３１ａに向かって突出する断面三角形状の突部３２が形成され、この凹部３１の底面中央部に貫通孔３３が形成され、この貫通孔３３の開口３３ａの周縁部に、断面三角形状の起立加工痕であるバリ３４が形成されるとともに、開口３３ｂの周縁部に、円錐台形状の側面を有する拡径加工痕であるダレ３５が形成されているのに対し、この樹脂封止型半導体装置５１では、凹部３１の底面に、その開口３１ａに向かって突出する断面略半円状の突部５２が形成され、この凹部３１の底面中央部に貫通孔３３が形成され、この貫通孔３３の開口３３ａの周縁部に、断面弓形状の起立加工痕であるバリ５３が形成されるとともに、開口３３ｂの周縁部に、ロート状の曲面を有する拡径加工痕であるダレ５４が形成された点であり、それ以外の点については、樹脂封止型半導体装置２１と全く同様である。
この樹脂封止型半導体装置５１においても、樹脂封止型半導体装置２１と全く同様の作用、効果を奏することができる。
２１ 樹脂封止型半導体装置
２２ リードフレーム
２２ａ 表面（一主面）
２２ｂ 裏面（他の一主面）
２３ 接着剤層
２４ 半導体チップ（半導体素子）
２５ 樹脂
２６ ビス固定用穴
２７ ワイヤ
２８ アウターリード
３１ 凹部
３１ａ 開口
３１ｂ 開口
３２ 突部
３３ 貫通孔
３４ バリ
３５ ダレ
４１ 金型
４２ 凹部
４３ 金型
４４ 金型
５１ 樹脂封止型半導体装置
５２ 突部
５３ バリ
５４ ダレ
２２ リードフレーム
２２ａ 表面（一主面）
２２ｂ 裏面（他の一主面）
２３ 接着剤層
２４ 半導体チップ（半導体素子）
２５ 樹脂
２６ ビス固定用穴
２７ ワイヤ
２８ アウターリード
３１ 凹部
３１ａ 開口
３１ｂ 開口
３２ 突部
３３ 貫通孔
３４ バリ
３５ ダレ
４１ 金型
４２ 凹部
４３ 金型
４４ 金型
５１ 樹脂封止型半導体装置
５２ 突部
５３ バリ
５４ ダレ
Claims (2)
- 半導体素子をリードフレームの一主面上に搭載し、前記半導体素子を樹脂により封止してなる樹脂封止型半導体装置において、
前記リードフレームの一主面上の樹脂封止される部分の１箇所以上に凹部が形成され、前記凹部に前記リードフレームを貫通する貫通孔が形成され、前記貫通孔の前記凹部側の開口の周縁部に、前記貫通孔を型抜きする際の起立加工痕が形成されるとともに、前記開口と反対側の開口の周縁部に、前記貫通孔を型抜きする際の拡径加工痕が形成され、これら起立加工痕及び拡径加工痕を含む前記凹部内及び前記貫通孔内に前記樹脂が充填されていることを特徴とする樹脂封止型半導体装置。 - 半導体素子をリードフレームの一主面上に搭載する工程と、
前記一主面上の樹脂封止される部分の１箇所以上に凹部を形成する工程と、
前記リードフレームの前記凹部に対応する位置に、前記リードフレームの他の一主面側から型抜きにより貫通孔を形成すると同時に、この貫通孔の前記凹部側の開口の周縁部に起立加工痕を、前記開口と反対側の開口の周縁部に拡径加工痕を、それぞれ形成する工程と、
これら起立加工痕及び拡径加工痕を含む前記凹部内及び前記貫通孔内に前記樹脂を充填する工程と、
を有することを特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009245671A JP5264677B2 (ja) | 2009-10-26 | 2009-10-26 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009245671A JP5264677B2 (ja) | 2009-10-26 | 2009-10-26 | 樹脂封止型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011091330A JP2011091330A (ja) | 2011-05-06 |
| JP5264677B2 true JP5264677B2 (ja) | 2013-08-14 |
Family
ID=44109288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009245671A Active JP5264677B2 (ja) | 2009-10-26 | 2009-10-26 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5264677B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014104819A1 (de) * | 2014-03-26 | 2015-10-01 | Heraeus Deutschland GmbH & Co. KG | Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung |
| JP6536992B2 (ja) * | 2015-03-26 | 2019-07-03 | 大口マテリアル株式会社 | リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 |
| CN110544675A (zh) * | 2018-05-29 | 2019-12-06 | 株式会社加藤电器制作所 | 半导体模块 |
| KR102249465B1 (ko) * | 2019-10-31 | 2021-05-07 | 주식회사 코스텍시스 | 고방열 플라스틱 패키지 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326933Y2 (ja) * | 1973-11-19 | 1978-07-08 | ||
| JPH0689960A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Corp | 半導体素子用リードフレーム |
| JPH06163773A (ja) * | 1992-11-19 | 1994-06-10 | Goto Seisakusho:Kk | 半導体装置用リードフレーム及びその製造方法 |
-
2009
- 2009-10-26 JP JP2009245671A patent/JP5264677B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011091330A (ja) | 2011-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI495055B (zh) | 半導體晶片封裝體及其製造方法 | |
| JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP5767294B2 (ja) | 半導体装置 | |
| JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2009071154A (ja) | 半導体装置 | |
| JP2016201447A (ja) | モールドパッケージ | |
| JP2010165777A (ja) | 半導体装置及びその製造方法 | |
| JP2006191143A (ja) | 半導体装置 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| JP5056429B2 (ja) | 半導体装置の製造方法 | |
| JP5170122B2 (ja) | 半導体装置の製造方法 | |
| US6312976B1 (en) | Method for manufacturing leadless semiconductor chip package | |
| JP4207791B2 (ja) | 半導体装置 | |
| JP2010010567A (ja) | 半導体装置およびその製造方法 | |
| JP2008270661A (ja) | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 | |
| US20180025965A1 (en) | WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor | |
| JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006332275A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005209805A (ja) | 半導体装置およびその製造方法 | |
| JP2006269719A (ja) | 電子装置 | |
| JP2008053515A (ja) | 半導体装置およびその製造方法 | |
| JP2003007933A (ja) | 樹脂封止型半導体装置 | |
| JP2013016851A (ja) | 半導体装置の製造方法 | |
| JP2010118712A (ja) | Ｑｆｎパッケージの製造方法 | |
| TW201818522A (zh) | 導線架製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5264677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |