CN106910728A - 一种改善qfn封装芯片焊接质量的设计方法 - Google Patents

一种改善qfn封装芯片焊接质量的设计方法 Download PDF

Info

Publication number
CN106910728A
CN106910728A CN201710114215.XA CN201710114215A CN106910728A CN 106910728 A CN106910728 A CN 106910728A CN 201710114215 A CN201710114215 A CN 201710114215A CN 106910728 A CN106910728 A CN 106910728A
Authority
CN
China
Prior art keywords
pad
groove
tin
designing
qfn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710114215.XA
Other languages
English (en)
Inventor
于浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710114215.XA priority Critical patent/CN106910728A/zh
Publication of CN106910728A publication Critical patent/CN106910728A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Arc Welding In General (AREA)

Abstract

本发明公开一种改善QFN封装芯片焊接质量的设计方法，涉及焊盘焊接技术领域；在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动；利用本发明设计方法，PAD被划分成多个小区域，小区域焊接时由于面积较小，方便锡的流动，可以增加焊接面积，而且由于凹槽具有一定的深度，就会给PCB上的锡一个爬锡的路径，让更多的锡可以在焊接中爬到凹槽内，进一步增大焊接面积，从而增加整个PAD的焊接覆盖率，从而增加焊接强度，提高焊接质量。

Description

一种改善QFN封装芯片焊接质量的设计方法
技术领域
本发明公开一种改善焊接质量的设计方法，涉及焊盘焊接技术领域，具体的说是一种改善QFN封装芯片焊接质量的设计方法。
背景技术
目前电子零件的集成度越来越高，越来越多的采用集成度较高的IC设计。通常，在服务器系统或者个人电脑中，都是主板设计，使用的集成度较高的IC数量非常的多。但由于主板上的空间有限，另外由于IC采用出pin的封装，ESD的风险也比较高，因此IC的封装越来越多的不采用出pin的方案，其中目前最常用就是QFN封装。QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。 QFN的这个导电焊盘，由于连成一片，在PCB表面进行焊接时，容易出现焊接不良的情况，主要表现是这导电焊盘的锡的覆盖面积不达标，造成焊接质量不合格。
本发明提出一种改善QFN封装芯片焊接质量的设计方法，在QFN芯片背面的PAD上增加凹槽，将背面的PAD分成多个小格，方便锡的流动，增加了QFN封装背面PAD的接触面积，提供了爬锡的路径，让更多的锡可以在焊接中爬到凹槽内，保证了QFN封装芯片的焊接质量，提高电子零件的稳定性，从而提高整个系统的可靠性。
发明内容
本发明针对目前技术发展的需求和不足之处，提供一种改善QFN封装芯片焊接质量的设计方法，保证了QFN封装芯片的焊接质量，提高电子零件的稳定性，从而提高整个系统的可靠性。
一种改善QFN封装芯片焊接质量的设计方法，在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动。
对称设置交错的凹槽。
凹槽形状为直线或者曲线。
凹槽的宽度数值不小于凹槽的深度数值。
一种改善QFN封装芯片焊接质量的焊盘，利用所述的设计方法进行设计，所述焊盘上交错的分布凹槽，将焊盘划分成多个小区域，增大焊接面积并加快锡的流动。
所述的焊盘，对称分布交错的凹槽。
所述的焊盘，凹槽形状为直线或者曲线。
所述的焊盘，凹槽的宽度数值不小于凹槽的深度数值。
本发明与现有技术相比具有的有益效果是：
本发明提供一种改善QFN封装芯片焊接质量的设计方法，在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动；
利用本发明设计方法，PAD被划分成多个小区域，小区域焊接时由于面积较小，方便锡的流动，可以增加焊接面积，而且由于凹槽具有一定的深度，就会给PCB上的锡一个爬锡的路径，让更多的锡可以在焊接中爬到凹槽内，进一步增大焊接面积，从而增加整个PAD的焊接覆盖率，从而增加焊接强度，提高焊接质量。
附图说明
图1是未设计的QFN封装芯片的PAD示意图；
图2是实施例1的PAD示意图；
图3是实施例2的PAD示意图；
图4是实施例3的PAD示意图；
图5是实施例4的PAD示意图。
具体实施方式
本发明提供一种改善QFN封装芯片焊接质量的设计方法，在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动。
同时提供一种改善QFN封装芯片焊接质量的焊盘，利用所述的设计方法进行设计，所述焊盘上交错的分布凹槽，将焊盘划分成多个小区域，增大焊接面积并加快锡的流动。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。
实施例1
利用本发明方法，在QFN封装芯片背面的PAD上增设3横3竖交错的直线凹槽，将PAD划分成16个小区域，其中凹槽宽度数值不小于凹槽的深度数值，增大焊接面积并加快锡的流动。
实施例2
利用本发明方法，在QFN封装芯片背面的PAD上增设5条45°角的斜线竖凹槽和四条135°角的斜线凹槽，彼此交错分布，将PAD划分成18个小区域，其中凹槽宽度数值不小于凹槽的深度数值，增大焊接面积并加快锡的流动。
实施例3
利用本发明方法，在QFN封装芯片背面的PAD的四边中点，增设1横1竖交错的直线凹槽，并分别在两条直线凹槽两侧增设弧形凹槽，弧形凹槽的顶点靠近PAD的四边，凹槽将PAD划分成16个小区域，其中凹槽宽度数值不小于凹槽的深度数值，增大焊接面积并加快锡的流动。
实施例4
利用本发明方法，在QFN封装芯片背面的PAD的对角线位置，增设交错的直线凹槽，并分别在PAD的四角增设弧形凹槽，弧形凹槽的顶点指向对角线交点，凹槽将PAD划分成12个小区域，其中凹槽宽度数值不小于凹槽的深度数值，增大焊接面积并加快锡的流动。
还可在上述实施例基础上不脱离本发明技术方案的前提下增加其他形式的凹槽设计，总之利用本发明设计方法，PAD被划分成多个小区域，小区域焊接时由于面积较小，方便锡的流动，可以增加焊接面积，而且由于凹槽具有一定的深度，就会给PCB上的锡一个爬锡的路径，让更多的锡可以在焊接中爬到凹槽内，进一步增大焊接面积，从而增加整个PAD的焊接覆盖率，从而增加焊接强度，提高焊接质量。

Claims (8)

1.一种改善QFN封装芯片焊接质量的设计方法，其特征在于在QFN封装芯片背面的PAD上增设交错的凹槽，将PAD划分成多个小区域，增大焊接面积并加快锡的流动。
2.根据权利要求1所述的设计方法，其特征在于对称设置交错的凹槽。
3.根据权利要求1或2所述的设计方法，其特征在于凹槽形状为直线或者曲线。
4.根据权利要求3所述的设计方法，其特征在于凹槽的宽度数值不小于凹槽的深度数值。
5.一种改善QFN封装芯片焊接质量的焊盘，其特征在于利用权利要求1-4任一项所述的设计方法进行设计，所述焊盘上交错的分布凹槽，将焊盘划分成多个小区域，增大焊接面积并加快锡的流动。
6.根据权利要求5所述的焊盘，其特征在于对称分布交错的凹槽。
7.根据权利要求5或6所述的焊盘，其特征在于所述凹槽形状为直线或者曲线。
8.根据权利要求7所述的焊盘，其特征在于凹槽的宽度数值不小于凹槽的深度数值。
CN201710114215.XA 2017-02-28 2017-02-28 一种改善qfn封装芯片焊接质量的设计方法 Pending CN106910728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710114215.XA CN106910728A (zh) 2017-02-28 2017-02-28 一种改善qfn封装芯片焊接质量的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710114215.XA CN106910728A (zh) 2017-02-28 2017-02-28 一种改善qfn封装芯片焊接质量的设计方法

Publications (1)

Publication Number Publication Date
CN106910728A true CN106910728A (zh) 2017-06-30

Family

ID=59208342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710114215.XA Pending CN106910728A (zh) 2017-02-28 2017-02-28 一种改善qfn封装芯片焊接质量的设计方法

Country Status (1)

Country Link
CN (1) CN106910728A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275305A (zh) * 2017-07-13 2017-10-20 郑州云海信息技术有限公司 一种qfn芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117265A (zh) * 2013-02-01 2013-05-22 上海宏力半导体制造有限公司 引线焊盘以及集成电路
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN105552048A (zh) * 2016-01-28 2016-05-04 珠海格力节能环保制冷技术研究中心有限公司 导热焊盘及具有其的qfp芯片的封装结构
JP2016134604A (ja) * 2015-01-22 2016-07-25 エスアイアイ・セミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN103117265A (zh) * 2013-02-01 2013-05-22 上海宏力半导体制造有限公司 引线焊盘以及集成电路
JP2016134604A (ja) * 2015-01-22 2016-07-25 エスアイアイ・セミコンダクタ株式会社 半導体装置及びその製造方法
CN105552048A (zh) * 2016-01-28 2016-05-04 珠海格力节能环保制冷技术研究中心有限公司 导热焊盘及具有其的qfp芯片的封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275305A (zh) * 2017-07-13 2017-10-20 郑州云海信息技术有限公司 一种qfn芯片
CN107275305B (zh) * 2017-07-13 2020-03-10 郑州云海信息技术有限公司 一种qfn芯片

Similar Documents

Publication Publication Date Title
US9082868B2 (en) Semiconductor component and method of manufacture
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
CN106783792A (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN105489571B (zh) 一种带散热片的半导体封装及其封装方法
CN107275305A (zh) 一种qfn芯片
CN205177808U (zh) 芯片封装结构
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
CN106910728A (zh) 一种改善qfn封装芯片焊接质量的设计方法
CN108541340A (zh) 一种高可靠性电子封装结构、电路板及设备
CN104779175A (zh) 半导体封装件及其制法
CN206595254U (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN103050449A (zh) 封装件及其制法
US20200365503A1 (en) Wiring board, electronic device, and method for designing wiring board
CN105762127A (zh) 封装基板、半导体封装件及其制法
US10553558B2 (en) Semiconductor device
JP2004128290A (ja) 半導体装置
JP2009283835A (ja) 半導体装置及びその製造方法
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
CN104363698B (zh) 线路板的列引脚封装结构及封装设计方法和线路板
CN104716129B (zh) 集成堆叠式多芯片的半导体器件及其制备方法
JP4324773B2 (ja) 半導体装置の製造方法
TW201306197A (zh) 以金屬柱銲接為晶片連接之半導體封裝構造
TWI501379B (zh) 共用封膠體之封裝層疊構造
CN205881899U (zh) 多通道堆叠封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170630