CN205881899U - 多通道堆叠封装结构 - Google Patents

多通道堆叠封装结构 Download PDF

Info

Publication number
CN205881899U
CN205881899U CN201620877290.2U CN201620877290U CN205881899U CN 205881899 U CN205881899 U CN 205881899U CN 201620877290 U CN201620877290 U CN 201620877290U CN 205881899 U CN205881899 U CN 205881899U
Authority
CN
China
Prior art keywords
substrate
infrabasal plate
embedding
chip
superstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620877290.2U
Other languages
English (en)
Inventor
黄卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201620877290.2U priority Critical patent/CN205881899U/zh
Application granted granted Critical
Publication of CN205881899U publication Critical patent/CN205881899U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了集成电路封装领域的一种多通道的堆叠封装结构包括上层结构和下封装体，上层结构和下封装体通过电连接机构形成上下互连的整体，所述的上层结构设有基板，上层结构的基板称为上基板，下封装体包括下基板、下封装体芯片、嵌入基板和塑封胶，下封装体芯片放置于下基板的上表面上并通过电连接机构与下基板形成电连接，嵌入基板贴合在下基板上表面上的非芯片放置区，塑封胶覆盖下基板上表面的其他区域并填封嵌入基板与下封装体芯片之间的空隙，通过嵌入基板上下两侧的导电材料和嵌入基板内部的电路实现上层结构与下封装体之间的电连接，下封装体下基板下表面可以与位于下方的印刷电路板或其他器件或物体形成电连接。

Description

多通道堆叠封装结构
技术领域
本实用新型涉及集成电路封装领域的一种堆叠封装技术（POP）中形成超细间距多通道的堆叠封装结构。
背景技术
随着微电子技术的不断进步，集成电路的特征尺寸不断缩小、互连密度不断提高，未来社会需要更加高速的信息处理以及由此带来的更好的移动产品用户体验，这种需要对集成电路的封装技术提出了深刻挑战。
堆叠封装(POP，Package on Package)是一种典型的三维封装技术，主要应用于各类电子产品处理器与内存系统集成。POP由上下两个封装体叠加而成，上封装体与下封装体之间通过电互连通道形成电连接。下封装体中封装的一般是基带元件或应用处理器等，而上封装体中一般是存储器等。随着内存带宽需求不断提高，制约POP封装应用的主要瓶颈为传统POP中上下封装体间电互连通道个数有限，即内存有效通道数有限，因此大幅增加内存有效通道数（即上下封装体之间的电互连通道数）是现今封装技术的一个挑战。
目前POP技术主要由安靠(Amkor)等极少数国际大公司垄断，所推出的可量产的POP封装形式主要为两种:如图1所示的模塑通孔(TMV，Through Mold Via)POP封装和如图2所示的非模塑通孔POP封装。其中，上下封装体中芯片可以采用引线键合、倒装焊接或两者组合形式，可堆叠也可平铺。非模塑通孔POP封装中用焊球实现上下封装体的电连接，模塑通孔POP封装中用导电材料填充通孔并与上方焊球相接实现上下封装体的电连接。为了提高内存带宽，各大公司都致力于减小上下封装体间的连接焊球/模塑通孔(TMV)的大小及间距，也即减小相邻通道间的间距，但是都要受到工艺和成品率的限制而无法实现。模塑通孔POP封装相比非模塑通孔POP封装来说，具有更小的相邻通道间距，目前量产的模塑通孔POP封装能达到的最小的相邻通道间距为0.4mm，这是当今国际上POP封装技术达到的最高能力。进一步减小相邻通道间距的主要技术困难在于：为减小间距需要更小的连接焊球/模塑通孔(TMV)的尺寸，由此导致更小的焊球高度无法连接上下封装体，更小但较深的模塑通孔(TMV)不易加工且难于充填导电材料。在安靠的专利US7671457B1和US8319338B1中对模塑通孔POP封装有详尽的描述。
实用新型内容
本实用新型的目的是克服现有多通道堆叠封装工艺中制约POP封装应用中的上下封装体间电互连通道个数有限的不足，
提出一种新的超细间距POP封装方法与封装工艺，以大幅度增加内存有效通道数，从而实现更快的数据流通与更好的用户体验。
本实用新型是通过以下技术方案实现的：
一种多通道堆叠封装结构，包括上层结构和下封装体，上层结构和下封装体通过电连接机构形成上下互连的整体，其特征在于：所述的上层结构设有基板，上层结构的基板称为上基板，下封装体包括下基板、下封装体芯片、嵌入基板和塑封胶，下封装体芯片放置于下基板的上表面上并通过电连接机构与下基板形成电连接，嵌入基板贴合在下基板上表面上的非芯片放置区，塑封胶覆盖下基板上表面的其他区域并填封嵌入基板与下封装体芯片之间的空隙，嵌入基板与下基板之间的缝隙内有填充材料，有通孔贯穿填充材料，嵌入基板下侧有导电材料位于通孔内使嵌入基板与下基板之间形成电连接，嵌入基板上侧也有导电材料使嵌入基板与上基板之间形成电连接，通过嵌入基板上下两侧的导电材料和嵌入基板内部的电路实现上层结构与下封装体之间的电连接。
对上述技术方案作进一步的限定，所述塑封胶完全覆盖下封装体芯片及嵌入基板，或者所述塑封胶未完全覆盖下封装体芯片或嵌入基板，而是将下封装体芯片上表面和/或嵌入基板上表面暴露出来；
对上述技术方案作进一步的限定，所述嵌入基板被塑封胶覆盖时其上侧的导电材料穿过嵌入基板上方的塑封胶与上基板形成电连接；所述嵌入基板与下基板之间缝隙内的填充材料为塑封胶；
对上述技术方案作进一步的限定，所述上基板与下封装体之间为无缝贴合或存在缝隙，无缝贴合时上基板下表面被所述塑封胶覆盖，保留缝隙或在缝隙内全部或部分区域设置封接材料，设置有封接材料时嵌入基板上侧的导电材料穿过封接材料与上基板形成电连接；
对上述技术方案作进一步的限定，所述塑封胶的全部或部分可以被其他的密封粘接材料或充填材料所取代；
对上述技术方案作进一步的限定，所述下封装体芯片包含一个或多个芯片，以堆叠、平铺或两者组合方式放置于下基板上表面上，并以引线键合、倒装焊或两者组合、或其他方式与下基板形成电连接；所述下基板下表面可以与位于下方的印刷电路板或其他器件或物体形成电连接；
对上述技术方案作进一步的限定，所述上层结构设有上基板穿孔或开窗，或者上基板为金属框架结构，或者上基板上方的部分或全部未被塑封；所述上层结构为与下封装体形成至少一个电连接的任意器件或物体或其组合；
对上述技术方案作进一步的限定，所述上层结构内放置一个或多个芯片，所述的芯片为上层结构芯片，上层结构芯片以堆叠、平铺或两者组合方式放置于上层结构内，并以引线键合、倒装焊或两者组合、或其他方式与上基板形成电连接；
对上述技术方案作进一步的限定，在所述上基板上表面或下基板上表面放置无源器件或已封装的电子元器件；
对上述技术方案作进一步的限定，所述嵌入基板上侧与下侧的导电材料均为一种或一种以上电互通材料或其组合，嵌入基板与所述上基板之间形成至少一个电连接，嵌入基板与所述下基板之间也形成至少一个电连接。
一种多通道堆叠封装结构的封装方法，包括上层结构（这里称之为上封装体）的制作工艺、下封装体的制作工艺以及上、下封装的互连工艺，其特征在于：
所述下封装体制作工艺包括步骤：
1）在下基板上表面植入焊料球；
2）嵌入基板放置于焊料球上，经过回流焊使嵌入基板贴合于下基板上方；
3）在嵌入基板上表面植入焊料球；
4）以倒装方式将一个或多个芯片贴装在下基板的上表面并与下基板形成电连接；
5）在下基板上表面进行塑封，塑封胶填充入嵌入基板与下基板之间的缝隙中，且塑封胶完全覆盖倒装芯片、嵌入基板、以及嵌入基板上侧的焊料球；倒装芯片与下基板之间的缝隙内有预先充填的底充胶材料，或是预先未充填而是在塑封工艺中将塑封胶充填入倒装芯片与下基板之间的缝隙内。
6）采用激光烧蚀工艺去除嵌入基板上侧焊料球上方的塑封胶，露出其上部；
所述上封装体的制作工艺包括步骤：
在上基板上表面封装一个或多个芯片；
在上基板的底面植入多个细间距焊球，这些焊球的位置对应在嵌入基板上侧的焊料球上方。
本实用新型具有以下技术效果：
由于嵌入基板的存在，将原来的上基板与下基板之间的间隔一分为二，分出的两个缝隙间距很小，因此在制作连接的导电材料如焊球时，可以缩小导电材料如焊球的尺寸，从而达到超细间距封装的目的，按现有的工艺能力，可以达到0.2mm通道间距的能力，远高于目前POP产品所达到的0.4mm的能力，这样可以布置更多的内存有效通道，极大提高了内存带宽，使芯片组满足更高速计算与更高流量处理的需求，从而为各类电子产品带来更佳的用户体验。
附图说明
图1为模塑通孔(TMV)POP封装结构图。
图2为非模塑通孔POP封装结构图。
图3为多通道堆叠封装(POP)的结构图。
图4为实施例一结构图。
图5为实施例二结构图。
图6为实施例二下封装体形成工艺流程图。
图7为实施例二上封装体形成工艺流程图。
图8为实施例二上下封装体结合工艺流程图。
图中：1底层焊球、2下基板、3塑封胶、4上基板、5上基板与下封装体之间的电互连通道（金属焊料）、6上层结构（上封装体）塑封层、7嵌入基板、8嵌入基板与下基板之间缝隙内的填充材料（可以被塑封胶取代）、9嵌入基板下侧的导电材料、10嵌入基板上侧的导电材料、11下封装体芯片和12上基板与下封装体之间的封接材料（可选）。
具体实施方式
下面结合附图和具体实施例对本实用新型的内容作进一步的说明：
如图3所示为多通道堆叠封装结构示意图，包括1底层焊球、2下基板、3塑封胶、4上基板、6上层结构（上封装体）塑封层、7嵌入基板、8嵌入基板与下基板之间缝隙内的填充材料（可以被塑封胶取代）、9嵌入基板下侧的导电材料、10嵌入基板上侧的导电材料、11下封装体芯片和12上基板与下封装体之间的封接材料（可选）。
实施例一
图4所示为一种POP（Package On Package）堆叠封装结构和封装方法，包括上下两个互连的封装体，上封装体的基板称为上基板，下封装体的基板称为下基板，下封装体包含有下基板、下封装体倒装芯片、嵌入基板以及塑封胶，下封装体倒装芯片放置于下基板的上表面上并通过芯片表面凸点与下基板形成电连接，嵌入基板贴合在下基板上表面上的非芯片放置区，塑封胶将下基板上表面的其他区域以及嵌入基板和倒装芯片完全覆盖并填封嵌入基板与倒装芯片之间的空隙，同时塑封胶充填入嵌入基板与下基板之间的缝隙以及倒装芯片与下基板之间的缝隙，有通孔贯穿嵌入基板与下基板缝隙内的塑封胶，嵌入基板下侧有金属焊料球位于通孔内使嵌入基板与下基板之间形成电连接，下封装体的塑封胶的上表面与上封装体的基板（上基板）下表面之间设置有封接材料，嵌入基板上侧连接的金属焊球被塑封胶覆盖，采用激光烧蚀工艺去除其上方的塑封胶，露出其上部，上基板下表面所连接的金属焊球穿过封接材料与嵌入基板上侧的金属焊料球融合，因而使嵌入基板与上基板之间形成电连接，由此通过嵌入基板上下两侧的金属焊料和嵌入基板内部的电路实现上封装体与下封装体之间的电连接。下基板下表面植有焊球。
由于嵌入基板的存在，将原来的上基板与下基板之间的间隔一分为二，分出的两个缝隙间距很小，因此在制作连接的焊球时，可以缩小焊球尺寸，从而达到超细间距封装的目的，按现有的工艺能力，可以达到0.2mm通孔间距的能力，远高于目前POP产品所达到的0.4mm的能力，这样可以布置更多的内存有效通道，极大提高了内存带宽，使芯片组满足更高速计算与更高流量处理的需求，从而为各类电子产品带来更佳的用户体验。
实施例二
图5所示为一种POP（Package On Package）堆叠封装结构和封装方法，包括上下两个互连的封装体，上封装体的基板称为上基板，下封装体的基板称为下基板，下封装体包含有下基板、下封装体倒装芯片、嵌入基板以及塑封胶，下封装体倒装芯片放置于下基板的上表面上并通过芯片表面凸点与下基板形成电连接，嵌入基板贴合在下基板上表面上的非芯片放置区，塑封胶将下基板上表面的其他区域以及倒装芯片完全覆盖并填封嵌入基板与倒装芯片之间的空隙，但嵌入基板的上表面被暴露出来，同时塑封胶充填入嵌入基板与下基板之间的缝隙以及倒装芯片与下基板之间的缝隙，有通孔贯穿嵌入基板与下基板缝隙内的塑封胶，嵌入基板下侧有金属焊料球位于通孔内使嵌入基板与下基板之间形成电连接，下封装体的上表面与上封装体的基板（上基板）下表面之间设置有封接材料，上基板下表面所连接的金属焊球穿过封接材料与嵌入基板上表面连接，从而使嵌入基板与上基板之间形成电连接，由此通过嵌入基板上下两侧的金属焊料和嵌入基板内部的电路实现上封装体与下封装体之间的电连接。下基板下表面植有焊球。
由于嵌入基板的存在，将原来的上基板与下基板之间的间隔一分为二，分出的两个缝隙间距很小，因此在制作连接的焊球时，可以缩小焊球尺寸，从而达到超细间距封装的目的，按现有的工艺能力，可以达到0.2mm通孔间距的能力，远高于目前POP产品所达到的0.4mm的能力，这样可以布置更多的内存有效通道，极大提高了内存带宽，使芯片组满足更高速计算与更高流量处理的需求，从而为各类电子产品带来更佳的用户体验。
封装方法工艺流程如下：
如图6所示为下封装体形成工艺：
1）下基板上表面植焊球；
2）嵌入基板与下基板贴合，回流焊后形成电连接；
3）下封装体倒装芯片贴装；
4）下封装体塑封；
如图7所示为上封装体形成工艺：
1）上封装体成型；
2）上基板下表面植焊球；
如图8所示上下封装体结合工艺：
1）下封装体上表面覆上封接材料（环氧助焊剂），上封装体贴装于下封装体上方；
2）回流焊后形成紧密的POP封装；
3）下基板下表面植焊球。
总体说明：
本实用新型提到的嵌入基板上侧与下侧的导电材料包括所有可以实现电互通的材料方案与实施方法，因此不限于采用如金属焊料（球）、引线键合凸块、电镀或喷涂金属等种种方法或其组合，无论采用何种方式方法或其组合，只要在嵌入基板与下封装体基板(下基板)之间或嵌入基板与上基板之间形成至少一个电连接，就属于本实用新型专利保护的范围。
本实用新型提出的堆叠POP封装结构中，嵌入基板与下基板之间的缝隙内有填充材料，该填充材料可以被下基板上方的塑封胶替代，通过塑封工艺塑封胶可以充填入嵌入基板与下基板之间的缝隙。
本实用新型提出的堆叠POP封装结构中，下封装体的倒装芯片与下基板之间的缝隙内有底充胶材料，该底充胶材料可以被下基板上方的塑封胶替代，通过塑封工艺塑封胶可以充填入倒装芯片与下基板之间的缝隙。
本实用新型提出的堆叠POP封装结构中，大多数情况下上封装体与下封装体之间必须有封接材料（一般为环氧助焊剂或其他能够起到相同作用的材料），该封接材料必须具备助焊剂的功能同时又要粘结牢固，主要是增强上下封装体的结合与整体强度，提高产品可靠性，但有少数产品可能不使用封接材料。本实用新型专利权利要求中包括了不使用封接材料的封装结构，无论是否使用封接材料，均属本实用新型专利保护的范围。

Claims (9)

1.一种多通道堆叠封装结构，包括上层结构和下封装体，上层结构和下封装体通过电连接机构形成上下互连的整体，其特征在于：所述的上层结构设有基板，上层结构的基板称为上基板，下封装体包括下基板、下封装体芯片、嵌入基板和塑封胶，下封装体芯片放置于下基板的上表面上并通过电连接机构与下基板形成电连接，嵌入基板贴合在下基板上表面上的非芯片放置区，塑封胶覆盖下基板上表面的其他区域并填封嵌入基板与下封装体芯片之间的空隙，嵌入基板与下基板之间的缝隙内有填充材料，有通孔贯穿填充材料，嵌入基板下侧有导电材料位于通孔内使嵌入基板与下基板之间形成电连接，嵌入基板上侧也有导电材料使嵌入基板与上基板之间形成电连接，通过嵌入基板上下两侧的导电材料和嵌入基板内部的电路实现上层结构与下封装体之间的电连接。
2.根据权利要求1所述的多通道堆叠封装结构，其特征在于：所述塑封胶完全覆盖下封装体芯片及嵌入基板，或者所述塑封胶未完全覆盖下封装体芯片或嵌入基板，而是将下封装体芯片上表面和/或嵌入基板上表面暴露出来。
3.根据权利要求1所述的多通道堆叠封装结构，其特征在于：所述嵌入基板被塑封胶覆盖时其上侧的导电材料穿过嵌入基板上方的塑封胶与上基板形成电连接；所述嵌入基板与下基板之间缝隙内的填充材料为塑封胶。
4.根据权利要求1所述的多通道堆叠封装结构，其特征在于：所述上基板与下封装体之间为无缝贴合或存在缝隙，无缝贴合时上基板下表面被所述塑封胶覆盖，保留缝隙或在缝隙内全部或部分区域设置封接材料，设置有封接材料时嵌入基板上侧的导电材料穿过封接材料与上基板形成电连接。
5.根据权利要求1-4任意一项所述的多通道堆叠封装结构，其特征在于：所述塑封胶的全部或部分可以被其他的密封粘接材料或充填材料所取代。
6.根据权利要求1所述的多通道堆叠封装结构，其特征在于：所述下封装体芯片包含一个或多个芯片，以堆叠、平铺或两者组合方式放置于下基板上表面上，并以引线键合、倒装焊或两者组合、或其他方式与下基板形成电连接；所述下基板下表面可以与位于下方的印刷电路板或其他器件或物体形成电连接。
7.根据权利要求1所述的多通道堆叠封装结构，其特征在于：所述上层结构设有上基板穿孔或开窗，或者上基板为金属框架结构，或者上基板上方的部分或全部未被塑封；所述上层结构为与下封装体形成至少一个电连接的任意器件或物体或其组合；所述上层结构内放置一个或多个芯片，所述的芯片为上层结构芯片，上层结构芯片以堆叠、平铺或两者组合方式放置于上层结构内，并以引线键合、倒装焊或两者组合、或其他方式与上基板形成电连接。
8.根据权利要求1所述的多通道堆叠封装结构，其特征在于：在所述上基板上表面或下基板上表面放置无源器件或已封装的电子元器件。
9.根据权利要求1所述的多通道堆叠封装结构，其特征在于：所述嵌入基板上侧与下侧的导电材料均为一种或一种以上电互通材料或其组合，嵌入基板与所述上基板之间形成至少一个电连接，嵌入基板与所述下基板之间也形成至少一个电连接。
CN201620877290.2U 2016-08-15 2016-08-15 多通道堆叠封装结构 Active CN205881899U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620877290.2U CN205881899U (zh) 2016-08-15 2016-08-15 多通道堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620877290.2U CN205881899U (zh) 2016-08-15 2016-08-15 多通道堆叠封装结构

Publications (1)

Publication Number Publication Date
CN205881899U true CN205881899U (zh) 2017-01-11

Family

ID=57703935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620877290.2U Active CN205881899U (zh) 2016-08-15 2016-08-15 多通道堆叠封装结构

Country Status (1)

Country Link
CN (1) CN205881899U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法

Similar Documents

Publication Publication Date Title
TWI495082B (zh) 多層半導體封裝
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN101958261B (zh) 半导体工艺及可堆栈式半导体封装结构
CN104064486B (zh) 半导体装置以及层叠型半导体装置的制造方法
EP3067924B1 (en) Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN104364902A (zh) 半导体封装、其制造方法及封装体叠层
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN205376514U (zh) 一种三维PoP堆叠封装结构
CN102110672A (zh) 芯片堆叠封装结构及其制造方法
CN102543908A (zh) 倒装芯片封装件及其制造方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN205881899U (zh) 多通道堆叠封装结构
CN106098676A (zh) 多通道堆叠封装结构及封装方法
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法
CN103050449A (zh) 封装件及其制法
KR20120042240A (ko) Ｔｍｖ 패키지온패키지 제조방법
CN104867913A (zh) 多芯片混合集成的三维封装结构及加工方法
CN205376518U (zh) 一种PoP堆叠封装结构
CN106997876A (zh) 一种三维PoP堆叠封装结构及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant