CN104779175A - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN104779175A
CN104779175A CN201410039235.1A CN201410039235A CN104779175A CN 104779175 A CN104779175 A CN 104779175A CN 201410039235 A CN201410039235 A CN 201410039235A CN 104779175 A CN104779175 A CN 104779175A
Authority
CN
China
Prior art keywords
substrate
semiconductor package
connection pad
electric connection
perforation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410039235.1A
Other languages
English (en)
Inventor
江政嘉
王隆源
施嘉凯
徐逐崎
黄淑惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104779175A publication Critical patent/CN104779175A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体封装件及其制法，该制法先提供具有相对的第一表面与第二表面的第一基板，该第一表面具有多个第一电性连接垫，且该第一表面上接置有芯片，再藉由多个导电组件将具有相对的第三表面与第四表面及贯穿该第三表面与第四表面的穿孔的第二基板接置于该第一基板的第一表面上，该第三表面具有多个第二电性连接垫，该第二电性连接垫藉由该导电组件电性连接该第一电性连接垫，且令该芯片位于该第一基板与第二基板之间，最后，经由该穿孔将封装胶体注入至该第一基板与第二基板之间，以包覆该芯片与导电组件。本发明能有效提高产品的信赖性。

Description

半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件及其制法，尤指一种具有封装胶体的半导体封装件及其制法。
背景技术
近年来，由于各种电子产品在尺寸上是日益要求轻、薄及小，因此可节省基板平面面积并可同时兼顾处理性能的堆栈式半导体封装件愈来愈受到重视。
图1A至图1D所示者，其为现有的半导体封装件的制法的剖视图。
如图1A所示，提供具有相对的第一表面10a与第二表面10b的第一基板10，该第一表面10a具有多个第一电性连接垫101，该第一表面10a上接置有芯片11，且该第一电性连接垫101与第二表面10b上分别接置有第一焊球12a与第二焊球12b。
如图1B所示，于该芯片11与第一表面10a之间填充底胶13，且该底胶13还覆盖该第一焊球12a，接着，以激光清除部分该底胶13，以外露该第一焊球12a。
再如图1C与图1D所示，将具有相对的第三表面20a与第四表面20b的第二基板20接置于该第一基板10的第一表面10a上，该第三表面20a具有多个第二电性连接垫201，各该第二电性连接垫201上设有金属柱202，该第四表面20b上设有电子组件21，该第二电性连接垫201藉由该金属柱202电性连接该第一焊球12a，且令该芯片11位于该第一基板10与第二基板20之间。
由于前述半导体封装件的制法是先对该第一基板上的芯片进行该底胶的填充，再接置该第二基板，因此，并没有对于该金属柱进行保护，而容易降低抗落摔能力与抗高低温循环能力的信赖性。
请再参照图2A与图2B，其为现有的半导体封装件的制法的另一实施例的剖视图，如图所示，此制法为先将该第二基板20接置于该第一基板10的第一表面10a上，再从一侧将封装胶体30灌入至该第一基板10与第二基板20之间，以包覆该芯片11、第一焊球12a与金属柱202。然而，此种制法因为该金属柱的数量多且密集排列，因此在将该封装胶体灌入时，该封装胶体从一侧边流动至另一侧边所需的时间过久，使得在未完全填满于该第一基板与第二基板之间之前，该封装胶体便已凝固，导致该封装胶体的填充失败。
由于前述的半导体封装件设置有金属柱，所以能缩小该第一焊球的体积，进而能符合现今细线宽线距的趋势。但前述两种制法都各自有其制作上的缺失，无论是抗落摔能力与抗高低温循环能力的信赖性不佳、或者是封装胶体易于填充失败。
因此，如何避免上述现有技术中的种种问题，实为目前业界所急需解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的为提供一种半导体封装件及其制法，能有效提高产品的信赖性。
本发明的半导体封装件的制法包括：提供具有相对的第一表面与第二表面的第一基板，该第一表面具有多个第一电性连接垫，且该第一表面上接置有芯片；藉由多个导电组件将具有相对的第三表面与第四表面及贯穿该第三表面与第四表面的穿孔的第二基板接置于该第一基板的第一表面上，该第三表面具有多个第二电性连接垫，该第二电性连接垫藉由该导电组件电性连接该第一电性连接垫，且令该芯片位于该第一基板与第二基板之间；以及经由该穿孔将封装胶体注入至该第一基板与第二基板之间，以包覆该芯片与导电组件。
于前述的制法中，该穿孔位于该芯片的上方，该穿孔位于该第二基板的中央，且于接置该第二基板之前，还包括于该芯片与该第一基板的第一表面之间形成底胶。
于本发明的半导体封装件的制法中，注入该封装胶体的方式以喷嘴为之，于注入该封装胶体时，该喷嘴置于该穿孔中。
依前所述的半导体封装件的制法，该穿孔的尺寸大于该喷嘴的尺寸，且于接置该第二基板之前，该导电组件为接置于该第二电性连接垫上的金属柱，于接置该第二基板之前，还包括于该第一电性连接垫上接置焊球，该第二电性连接垫藉由该导电组件电性连接该焊球。
本发明还提供一种半导体封装件，包括：第一基板，其具有相对的第一表面与第二表面，该第一表面并具有多个第一电性连接垫；芯片，其接置于该第一表面上；第二基板，其藉由多个导电组件接置于该第一基板的第一表面上，该第二基板具有相对的第三表面与第四表面及贯穿该第三表面与第四表面的穿孔，该第三表面具有多个第二电性连接垫，该第二电性连接垫藉由该导电组件电性连接该第一电性连接垫，且令该芯片位于该第一基板与第二基板之间；以及封装胶体，其形成于该第一基板与第二基板之间，以包覆该芯片与导电组件。
于前述的半导体封装件中，该封装胶体还形成于该穿孔中，该穿孔位于该芯片的上方，该穿孔位于该第二基板的中央。
依上所述的半导体封装件，还包括底胶，其形成于该芯片与该第一基板的第一表面之间，该导电组件为接置于该第二电性连接垫上的金属柱，还包括焊球，其形成于该第一电性连接垫上，该第二电性连接垫藉由该导电组件电性连接该焊球。
由上可知，本发明能有效缩短封装胶体的流动距离与时间，进而能缩短工时、提高产品良率与提升产品信赖度。
附图说明
图1A至图1D所示者为现有的半导体封装件的制法的剖视图。
图2A与图2B所示者为现有的半导体封装件的制法的另一实施例的剖视图。
图3A至图3D所示者为本发明的半导体封装件的制法的剖视图。
主要组件符号说明
10、40        第一基板
10a、40a      第一表面
10b、40b      第二表面
101、401      第一电性连接垫
11、41        芯片
12a、42a      第一焊球
12b、42b      第二焊球
20、50        第二基板
20a、50a      第三表面
20b、50b      第四表面
201、501      第二电性连接垫
202           金属柱
21            电子组件
30、70        封装胶体
13、43        底胶
51            导电组件
500           穿孔
60            喷嘴。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图3A至图3D所示者，其为本发明的半导体封装件的制法的剖视图。
首先，如图3A所示，提供具有相对的第一表面40a与第二表面40b的第一基板40，该第一表面40a具有多个第一电性连接垫401，且该第一电性连接垫401与第二表面40b上分别接置有第一焊球42a与第二焊球42b，并于该第一表面40a上接置芯片41，于该芯片41与该第一基板40的第一表面40a之间形成底胶43；该底胶43与第一焊球42a为视需要而设置。
如图3B所示，藉由多个导电组件51将具有相对的第三表面50a与第四表面50b及贯穿该第三表面50a与第四表面50b的穿孔500的第二基板50接置于该第一基板40的第一表面40a上，该穿孔500位于该芯片41的上方，该穿孔500位于该第二基板50的中央，该第三表面50a具有多个第二电性连接垫501，该第二电性连接垫501藉由该导电组件51电性连接该第一电性连接垫401，且令该芯片41位于该第一基板40与第二基板50之间。
于本实施例中，该导电组件51为接置于该第二电性连接垫501上的金属柱，该第二电性连接垫501藉由该金属柱电性连接该第一焊球42a。
如图3C至图3D所示，将喷嘴60置于该穿孔500中，该穿孔500的尺寸大于该喷嘴60的尺寸，并藉由喷嘴60经由该穿孔500将封装胶体70注入至该第一基板40与第二基板50之间，以包覆该芯片41与导电组件51。
本发明还提供一种半导体封装件，包括：第一基板40，其具有相对的第一表面40a与第二表面40b，该第一表面40a并具有多个第一电性连接垫401；芯片41，其接置于该第一表面40a上；第二基板50，其藉由多个导电组件51接置于该第一基板40的第一表面40a上，该第二基板50具有相对的第三表面50a与第四表面50b及贯穿该第三表面50a与第四表面50b的穿孔500，该第三表面50a具有多个第二电性连接垫501，该第二电性连接垫501藉由该导电组件51电性连接该第一电性连接垫401，且令该芯片41位于该第一基板40与第二基板50之间；以及封装胶体70，其形成于该第一基板40与第二基板50之间，以包覆该芯片41与导电组件51。
前述的半导体封装件中，该封装胶体70还形成于该穿孔500中，该穿孔500位于该芯片41的上方，且该穿孔500位于该第二基板50的中央。
依前所述的半导体封装件，还包括底胶43，其形成于该芯片41与该第一基板40的第一表面40a之间，该导电组件51为接置于该第二电性连接垫501上的金属柱。
综上所述，相较于现有技术，本发明的灌胶起始点位于第二基板中间的穿孔处，因此能缩短封装胶体至多一半的流动距离与时间，使得封装胶体可在凝固前完整包覆导电组件，进而达到缩短工时、提高产品良率与提升产品信赖度的目的。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (16)

1.一种半导体封装件的制法，包括：
提供具有相对的第一表面与第二表面的第一基板，该第一表面具有多个第一电性连接垫，且该第一表面上接置有芯片；
藉由多个导电组件将具有相对的第三表面与第四表面及贯穿该第三表面与第四表面的穿孔的第二基板接置于该第一基板的第一表面上，该第三表面具有多个第二电性连接垫，供该第二电性连接垫藉由该导电组件电性连接该第一电性连接垫，且令该芯片位于该第一基板与第二基板之间；以及
经由该穿孔将封装胶体注入至该第一基板与第二基板之间，以包覆该芯片与导电组件。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该穿孔位于该芯片的上方。
3.根据权利要求1所述的半导体封装件的制法，其特征在于，该穿孔位于该第二基板的中央。
4.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法于接置该第二基板之前，还包括于该芯片与该第一基板的第一表面之间形成底胶。
5.根据权利要求1所述的半导体封装件的制法，其特征在于，注入该封装胶体的方式是以喷嘴为之。
6.根据权利要求5所述的半导体封装件的制法，其特征在于，于注入该封装胶体时，该喷嘴置于该穿孔中。
7.根据权利要求5所述的半导体封装件的制法，其特征在于，该穿孔的尺寸大于该喷嘴的尺寸。
8.根据权利要求1所述的半导体封装件的制法，其特征在于，于接置该第二基板之前，该导电组件为接置于该第二电性连接垫上的金属柱。
9.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法于接置该第二基板之前，还包括于该第一电性连接垫上接置焊球，该第二电性连接垫藉由该导电组件电性连接该焊球。
10.一种半导体封装件，包括：
第一基板，其具有相对的第一表面与第二表面，该第一表面并具有多个第一电性连接垫；
芯片，其接置于该第一表面上；
第二基板，其藉由多个导电组件接置于该第一基板的第一表面上，该第二基板具有相对的第三表面与第四表面及贯穿该第三表面与第四表面的穿孔，该第三表面具有多个第二电性连接垫，该第二电性连接垫藉由该导电组件电性连接该第一电性连接垫，且该芯片位于该第一基板与第二基板之间；以及
封装胶体，其形成于该第一基板与第二基板之间，以包覆该芯片与导电组件。
11.根据权利要求10所述的半导体封装件，其特征在于，该封装胶体还形成于该穿孔中。
12.根据权利要求10所述的半导体封装件，其特征在于，该穿孔位于该芯片的上方。
13.根据权利要求10所述的半导体封装件，其特征在于，该穿孔位于该第二基板的中央。
14.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括底胶，其形成于该芯片与该第一基板的第一表面之间。
15.根据权利要求10所述的半导体封装件，其特征在于，该导电组件为接置于该第二电性连接垫上的金属柱。
16.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括焊球，其形成于该第一电性连接垫上，该第二电性连接垫藉由该导电组件电性连接该焊球。
CN201410039235.1A 2014-01-15 2014-01-27 半导体封装件及其制法 Pending CN104779175A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103101388 2014-01-15
TW103101388A TWI528469B (zh) 2014-01-15 2014-01-15 半導體封裝件及其製法

Publications (1)

Publication Number Publication Date
CN104779175A true CN104779175A (zh) 2015-07-15

Family

ID=53620581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410039235.1A Pending CN104779175A (zh) 2014-01-15 2014-01-27 半导体封装件及其制法

Country Status (2)

Country Link
CN (1) CN104779175A (zh)
TW (1) TWI528469B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019141161A1 (zh) * 2018-01-19 2019-07-25 华为技术有限公司 一种晶圆封装器件
CN112420526A (zh) * 2019-08-20 2021-02-26 江苏长电科技股份有限公司 双基板叠层结构及其封装方法
WO2022170775A1 (zh) * 2021-02-10 2022-08-18 华为技术有限公司 一种功率结构体和制备方法以及设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581676B (zh) * 2016-04-27 2017-05-01 矽品精密工業股份有限公司 電子封裝件及基板結構
TWI595603B (zh) * 2016-11-10 2017-08-11 矽品精密工業股份有限公司 封裝堆疊結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229399A1 (en) * 2003-05-16 2004-11-18 Yu-Wen Chen [flip chip package and manufacturing method thereof]
JP2005136203A (ja) * 2003-10-30 2005-05-26 Stanley Electric Co Ltd 発光ダイオードの製造方法
JP2006286797A (ja) * 2005-03-31 2006-10-19 Texas Instr Japan Ltd 実装方法
CN101266933A (zh) * 2007-03-14 2008-09-17 矽品精密工业股份有限公司 半导体装置的制法及其用于该制法的承载件
JP2009266866A (ja) * 2008-04-22 2009-11-12 Samco Inc 被処理材接着装置
US20100255641A1 (en) * 2009-04-07 2010-10-07 Texas Instruments Incorporated Semiconductor Manufacturing Method
TW201401482A (zh) * 2012-06-25 2014-01-01 Taiwan Semiconductor Mfg 堆疊式封裝元件以及封裝半導體晶片的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229399A1 (en) * 2003-05-16 2004-11-18 Yu-Wen Chen [flip chip package and manufacturing method thereof]
JP2005136203A (ja) * 2003-10-30 2005-05-26 Stanley Electric Co Ltd 発光ダイオードの製造方法
JP2006286797A (ja) * 2005-03-31 2006-10-19 Texas Instr Japan Ltd 実装方法
CN101266933A (zh) * 2007-03-14 2008-09-17 矽品精密工业股份有限公司 半导体装置的制法及其用于该制法的承载件
JP2009266866A (ja) * 2008-04-22 2009-11-12 Samco Inc 被処理材接着装置
US20100255641A1 (en) * 2009-04-07 2010-10-07 Texas Instruments Incorporated Semiconductor Manufacturing Method
TW201401482A (zh) * 2012-06-25 2014-01-01 Taiwan Semiconductor Mfg 堆疊式封裝元件以及封裝半導體晶片的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019141161A1 (zh) * 2018-01-19 2019-07-25 华为技术有限公司 一种晶圆封装器件
US11430760B2 (en) 2018-01-19 2022-08-30 Huawei Technologies Co., Ltd. Chip package device
CN112420526A (zh) * 2019-08-20 2021-02-26 江苏长电科技股份有限公司 双基板叠层结构及其封装方法
CN112420526B (zh) * 2019-08-20 2024-07-02 江苏长电科技股份有限公司 双基板叠层结构及其封装方法
WO2022170775A1 (zh) * 2021-02-10 2022-08-18 华为技术有限公司 一种功率结构体和制备方法以及设备

Also Published As

Publication number Publication date
TW201528389A (zh) 2015-07-16
TWI528469B (zh) 2016-04-01

Similar Documents

Publication Publication Date Title
CN104779175A (zh) 半导体封装件及其制法
CN205621714U (zh) 半导体封装
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
CN104576593A (zh) 封装结构及其制法
CN104425417B (zh) 半导体装置及其制法
CN107785344A (zh) 电子封装件及其制法
CN104766837A (zh) 半导体封装件及其制法
CN104377182A (zh) 半导体封装件及其制法
CN103579160A (zh) 半导体基板及其制法
CN103515345A (zh) 基板结构与封装结构
CN104795356A (zh) 半导体封装件及其制法
CN104766838A (zh) 封装堆叠结构及其制法
CN203013702U (zh) 封装结构
CN104681499B (zh) 封装堆栈结构及其制法
CN104205327A (zh) 半导体组件及其制造方法
CN103188863B (zh) 印刷电路板板件、制作方法、印刷电路板及其封装方法
CN103050449A (zh) 封装件及其制法
CN104934379B (zh) 封装堆栈结构及其制法
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN103715107B (zh) 封装堆栈结构的制法
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN104241216A (zh) 一种封装高度可控的扇出型封装结构及制造方法
CN103779300A (zh) 封装基板及芯片封装构件
TWI667945B (zh) 包覆成型封裝結構及方法
CN104064530A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150715