TWI581676B - 電子封裝件及基板結構 - Google Patents

電子封裝件及基板結構 Download PDF

Info

Publication number
TWI581676B
TWI581676B TW105113073A TW105113073A TWI581676B TW I581676 B TWI581676 B TW I581676B TW 105113073 A TW105113073 A TW 105113073A TW 105113073 A TW105113073 A TW 105113073A TW I581676 B TWI581676 B TW I581676B
Authority
TW
Taiwan
Prior art keywords
substrate
package
electronic package
conductive
hole
Prior art date
Application number
TW105113073A
Other languages
English (en)
Other versions
TW201739325A (zh
Inventor
梁芳瑜
曾文聰
賴顗喆
張宏憲
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105113073A priority Critical patent/TWI581676B/zh
Priority to CN201610326150.0A priority patent/CN107316841B/zh
Application granted granted Critical
Publication of TWI581676B publication Critical patent/TWI581676B/zh
Publication of TW201739325A publication Critical patent/TW201739325A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Description

電子封裝件及基板結構
本發明係有關一種半導體封裝結構，尤指一種能提高產品良率之電子封裝件及其基板結構。
目前應用於晶片封裝領域之技術繁多，例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型封裝模組、或將晶片立體堆疊化整合為三維積體電路(3D IC)晶片堆疊模組。
第1圖係為習知3D IC晶片堆疊式半導體封裝件1之剖面示意圖。如第1圖所示，係將一半導體晶片13藉由複數銲錫凸塊130設於一矽中介板(Through Silicon interposer，簡稱TSI)12上，其中，該矽中介板12具有複數導電矽穿孔(Through-silicon via，簡稱TSV)120及形成於該導電矽穿孔120上並電性連接該些銲錫凸塊130之線路重佈層(Redistribution layer，簡稱RDL)121，同時該矽中介板12藉由該些導電矽穿孔120與複數導電元件110結合至一封裝基板11上，且以底膠10’包覆該些導電 元件110與該些銲錫凸塊130，並以封裝膠體10包覆該半導體晶片13與該矽中介板12。
惟，習知半導體封裝件1中，於溫度循環(temperature cycle)或應力變化時，如通過回銲爐、或經歷落摔等製程或測試時，該半導體晶片13及該矽中介板12會因熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)不匹配(mismatch)而與該封裝膠體10或底膠10’分離，即產生脫層(delaminating)問題，造成該矽中介板12無法有效電性連接該半導體晶片13或無法通過可靠度測試，致使產品良率不佳。再者，由於前述位於半導體封裝件1邊緣之封裝膠體10的硬度較低，受力易容易發生脫層或斷裂問題。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種基板結構，係包括：一基板，係具有相對之第一表面及第二表面與複數結合於該基板之導電體；以及至少一穿孔，係貫穿該基板之第一表面及第二表面。
本發明復提供一種電子封裝件，係包括：第一基板，係具有複數結合於該第一基板之第一導電體；第二基板，係接置於該第一基板上，且該第二基板具有複數結合於該第二基板之第二導電體；至少一穿孔，係形成於該第一基板及/或該第二基板且貫穿該第一基板及/或該第二基板；以及封裝體，係形成於該第一基板上且包覆該第二基板並 填充於該穿孔中。
前述之電子封裝件及基板結構中，該基板、第一基板、第二基板係為半導體板材或陶瓷板材。
前述之電子封裝件及基板結構中，該基板、第一基板、第二基板具有至少一角落，以令該穿孔設於該角落位置。前述之電子封裝件及基板結構中，該基板、第一基板、第二基板具有側面，以令該穿孔設於該側面。
前述之電子封裝件及基板結構中，該導電體、第一導電體、第二導電體係為線路層、導電柱或導電凸塊所組群組之其中一者。
由上可知，本發明之電子封裝件及基板結構，主要藉由於該基板(第一基板、第二基板)上形成穿孔，以於形成該封裝體時，其膠材能填充於該穿孔內，而增加該基板與封裝體之間的結合力，故能避免脫層之問題。
1‧‧‧半導體封裝件
10,201‧‧‧封裝膠體
10’,200‧‧‧底膠
11‧‧‧封裝基板
110‧‧‧導電元件
12‧‧‧矽中介板
120‧‧‧導電矽穿孔
121‧‧‧線路重佈層
13‧‧‧半導體晶片
130‧‧‧銲錫凸塊
2‧‧‧電子封裝件
20‧‧‧封裝體
21‧‧‧第一基板
21a‧‧‧第一表面
21b‧‧‧第二表面
21c,22c‧‧‧側面
210‧‧‧第一導電體
22‧‧‧第二基板
22a‧‧‧第三表面
22b‧‧‧第四表面
220‧‧‧第二導電體
23‧‧‧第三基板
230‧‧‧第三導電體
24,24’‧‧‧穿孔
A‧‧‧佈線區
C‧‧‧角落
第1圖係為習知半導體封裝件之剖面示意圖；第2圖係為本發明之電子封裝件之剖面示意圖；以及第3A及3B圖係為本發明之基板結構之穿孔之不同態樣之上視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小 等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、“第三”、“第四”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明之電子封裝件2之剖面示意圖。如第2圖所示，該電子封裝件2係包括有第一基板21、接置於該第一基板21上之第二基板22、接置於該第二基板22上之第三基板23、以及形成於該第一基板21上以包覆該第二基板22與第三基板23之封裝體20。
所述之第一基板21係具有至少一貫穿該第一基板21之穿孔24與複數第一導電體210。具體地，該第一基板21具有相對之第一表面21a與第二表面21b、及鄰接該第一與第二表面21a,21b之側面21c(如第3A圖所示)，且該穿孔24連通該第一表面21a與第二表面21b。
於本實施例中，該第一基板21係為陶瓷板材，以作為封裝基板，且該第一導電體210係為線路層、導電柱或導電凸塊所組群組之其中一者。
所述之第二基板22及第三基板23係分別具有複數第 二導電體220及第三導電體230。
於本實施例中，該第二基板22及第三基板23係為半導體板材，以令該第二基板22作為中介板而接置於該第一基板21上，該第三基板23作為電子元件而接置於該第二基板22上，且該第二導電體220及第三導電體230係為線路層、導電柱或導電凸塊所組群組之其中一者。具體地，該第三基板23(即電子元件)係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。
再者，該第二基板22具有相對之第三表面22a與第四表面22b、及鄰接該第三與第四表面22a,22b之側面22c。
又，該第二導電體220及第三導電體230係電性連接該第一導電體210。
另外，該穿孔24’亦可選擇性地形成於該第二基板22上且貫穿該第二基板22。
具體地，該穿孔24,24’之位置不會與該導電體之位置相重疊。較佳地，如第3A圖所示，該穿孔24係位於該第一基板21之佈線區A(用以佈設該第一導電體210之區域)外圍，例如，該第一基板21可具有至少一角落C，以供該穿孔24設於該角落C之位置；或者，如第3B圖所示，該穿孔24’可位於該第二基板22之側面22c上，而於該第二基板22之側面22c上形成凹槽。
應可理解地，該第一基板21之穿孔24之位置與該第二基板22之穿孔24’之位置可互換。
所述之封裝體20係包覆該第二基板22及第三基板23並填充於該些穿孔24中。
於本實施例中，該封裝體20係包含底膠200與封裝膠體201，該底膠200係形成於該第一基板21與第二基板22之間及該第二基板22與第三基板23之間，且該封裝膠體201係形成於該第一基板21之第一表面21a上以包覆該第二基板22及第三基板23。
綜上所述，本發明之電子封裝件2及基板結構(如第一基板21或第二基板22)，主要藉由該穿孔24,24’之設計，以供灌注該封裝體20時，該封裝體20(底膠200、封裝膠體201)之膠材能填充於該穿孔24,24’內，而增加該第一及第二基板21,22與該封裝體20之間的接觸面積，以強化該第一及第二基板21,22與該封裝體20之間的結合力，故能避免脫層之問題而達到信賴性補強，且能在不增加該電子封裝件2之尺寸及該基板結構之尺寸下提升第一及第二基板21,22與該封裝體20之間的結合力。
應可理解地，本發明之電子封裝件不限於上述實施例，其可為其它封裝結構，例如覆晶封裝、打線封裝等，亦即只需應用到基板結構即可。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
20‧‧‧封裝體
200‧‧‧底膠
201‧‧‧封裝膠體
21‧‧‧第一基板
21a‧‧‧第一表面
21b‧‧‧第二表面
210‧‧‧第一導電體
22‧‧‧第二基板
22a‧‧‧第三表面
22b‧‧‧第四表面
22c‧‧‧側面
220‧‧‧第二導電體
23‧‧‧第三基板
230‧‧‧第三導電體
24,24’‧‧‧穿孔

Claims (10)

  1. 一種基板結構，係包括：一基板，係具有相對之第一表面及第二表面與複數結合於該基板之導電體，其中，該基板具有連接該第一表面及第二表面之側面；以及至少一穿孔，係貫穿該基板之第一表面及第二表面並連通該側面，以於該側面上形成凹槽。
  2. 如申請專利範圍第1項所述之基板結構，其中，該基板係為半導體板材或陶瓷板材。
  3. 如申請專利範圍第1項所述之基板結構，其中，該基板具有至少一角落，以令該穿孔設於該角落位置。
  4. 如申請專利範圍第1項所述之基板結構，其中，該導電體係為線路層、導電柱或導電凸塊所組群組之其中一者。
  5. 一種電子封裝件，係包括：第一基板，係具有複數結合於該第一基板之第一導電體；第二基板，係接置於該第一基板上，且具有複數結合於該第二基板之第二導電體；至少一穿孔，係形成於該第一基板之邊緣及/或該第二基板之邊緣，且貫穿該第一基板及/或該第二基板；以及封裝體，係形成於該第一基板上且包覆該第二基板並填充於該穿孔中。
  6. 如申請專利範圍第5項所述之電子封裝件，其中，該第一基板係為半導體板材或陶瓷板材。
  7. 如申請專利範圍第5項所述之電子封裝件，其中，該第二基板係為半導體板材。
  8. 如申請專利範圍第5項所述之電子封裝件，其中，該第一基板或第二基板具有至少一角落，以令該穿孔設於該角落位置。
  9. 如申請專利範圍第5項所述之電子封裝件，其中，該第一基板或第二基板具有側面，以令該穿孔設於該側面。
  10. 如申請專利範圍第5項所述之電子封裝件，其中，該第一導電體及第二導電體係為線路層、導電柱或導電凸塊所組群組之其中一者。
TW105113073A 2016-04-27 2016-04-27 電子封裝件及基板結構 TWI581676B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105113073A TWI581676B (zh) 2016-04-27 2016-04-27 電子封裝件及基板結構
CN201610326150.0A CN107316841B (zh) 2016-04-27 2016-05-17 电子封装件及基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113073A TWI581676B (zh) 2016-04-27 2016-04-27 電子封裝件及基板結構

Publications (2)

Publication Number Publication Date
TWI581676B true TWI581676B (zh) 2017-05-01
TW201739325A TW201739325A (zh) 2017-11-01

Family

ID=59367734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113073A TWI581676B (zh) 2016-04-27 2016-04-27 電子封裝件及基板結構

Country Status (2)

Country Link
CN (1) CN107316841B (zh)
TW (1) TWI581676B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201401482A (zh) * 2012-06-25 2014-01-01 Taiwan Semiconductor Mfg 堆疊式封裝元件以及封裝半導體晶片的方法
TW201528389A (zh) * 2014-01-15 2015-07-16 矽品精密工業股份有限公司 半導體封裝件及其製法
TW201533814A (zh) * 2008-07-18 2015-09-01 United Test & Assembly Ct Lt 封裝結構性元件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP5172311B2 (ja) * 2006-12-28 2013-03-27 三洋電機株式会社 半導体モジュールおよび携帯機器
JP2010040782A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201533814A (zh) * 2008-07-18 2015-09-01 United Test & Assembly Ct Lt 封裝結構性元件
TW201401482A (zh) * 2012-06-25 2014-01-01 Taiwan Semiconductor Mfg 堆疊式封裝元件以及封裝半導體晶片的方法
TW201528389A (zh) * 2014-01-15 2015-07-16 矽品精密工業股份有限公司 半導體封裝件及其製法

Also Published As

Publication number Publication date
CN107316841A (zh) 2017-11-03
CN107316841B (zh) 2020-04-07
TW201739325A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
TWI631676B (zh) 電子封裝件及其製法
US10199320B2 (en) Method of fabricating electronic package
TWI496270B (zh) 半導體封裝件及其製法
TWI541954B (zh) 半導體封裝件及其製法
TWI544599B (zh) 封裝結構之製法
TWI669789B (zh) 電子封裝件
TWI649839B (zh) 電子封裝件及其基板構造
TWI585904B (zh) 電子封裝件及基板結構
TWI753686B (zh) 電子封裝件及其製法
TW202209582A (zh) 電子封裝件及其製法
US9754898B2 (en) Semiconductor package and fabrication method thereof
TWI620296B (zh) 電子封裝件及其製法
TWI601259B (zh) 電子封裝件及其半導體基板與製法
TWI624016B (zh) 電子封裝件及其製法
US20150255311A1 (en) Method of fabricating semiconductor package
TWI581676B (zh) 電子封裝件及基板結構
TWI615926B (zh) 電子封裝件及其製法
TWM521807U (zh) 封裝結構及其中介板
TWI503932B (zh) 設置於膠層上的半導體封裝件及其製法
TWI546920B (zh) 半導體裝置及其製法
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法
TWI574356B (zh) 半導體封裝件之製法
TWI556363B (zh) 半導體裝置及其製法
TW202347675A (zh) 電子封裝件及其製法
TWI543296B (zh) 半導體封裝件及其製法