JP2010040782A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010040782A
JP2010040782A JP2008202292A JP2008202292A JP2010040782A JP 2010040782 A JP2010040782 A JP 2010040782A JP 2008202292 A JP2008202292 A JP 2008202292A JP 2008202292 A JP2008202292 A JP 2008202292A JP 2010040782 A JP2010040782 A JP 2010040782A
Authority
JP
Japan
Prior art keywords
opening
semiconductor device
sealing resin
element region
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008202292A
Other languages
English (en)
Inventor
Takahiro Ide
孝博 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kioxia Advanced Package Corp
Original Assignee
Toshiba Corp
Toshiba LSI Package Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba LSI Package Solutions Corp filed Critical Toshiba Corp
Priority to JP2008202292A priority Critical patent/JP2010040782A/ja
Priority to US12/534,521 priority patent/US20100032823A1/en
Publication of JP2010040782A publication Critical patent/JP2010040782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

【課題】 パッケージ側面部の口開きの発生及び内部への進行を抑制した半導体装置及びその製造方法を提供する。
【解決手段】 主面上に素子領域が形成された半導体基板１と、素子領域の所定の位置上に形成された層間絶縁膜及び配線層と、層間絶縁膜、配線層及び半導体基板の主面を覆い、素子領域を取り囲む開口部に充填された封止樹脂膜９とを備え、封止樹脂膜９と開口部内の封止樹脂膜からなる接合部１１とを連続的に形成することにより、封止樹脂９の口開きの発生及びその内部への進行を抑制する。
【選択図】 図１

Description

本発明は、半導体装置及び半導体装置の製造方法、特に半導体装置のパッケージ構造及びその製造方法に関する。
近年、携帯電話等に代表される小型電子機器の急速な普及により、半導体装置も薄型、
小型、軽量のものが要求されるようになってきている。これらの要求に対応するためにウェハー状態にてパッケージングを行うウェハーレベルチップサイズパッケージ（以下WCSP：Wafer Level Chip Size Packageと称す。）構造が盛んに報告されている。
ＷＣＳＰでは、実装信頼性における寿命延長と落下や基板の折り曲げといった機械的強度を向上させるために、半導体チップを実装基板へ実装後にアンダーフィルを施す場合がある。アンダーフィルを施す場合、アンダーフィル材の塗布量はディスペンスノズルからの噴出量や毛細管現象による浸透性に依存するため、半導体チップの全面に亘って塗布量を均一にすることが困難であった。
そのため、アンダーフィル材塗布量の不均一や不足等によって半導体チップの側面において濡れ不均一や濡れ不足が発生してしまう恐れがある。このような濡れ不均一や濡れ不足が発生すると、シリコン基板や素子表面をコートする封止樹脂、或いはそれらの界面に応力が集中してパッケージ側面部に口開きが発生してしまう。その結果、パッケージ側面部の口開きが内部へ進行して、素子領域及び配線層の破壊を引き起こしてしまうことが問題となっている。
半導体チップには、ダイシング時のダメージ或いは水分と共に浸入する不純物の素子領域及び配線層への進入を防止するために、チップリング、或いは溝が設けられているものがある（例えば、特許文献１参照）。しかし、上記の原因による口開きは、シリコン基板と素子領域及び配線層との界面を裂いて発生し内部へ進行する場合が多く、チップリングや従来技術ではその進行を防止することが出来なかった。
特開２００７−３２９３９６
本発明は、パッケージ側面部の口開きの発生及びその内部への進行を抑制した半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置は、主面上に素子領域が形成された半導体基板と、前記素子領域の所定の位置上に形成された層間絶縁膜及び配線層と、前記層間絶縁膜、前記配線層及び前記半導体基板の主面を覆い、前記素子領域外に位置する開口部に充填された封止樹脂膜と、を備えることを特徴とする。
また、本発明の一態様による半導体装置の製造方法は、半導体基板の主面上に素子領域を形成する工程と、前記素子領域を取り囲む開口部を前記半導体基板上に形成する工程と、前記素子領域上の所定の位置に層間絶縁膜及び配線層を形成する工程と、前記層間絶縁膜、前記配線層及び前記半導体基板の主面を覆い、前記開口部内に封止樹脂膜を形成する工程と、を備えることを特徴とする。
本発明によれば、パッケージ側面部の口開きの発生及びその内部への進行を抑制した半導体装置及びその製造方法を提供することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
まず、図１１に本発明の実施形態の一態様に係る半導体装置を実装基板に実装し、アンダーフィルを施した状態の断面図を示す。実装基板１６と、主面を封止樹脂１７で覆われたシリコン基板１８が外部端子１９を介して接続されており、その接続部及び半導体基板側面にはアンダーフィル２０が施されている。このアンダーフィル２０の不均一や不足等によって半導体チップの側面に応力がかかる場合がある。
本実施形態では、封止樹脂１７をシリコン基板１８の主面に形成されている素子領域（図示せず）を取り囲むように形成された開口部に充填している。封止樹脂を開口部に充填することにより、従来の構造では抑制することが出来なかったパッケージ側面部の口開き及びその内部への進行を抑制することができる。
図１は本発明の第１の実施形態に係る半導体装置を模式的に示した断面図である。図１を参照して、本発明の第１の実施形態に係る半導体装置の説明を行う。実際には、半導体チップ上には実装基板と接続される外部端子が縦横に並列して形成されるが、本実施形態では半導体チップの一部、特に半導体チップの端面周辺部に注目して説明を行う。
本発明の第１の実施形態に係る半導体装置は、主面上に素子領域及び配線層等が形成されているシリコン基板１上に、半導体チップとその外部とを電気的に接続するための電極パッド２が設けられている。また、電極パッド２を設ける部分以外の領域には、例えば、パッシベーション膜であるシリコン酸化膜等からなる絶縁層３が形成されている。
電極パッド２及び絶縁層３上には電極パッド２上に部分的に開口部が設けられている樹脂層４が形成されている。樹脂層４は、例えば、ポリイミド等からなり半導体チップ表面の絶縁性の確保や半導体チップへの機械的応力を緩和する役割等を有している。その樹脂層４上、開口部の側面及び開口部の底面には、ＵＢＭ（under barrier metal）層５が設けられている。
ＵＢＭ層５上には、例えば、アルミニウムや銅からなる再配線層６が形成されている。再配線層６上には部分的に、金属柱からなるＰＯＳＴ７が設けられており、ＰＯＳＴ７上にははんだボールからなる外部端子８が形成され、再配線層６と電気的に接続されている。また、再配線層６上には、再配線層６及びシリコン基板１主面を覆うように封止樹脂９が形成されている。封止樹脂９は、例えば、エポキシ系樹脂等からなる。ＰＯＳＴ７は封止樹脂９に埋め込まれており、外部端子８も部分的に封止樹脂９に埋め込まれていても構わない。なお、本発明において封止樹脂とは、再配線層６及びシリコン基板１主面を覆うように施される最外層の樹脂のことを指す。
シリコン基板１の主面において素子領域よりも外側の領域には、接合部１１を形成するための開口部１０が設けられており、その開口部１０内には封止樹脂が充填されている。封止樹脂９と、開口部１０内に充填されている封止樹脂は連続的に形成されている。
開口部１０の開口幅が封止樹脂９に含まれるフィラーの粒径よりも大きい、具体的には１０μｍ以上の可能な幅でより広く形成されているものであれば、開口部１０内部への封止樹脂９の充填性が向上するため望ましい。
開口部１０は、電極パッド２が形成される領域よりも外側に素子が形成されていない場合は、電極パッドよりも外側の領域に形成すればよく、従来のチップリングが形成されていた領域に形成しても構わない。また、言い換えれば再配線層６が形成されている領域よりも外側に形成すればよい。尚、開口部１０はシリコン基板１の連続的に設けられており、半導体チップの素子領域の外側の領域に断続的に形成しても構わない。しかし、素子領域を取り囲むように連続して形成することで封止樹脂９の口開き及びその内部への進行をより効果的に抑制することができる。
開口部１０の深さは多層配線層を貫通し、シリコン基板１の内部まで到達していることが好ましい。開口部をシリコン基板１の内部まで到達させることにより、封止樹脂９の口開き及びその内部への進行をより効果的に抑制することができる。
また、図１に示したＰＯＳＴタイプの構造以外に図２に示したような、外部端子８を直接再配線層６に接続した再配線タイプの構造も考えられる。再配線タイプの構造の場合封止樹脂９は、例えば、ＢＣＢ（Benzo Cyclo Butane）系樹脂、ＰＢＯ（Poly Benzo-Oxazole）系樹脂、フェノール系樹脂、ポリイミド系樹脂、エポキシ系樹脂等が考えられる。
上記の材料の中には例えば、ポリイミド等の半導体チップ表面の絶縁性の確保や半導体チップへの機械的応力緩和のために施される樹脂層４として用いられる樹脂も含まれている。しかし、本実施形態では、上記した樹脂を最外層に形成される封止樹脂９として用いており、その封止樹脂９を開口部１０へ充填して接合部１１を設けている。それにより、封止樹脂９の口開き及びその内部への進行を抑制することができる。
接合部１１の形状は、図３に示したような、開口部１０をエッチング形成する時に生じるテーパー形状となっていても構わない。封止樹脂９が開口部１０内部に充填されていれば、アンカー効果を得ることができ、封止樹脂９の口開きの発生を抑制することができる。
本実施形態では、開口部１０に封止樹脂９と一体となった接合部１１を形成することによってパッケージ側面部の口開きの発生及びその内部への進行を抑制することができる。具体的には、開口部１０に封止樹脂９を埋め込むことでアンカー効果による口開きの発生を抑制することができる。また、シリコン基板１と封止樹脂９との界面が裂けた場合でも、接合部１１をシリコン基板１の内部まで到達させておくことにより口開きの内部への進行を食い止めることができる。
次に、本発明の第１の実施形態に係る半導体装置の製造方法の説明を行う。図４は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
まず、図４（ａ）に示すような主面上に素子領域及び配線層等（図示せず）が形成されているシリコン基板１上の所定の領域に、半導体チップとその外部とを電気的に接続するための電極パッド２及び絶縁層３を形成する。
次いで、図４（ｂ）に示すように、電極パッド２及び絶縁層３上に樹脂層４を形成する。続いて、図４（ｃ）に示すように、樹脂層４の電極パット２上、開口部を形成する領域及びダイシングライン部（図示せず）を開口し、シリコン基板１、樹脂層４及び電極パット上にＵＢＭ層５を形成する。ＵＢＭ層５を形成した後、図５（ａ）に示すように、ＵＢＭ層５上に再配線層６を形成する。この再配線層６をマスクにしてＵＢＭ層５を選択的に除去する。この際、ダイシングライン部（図示せず）のＵＢＭ層５もあわせて除去する。
次に図５（ｂ）に示すように、開口部を形成する領域のみを開口したハードマスク１２を形成する。続いて、図５（ｃ）ＣＦ４やＣＨＦ３等のガスを用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングを行い、開口部１０を形成する。開口部１０形成後ハードマスク１２を除去する。
ＰＯＳＴタイプの半導体パッケージ構造の場合は、図６（ａ）に示すように、再配線層６上の所定の領域上にＰＯＳＴ７を形成した後、図６（ｂ）に示すように、再配線層６、ＰＯＳＴ７及びシリコン基板１の主面を封止樹脂９で覆うとともに、開口部１０内部へも樹脂を充填することにより接合部１１を形成する。
ＰＯＳＴタイプの場合には、封止樹脂９の形成方法として、液状の樹脂を印刷により塗布した後にキュアリングにより硬化させて形成する方法や、タブレット状樹脂でのトランファーモールド等により形成する方法等が考えられる。封止樹脂９形成後、図６（ｃ）に示すように、ＰＯＳＴ７を露出させＰＯＳＴ７上にはんだからなる外部端子８をボール搭載やはんだ印刷等にて付与しリフローにより溶融させ形成する。
一方、再配線タイプの半導体パッケージ構造の場合は、図７（ａ）に示すように、再配線層６上の所定の領域上で再配線層６及びシリコン基板１の主面を封止樹脂９で覆うとともに、開口部１０内部へも樹脂を充填することにより接合部１１を形成する。
再配線タイプの場合には、封止樹脂９の形成方法として、液状の樹脂を用いてスピンコート、印刷、ディスペンサー等で形成する方法や、タブレット状樹脂でのトランスファーモールド等により形成する方法等が考えられる。封止樹脂９形成後、図７（ｂ）に示すように、封止樹脂９に選択的に再配線層６が露出する開口部を形成し開口部にはんだからなる外部端子８をボール搭載やはんだ印刷等にて付与しリフローにより溶融させ形成する。
本実施形態によれば、次のような効果が得られる。すなわち、開口部１０に封止樹脂９と一体となった接合部１１を形成することによってパッケージ側面部の口開きの発生を抑制することができる。具体的には、溝１０に封止樹脂９を埋め込むことでアンカー効果による口開きの発生を抑制することができる。また、シリコン基板１と封止樹脂９との界面が裂けた場合でも、接合部１１をシリコン基板１の内部まで到達させておくことにより口開きの内部への進行を食い止めることができる。
なお、開口部１０を形成する工程としては本実施形態に記載した順序に限らず、封止樹脂９を形成する工程以前の任意の工程にて行うことが出来る。例えば、図４（ａ）の工程において、電極パッド２及び絶縁層３を形成した後にハードマスク１２を形成し、開口部１０を形成しても構わない。
（第２の実施形態）
図８は本発明の第２の実施形態に係る半導体装置を模式的に示した断面図である。図８を参照して、本発明の第２の実施形態に係る半導体装置の説明を行う。尚、図８には第１の実施形態と同じ箇所には同じ符号を付している。
第２の実施形態は第１の実施形態と比較して、開口部内に、開口部の開口幅よりも大きい幅を有する領域が形成されていることを特徴としている。具体的には、図８に示すように、開口部１４内部の形状を拡大し、開口部１４の開口幅よりも幅を大きくした領域を有する接合部１３を有していることを特徴としている。また、第１の実施形態と同様に、封止樹脂９と、開口部１０内に充填されている封止樹脂は連続的に形成されている。
開口部１４の開口幅よりも大きく形成されている領域を有することで、第１の実施形態と比較して、シリコン基板１と封止樹脂９との食い付きをさらに強固にすることができ、より高いアンカー効果を得ることができる。
開口部１４の深さは多層配線層を貫通し、シリコン基板１の内部まで到達していることが好ましい。開口部をシリコン基板１の内部まで到達させることにより、封止樹脂９の口開き及びその内部への進行をより効果的に抑制することができる。
また、本実施形態も図８に示したＰＯＳＴタイプの構造以外に図９に示したような、外部端子８を直接再配線層６に接続した再配線タイプの構造も考えられる。再配線タイプの構造の場合にも、第１の実施形態と比較して、シリコン基板１と封止樹脂９との食い付きをさらに強固にすることができ、より高いアンカー効果を得ることができる。
次に、本発明の第２の実施形態に係る半導体装置の製造方法の説明を行う。図１０は、本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図である。再配線層６を形成するまでの工程は、前記した第１の実施形態と同じであるため、ここでは説明は省略する。まず、図１０（ａ）に示すように、開口部１４を形成する領域のみを開口したハードマスク１５を形成する。
続いて、ＣＦ４やＣＨＦ３等のガスを用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングを行い、開口部１４を形成する。ドライエッチングに続き、ウェットエッチングを行うことによって開口部１４内部に図１０（ｂ）に示すような、開口幅よりも大きい幅を有する領域を形成することができる。以後の工程は前記した第１の実施形態と同様であるのでここでは説明は省略する。
第１の実施形態と同様に、ＰＯＳＴタイプの場合には、封止樹脂９の形成方法として、液状の樹脂を印刷により塗布した後にキュアリングにより硬化させて形成する方法や、タブレット状樹脂でのトランファーモールド等により形成する方法等が考えられる。また、再配線タイプの場合には、封止樹脂９の形成方法として、液状の樹脂を用いてスピンコート、印刷、ディスペンサー等で形成する方法や、タブレット状樹脂でのトランスファーモールド等により形成する方法等が考えられる。
なお、開口部１４を形成する工程としては本実施形態に記載した順序に限らず、封止樹脂９を形成する工程以前の任意の工程にて行うことが出来る。例えば、電極パッド２及び絶縁層３を形成した後にハードマスク１５を形成し、開口部１４を形成しても構わない。
本実施形態によれば、次のような効果が得られる。すなわち、開口部１４に封止樹脂９と一体となった接合部１３を形成することによってパッケージ側面部の口開きを抑制することができる。さらに、接合部１３内に開口幅よりも大きい幅が形成されている領域を設けることによってシリコン基板１と封止樹脂９との食い付きをさらに強固にすることができ、より高いアンカー効果を得ることができる。また、シリコン基板１と封止樹脂９との界面が裂けた場合でも、接合部１３をシリコン基板１の内部まで到達させておくことにより口開きの内部への進行を食い止めることができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。例えば、第２の実施形態において、開口部１４が部分的にエッチング形成する時に生じるテーパー形状となっていても構わない。
本発明の第１の実施形態に係る半導体装置を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の実施形態の一態様に係る半導体装置を実装基板に実装し、アンダーフィルを施した状態を示した断面図である。
符号の説明
１ シリコン基板
２ 電極パッド
３ 絶縁層
４ 樹脂層
５ ＵＢＭ層
６ 再配線層
７ ＰＯＳＴ
８ 外部端子
９ 封止樹脂
１０、１４ 溝
１１、１３ 接合部
１２、１５ ハードマスク

Claims (6)

  1. 主面上に素子領域が形成された半導体基板と、
    前記素子領域の所定の位置上に形成された層間絶縁膜及び配線層と、
    前記層間絶縁膜、前記配線層及び前記半導体基板の主面を覆い、前記素子領域外に位置する開口部に充填された封止樹脂膜と、
    を備えることを特徴とする半導体装置。
  2. 前記開口部は、前記素子領域を取り囲むことを特徴とする請求項１記載の半導体装置。
  3. 前記開口部の開口幅は、１０μｍ以上であることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記開口部内に、前記開口部の開口幅よりも大きい幅を有する領域が形成されていることを特徴とする請求項１乃至３記載の半導体装置。
  5. 前記開口部に充填された前記封止樹脂膜は、前記半導体基板内部まで到達していることを特徴とする請求項１乃至４記載の半導体装置。
  6. 半導体基板の主面上に素子領域を形成する工程と、
    前記素子領域を取り囲む開口部を前記半導体基板上に形成する工程と、
    前記素子領域上の所定の位置に層間絶縁膜及び配線層を形成する工程と、
    前記層間絶縁膜、前記配線層及び前記半導体基板の主面を覆い、前記開口部内に封止樹脂膜を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2008202292A 2008-08-05 2008-08-05 半導体装置及びその製造方法 Pending JP2010040782A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008202292A JP2010040782A (ja) 2008-08-05 2008-08-05 半導体装置及びその製造方法
US12/534,521 US20100032823A1 (en) 2008-08-05 2009-08-03 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008202292A JP2010040782A (ja) 2008-08-05 2008-08-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010040782A true JP2010040782A (ja) 2010-02-18

Family

ID=41652148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008202292A Pending JP2010040782A (ja) 2008-08-05 2008-08-05 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100032823A1 (ja)
JP (1) JP2010040782A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258805B (zh) * 2013-04-17 2015-11-25 南通富士通微电子股份有限公司 半导体器件芯片级封装结构
TWI585904B (zh) * 2016-04-22 2017-06-01 矽品精密工業股份有限公司 電子封裝件及基板結構
TWI669789B (zh) * 2016-04-25 2019-08-21 矽品精密工業股份有限公司 電子封裝件
TWI581676B (zh) * 2016-04-27 2017-05-01 矽品精密工業股份有限公司 電子封裝件及基板結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277463A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
JP5179787B2 (ja) * 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277463A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20100032823A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
US11037897B2 (en) Semiconductor device
TWI732014B (zh) 封裝結構及其形成方法
US7476564B2 (en) Flip-chip packaging process using copper pillar as bump structure
TWI460836B (zh) 半導體晶片及其製造方法
TWI478303B (zh) 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI643307B (zh) 電子封裝件及其製法
US20170098628A1 (en) Semiconductor package structure and method for forming the same
TWI725452B (zh) 電子封裝件及其製法
TWI551199B (zh) 具電性連接結構之基板及其製法
US8664040B2 (en) Exposing connectors in packages through selective treatment
US8492893B1 (en) Semiconductor device capable of preventing dielectric layer from cracking
US20140048934A1 (en) Method to control underfill fillet width
US10014240B1 (en) Embedded component package and fabrication method
US8569169B2 (en) Bottom source power MOSFET with substrateless and manufacturing method thereof
JP2010040782A (ja) 半導体装置及びその製造方法
KR102549580B1 (ko) 플립 칩
JP5015065B2 (ja) 配線基板
JP2010263108A (ja) 半導体装置及びその製造方法
TWM455256U (zh) 封裝結構
JP2010212421A (ja) 半導体装置
JP2008053406A (ja) 半導体装置およびその製造方法
JP5243734B2 (ja) 半導体装置
US11961796B2 (en) Semiconductor package dielectric substrate including a trench
US20230386989A1 (en) Semiconductor package dielectric susbtrate including a trench
JP5656301B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110415