JP2009289914A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009289914A
JP2009289914A JP2008139818A JP2008139818A JP2009289914A JP 2009289914 A JP2009289914 A JP 2009289914A JP 2008139818 A JP2008139818 A JP 2008139818A JP 2008139818 A JP2008139818 A JP 2008139818A JP 2009289914 A JP2009289914 A JP 2009289914A
Authority
JP
Japan
Prior art keywords
opening
wiring board
resin
chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008139818A
Other languages
English (en)
Other versions
JP5015065B2 (ja
JP2009289914A5 (ja
Inventor
Yukinori Hatori
行範 羽鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008139818A priority Critical patent/JP5015065B2/ja
Publication of JP2009289914A publication Critical patent/JP2009289914A/ja
Publication of JP2009289914A5 publication Critical patent/JP2009289914A5/ja
Application granted granted Critical
Publication of JP5015065B2 publication Critical patent/JP5015065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】パッド部を露出させるための開口部のエッジ部が被実装体のエッジ部より内側に位置するようなパッケージデザインに対しても、当該被実装体との間隙に樹脂を充填する際にボイドの発生を実質的に無くすことができ、接続信頼性の向上に寄与すること。
【解決手段】配線基板10は、被実装体20の電極端子23と接続される配線層12が形成された配線基板本体11と、該配線基板本体上に形成され、被実装体20の実装エリアにおいて少なくとも配線層12の一部12Pを露出させ、かつ当該実装エリアの外周に沿ってそのエッジ部EPが位置するよう形成された開口部18を有する絶縁性の保護膜14とを備える。この保護膜14の開口部18のエッジ部EP近傍に、被実装体20を実装したときに当該被実装体との間に充填される樹脂を一時的に貯留させておくための樹脂貯留部(段差部)SP1を設ける。
【選択図】図2

Description

本発明は、半導体チップ等の被実装体を実装するのに用いられる配線基板に関し、より詳細には、半導体チップ等をフリップチップ接合により実装したときに当該チップ等との間に樹脂が充填される構造の配線基板に関する。
なお、以下の記述において「配線基板」は、半導体チップ等を実装する役割を果たすことから、便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
近年、半導体装置は種々の電子機器に組み込まれており、電子機器の小型化及び高機能化に伴い、それに組み込まれる半導体装置の小型化、高密度化、多ピン化(多端子化)が進んでおり、その半導体装置に要求される信頼性も益々増大する傾向にある。半導体装置は、一般に半導体チップを配線基板(パッケージ)に実装した構造を有しており、実装される半導体チップの小型化及び高密度化に伴い、実装方法としてはフリップチップ実装が多く用いられている。
これは、半導体チップに突起状の電極端子(典型的には金(Au)バンプ)を形成しておき、パッケージのチップ実装面側に形成された保護膜から露出させた配線層の一部であるパッド部に、はんだ等の導電性材料を用いてチップの電極端子を接合する方法である。さらに、その接合部位を外部から絶縁し、かつ接合強度を高めるために、パッケージとチップの間隙にアンダーフィルと呼ばれる樹脂(エポキシ系の熱硬化性樹脂等)を充填し、硬化させて固めている。
このようにフリップチップ実装ではチップの電極端子と配線基板の配線層(パッド部)を電気的に接続する必要があるため、配線基板の表面を覆って形成される保護膜(典型的にはソルダレジスト層)には、パッド部を露出させるための開口部が形成されている。配線基板に形成されるパッド部の配置は、実装されるチップの電極端子の配列に応じて決まるため、それに応じて必要とされる開口部の形状も決まる。例えば、実装されるチップの電極端子がペリフェラル状(チップ外周に沿った環状の形態)に配設されている場合、それに応じて配線基板に形成される各パッド部も配線基板の外周に沿って環状に配列されるので、各パッド部を露出させるために開口部は少なくとも環状に形成する必要がある。
このようにソルダレジスト層には所要の開口部を形成しておく必要があるが、この開口部のエッジ部(環状に形成されている場合には、外側の周縁部)が配線基板上でのチップの実装エリアの内側(チップのエッジ部の内側)に位置していると、以下の問題点があった。すなわち、この形態では、開口部よりもソルダレジスト層の方がチップとの距離が近いため、チップと配線基板の間にアンダーフィル樹脂を充填すると、毛細管現象によりソルダレジスト層の方が開口部よりもアンダーフィル樹脂の濡れ広がりが早く、その結果、アンダーフィル樹脂は開口部の外周から先に充填され、これに遅れて開口部の内側に充填された樹脂内にボイド(気泡)が形成されてしまうという問題があった。ボイドが形成されると、その隙間に水分が溜まる等の現象が生じ、耐湿性が低下するため、チップとパッケージとの接続信頼性が低下する。また、樹脂充填後の熱処理によりボイド内に溜まった水分が気化膨張し、アンダーフィル樹脂にクラックが生じたり、場合によってはチップの電極端子と配線層とが断線したりするおそれもある。
そこで、このようなボイドが発生しないように防止するための手法として、ソルダレジスト層に形成すべき開口部のエッジ部がチップの実装エリアの外側(チップのエッジ部の外側)に位置するように開口部を形成することが考えられる。かかる開口部の形状については特に図示はしないが、その概略形状は、概ね図4に示す開口部18aと同等の形状である。すなわち、開口部18aは、そのエッジ部EP1がチップ20のエッジ部の外側に位置するように形成されている。さらに、アンダーフィル樹脂の注入性を向上させるために、四隅のコーナー部P5、P6、P7、P8を局所的に広く開口している。
アンダーフィル樹脂の充填(注入)は、例えば、液状のエポキシ系樹脂の入ったディスペンサのノズルを、チップ20と配線基板10aの隙間の開口部18aの辺に沿って移動させることで行われる。例えば、開口部18aのいずれかのコーナー部(仮に、P5とする)から樹脂の充填(注入)を開始し、開口部18aの辺に沿って隣のコーナー部(例えば、P6)までノズルを移動させることで、開口部18aへの樹脂の充填が行われる。このような樹脂充填は、さらに隣のコーナー部(この場合、P7)までノズルを移動させることによって行ってもよい。あるいは、開口部18aのいずれかの辺の中間部分から樹脂の注入を開始し、上記と同様に当該辺に沿ってノズルを移動させることで樹脂の充填を行うようにしてもよい。このように開口部18aにおいてアンダーフィル樹脂を注入する側の辺を、以下の記述では便宜上、「樹脂注入辺」ともいう。
図4にその概略形状を示したように、ソルダレジスト層に形成すべき開口部18aのエッジ部EP1がチップ20のエッジ部の外側に位置するように当該開口部を形成することにより、アンダーフィル樹脂をチップ20と配線基板10aの隙間に早く浸透させることができる。すなわち、開口部18aにおいていずれかの樹脂注入辺からアンダーフィル樹脂の充填を開始すると、そのアンダーフィル樹脂が毛細管現象により開口部18aの内部側に充填されると共に、樹脂注入辺と反対側(樹脂が流動する下流側)の開口部分及びコーナー部から空気を抜き出すことができるので、アンダーフィル樹脂がチップ20と配線基板10aの隙間に早く浸透することができる。かかる作用により、開口部18aに充填される樹脂内にボイドが発生するのを防ぐことができる。
かかる従来技術に関連する技術としては、例えば、特許文献1に記載されるように、実装されるチップのバンプ(電極端子)と接続される配線層が形成された基板本体と、この基板本体上に形成されてバンプと配線層との接続位置に開口部を有するソルダレジストとを具備するフリップチップ実装用基板において、チップを実装した状態でこのチップと基板本体との間にアンダーフィル樹脂が装填される構成としたものがある。ここに開示されている技術では、さらに開口部を連結部で連結して周状開口部とすることで、樹脂の装填時に、ソルダレジスト上における樹脂の流れ速度と、周状開口部内における樹脂の流れ速度とが実質的に等しくなるようにし、それによって樹脂内にボイドが発生するのを抑制している。
また、特許文献2に記載されるように、基板の表面に被着したソルダレジスト層の開口部に、半導体チップのバンプとフリップチップ接合するための複数の電極が露出している配線基板において、複数の電極を、配線基板にフリップチップ接合される半導体チップの投影面積内に配置し、ソルダレジスト層の開口部に、該開口部の離隔した少なくとも2箇所において半導体チップの投影面積外に延びる延設開口部を設けたものがある。
特開平11−111894号公報 実用新案登録第3115828号公報
上述したように従来のフリップチップ実装に用いられる配線基板(パッケージ)では、パッケージを保護するソルダレジスト層に形成すべき開口部のエッジ部がチップのエッジ部の外側に位置するように当該開口部を形成することで、チップ実装後の樹脂充填の際にその樹脂内にボイドを発生させないようにしていた。
ちなみに、本発明者が試作しているパッケージでは、ソルダレジスト層に形成される開口部のエッジ部がチップのエッジ部から100μm程度外側になるようにデザインすることで、樹脂充填の際のボイドの発生を防いでいる。また、このパッケージでは、実装されるチップの電極端子と接続されるパッド部の位置が、チップのエッジ部から130μm程度内側になるようにデザインされている。
上述したように、パッケージに設けられるパッド部の配置はチップの電極端子の配列に応じて決まるため、客先でのチップのデザイン(形状や電極端子の配列等)によっては、パッド部の位置が現行(チップのエッジ部から内側に130μm程度の位置)より更に内側になる場合も起こり得る。この場合、パッド部の位置の内側への移行に伴い、それに合わせて開口部のエッジ部をチップのエッジ部より内側にせざるを得ないデザインも出現する。かかるデザインのパッケージでは、上述したように樹脂充填の際にボイドが発生し易く、チップとの接続信頼性が低下する。ちなみに、本発明者の試作では、パッド部の位置が現行(チップのエッジ部から内側に130μm程度の位置)より更に50μm以上内側になると、ボイドの発生率が高まり、信頼性要求を満足できないことが判明している。
このようなデザインのパッケージに対し、ボイド発生の防止の一策として、開口部のコーナー部(図4に示したP5〜P8の開口部分)を拡張することが考えられる。しかし、コーナー部を広くしすぎると、配線のひき回しの自由度が損なわれるといった別の問題が生じるため、この方策は好ましいとはいえない。
このような問題点は、BGA(ボール・グリッド・アレイ)やLGA(ランド・グリッド・アレイ)、PGA(ピン・グリッド・アレイ)等に代表される半導体パッケージに限らず、他の形態のパッケージ、例えば、パッケージの上に別のパッケージが積み重ねられた構造を有するフリップチップ実装タイプのパッケージ(「パッケージ・オン・パッケージ」とも呼ばれる)においても同様に起こり得る。すなわち、この構造において下側パッケージ(配線基板)に半導体チップをフリップチップ実装し、この下側パッケージ上でチップの周辺領域に形成されたパッド部に、上側パッケージの実装面側に形成されたバンプをはんだ等を介して接合した後、両パッケージ間にアンダーフィル樹脂を充填する場合にも上記のボイド発生の問題は起こり得る。
本発明は、上記の従来技術における課題に鑑み創作されたもので、配線層の一部(パッド部)を露出させるための開口部のエッジ部が半導体チップ等の被実装体のエッジ部より内側に位置するようなパッケージデザインに対しても、当該被実装体との間隙に樹脂を充填する際にボイドの発生を実質的に無くすことができ、接続信頼性の向上に寄与することができる配線基板を提供することを目的とする。
上述した従来技術の課題を解決するため、本発明によれば、平面的に見て多角形状で、かつ実装面側にバンプ状の電極端子を有する被実装体を実装するのに用いられる配線基板であって、前記被実装体の電極端子と接続される配線層が形成された配線基板本体と、前記配線基板本体上に形成され、前記被実装体の実装エリアにおいて少なくとも前記配線層の一部を露出させ、かつ当該実装エリアの外周に沿ってそのエッジ部が位置するよう形成された開口部を有する絶縁性の保護膜とを備え、前記保護膜の前記開口部のエッジ部近傍に、前記被実装体を実装したときに当該被実装体と前記保護膜の付いた配線基板本体との間に充填される樹脂を一時的に貯留させておくための樹脂貯留部を設けたことを特徴とする配線基板が提供される。
本発明に係る配線基板の構成によれば、被実装体(例えば、半導体チップ)の電極端子と接続される配線層の一部を露出させるために保護膜(例えば、ソルダレジスト層)に形成された開口部のエッジ部近傍に樹脂貯留部が設けられているので、本配線基板に被実装体を実装して当該被実装体との間隙に樹脂を充填する際に、開口部のエッジ部近傍(樹脂注入辺)から注入された樹脂は、この樹脂貯留部において一時的に貯留され、その間隙に一気に流し込まれることはない。そして、この樹脂貯留部に樹脂が貯留されつつ徐々にその間隙に流し込まれていく。
このように樹脂注入辺に沿った部分に樹脂貯留部が設けられているので、開口部のエッジ部が被実装体のエッジ部より内側に位置するようなパッケージデザインに対しても、注入された樹脂を貯留しながら徐々にその間隙に流し込むことができる。これにより、間隙に流し込まれた樹脂は、毛細管現象により開口部の内部側に充填されると共に、樹脂注入辺と反対側(樹脂が流動する下流側)の開口部分から空気を抜き出すことができるので、充填される樹脂内にボイドが形成されることなく被実装体と配線基板との間隙に樹脂を充填することができる。このようにボイドの発生を実質的に無くすことができるので、接続信頼性の向上に寄与することができる。
本発明に係る配線基板の他の構成上の特徴及びそれに基づく有利な利点等については、以下に記述する発明の実施の形態を参照しながら説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図1は本発明の一実施形態に係るフリップチップ実装用の配線基板(パッケージ)の構成を平面図の形態で示したものである。また、図2はその配線基板に半導体チップを実装したときの状態を示したものであり、(a)はその実装状態を平面的に見たときの構成を示し、(b)は(a)においてA−A’線に沿って見たときのソルダレジスト層の開口部周辺(エッジ部近傍の部分)の断面構造を示している。
先ず図2を参照すると、本実施形態に係る配線基板(パッケージ)10は、基本的には配線基板本体を構成する樹脂基板11と、この樹脂基板11の両面にそれぞれ所要の形状にパターニングされた配線層12及び13と、各配線層12,13のそれぞれ所要の箇所に画定されたパッド部12P、13Pを露出させて両面を覆うように形成された絶縁性の保護膜(ソルダレジスト層)14及び15とを備えて構成されている。配線層12,13の材料としては典型的に銅(Cu)が用いられ、ソルダレジスト層14,15の材料としてはエポキシ系の絶縁性樹脂が用いられる。
ICやLSI等の半導体チップ20を実装する側(チップ実装面側)のソルダレジスト層14には、チップ実装面側に設けた配線層12のパッド部12Pを露出させるために必要な開口部18が形成されている。この開口部18の形状及びこれを有するソルダレジスト層14の詳細については後で説明する。
パッケージ10の配線基板本体を構成する樹脂基板11の形態としては、少なくとも最表層に配線層12,13が形成された基板であって、各配線層12,13が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板11の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示を省略しているが、樹脂基板11の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホール(に充填された導体)を介して最表層の配線層12,13が相互に電気的に接続されている。この形態の基板としては、例えば、ビルドアップ法により形成され得る多層配線基板がある。これは、ガラス−エポキシ基板等のコア基板を中心としてその両面に、導体パターン(配線層)の形成、絶縁層の形成、絶縁層におけるビアホールの形成を順次繰り返して多層配線構造とし、最終的に最表層の配線層を保護膜(ソルダレジスト層)で被覆し、その所要箇所を開口して導体パターンの一部(パッド部)を露出させるものである。一方、樹脂基板11の内部に配線層が形成されていない形態の場合には、この樹脂基板11の所要の箇所に適宜形成されたスルーホール(に充填された導体)を介して最表層の配線層12,13が相互に電気的に接続されている。
また、チップ実装面側のソルダレジスト層14から露出するパッド部(Cu)12Pには、チップ20を実装する際にその電極端子23と接続し易いように予めプリソルダ等によりはんだ16が被着されている。このはんだ16には、例えば、共晶はんだ、あるいは鉛フリーはんだ(Sn(錫)−Ag(銀)系、Sn−Cu(銅)系、Sn−Ag−Cu系など)が使用される。ただし、このようなチップ実装用のはんだ16は必ずしも設けておく必要はなく、後で必要なときに(例えば、出荷先において)チップの電極端子を接続できるように当該パッド部12Pを露出させた状態のままにしておいてもよい。この場合、当該パッド部の表面にニッケル(Ni)めっき及び金(Au)めっきをこの順に施しておくのが望ましい。
同様に、チップ実装面側と反対側のソルダレジスト層15から露出するパッド部13Pにも、図中破線で示すように、本配線基板10をプリント配線板等のマザーボードに実装する際に使用されるはんだボール等の外部接続端子17が接合されるので、パッド部13P上にNi/Auめっきを施しておくのが望ましい。このような外部接続端子は基板製造時に設けておいてもよいし、後で必要なときに外部接続端子を接合できるように当該パッド部13Pを露出させた状態のままにしておいてもよい。
一方、配線基板(パッケージ)10に実装されるチップ20は、その回路形成面(図示の例では、下側の面)に複数の突起状の電極端子(バンプ)23を備えている。本実施形態では、チップ20の電極端子23はペリフェラル状(チップ外周に沿った環状の形態)に配設されているものとし、その形態としては、例えば、ワイヤボンディング技術を利用して形成することができる金(Au)バンプである。また、21は回路形成面側に被覆された保護膜、22は保護膜21から露出するよう形成された電極パッドを示し、この電極パッド22に電極端子(Auバンプ)23が接合されている。
このチップ20は、配線基板10に対しフリップチップ接合される。このフリップチップ接合は、チップ20の電極端子(Auバンプ)23を、配線基板10のチップ実装面側のパッド部(Cu)12P上に被着されたはんだ16を介して接続することにより実現される。
このようにしてフリップチップ接合されたチップ20と配線基板10との間隙には、アンダーフィル樹脂(図示せず)が充填される。このアンダーフィル樹脂の材料としては、代表的にエポキシ系の熱硬化性樹脂が使用され、これは、硬化前の状態においては流動性のある低い粘性を有したものである。このようなアンダーフィル樹脂をチップ20と配線基板10の間隙に流し込み、その後に加熱処理により硬化させて固めることにより、チップ20と配線基板10の熱膨張係数の差に起因して発生する応力を緩和することができ、さらに電極端子23と配線層12(パッド部12P)との接合部位を外部から保護し、実装の信頼性を高めることができる。
次に、ソルダレジスト層14に形成される開口部18の形状及びソルダレジスト層14の構造について、図2と併せて図1を参照しながら説明する。
図1において、破線で囲まれた四角形状の部分MAは、半導体チップ20が実装される領域(実装エリア)を示しており、その形状は当該チップ20の外形に対応している。本実施形態では、上述したようにチップ20の電極端子23はペリフェラル状に配設されたものを想定しているので、この配設形態に対応させて配線基板10に形成されるチップ接続用のパッド部12Pも環状に配列されている。
このため、これら各パッド部12Pを露出させるためにソルダレジスト層14に形成すべき開口部18は、図示のようにチップ20の外形(実装エリアMA)に沿って環状に開口されるよう形成されている。この開口部18は、その四隅のコーナー部P1、P2、P3、P4を除いて、そのエッジ部EPが実装エリアMAの外周に沿ってその内側(チップ20のエッジ部の内側)に位置するよう形成されており、さらに各コーナー部P1〜P4において局所的に広く開口されるよう形成されている。局所的に広く開口されたコーナー部P1〜P4は、アンダーフィル樹脂の注入性を向上させるために設けられている。
このように開口部18は環状に開口されているので、ソルダレジスト層14は、この開口部18の外側の領域(実装エリアMAの外側に形成された領域)と、開口部18の内側にランド状に残された領域(実装エリアMAの内側に形成された領域)とに分断された形となっている。
また、このような開口部18を有したソルダレジスト層14は、図2(b)に明示されるように、その開口部18のエッジ部EP近傍の部分がチップ20(実装エリアMA)の内側に大きく開口されるよう段差状に形成された構造を有している。つまり、開口部18の外側の領域においてエッジ部EP近傍の部分のソルダレジスト層14は、段差部SP1を備えるように形成されている。この段差部SP1は、開口部18のエッジ部EPに接する側の「薄い部分」のソルダレジスト層14と、この薄いソルダレジスト層14の外側に延在する「厚い部分」のソルダレジスト層14とから構成されている。本実施形態では、内側の薄いソルダレジスト層14を1層構造とし、外側の厚いソルダレジスト層14を2層構造としている。
このソルダレジスト層14の開口部18のエッジ部EP近傍に設けられた段差部SP1は、本発明を特徴付ける「樹脂貯留部」としての役割を果たす。すなわち、配線基板10に半導体チップ20を実装してその間隙にアンダーフィル樹脂を充填する際に、この段差部SP1は、開口部18のエッジ部EP近傍において注入された樹脂を一時的に貯留させながら、その貯留された樹脂を徐々にその間隙に流し込んでいく機能を有している。
アンダーフィル樹脂の充填は、例えば、液状のエポキシ系樹脂の入ったディスペンサのノズルを樹脂注入辺(チップ20と配線基板10の隙間の開口部18の辺)に沿って移動させることで行われる。その充填方法としては、開口部18のいずれかのコーナー部P1〜P4から樹脂の注入を開始し、開口部18の辺(樹脂注入辺)に沿って隣のコーナー部までノズルを移動させる方法でもよいし、開口部18の樹脂注入辺の中間部分から樹脂の注入を開始し、同様に当該辺に沿ってノズルを移動させる方法でもよい。
以上説明したように、本実施形態に係る配線基板(パッケージ)10の構成によれば、チップ実装面側のパッド部12Pを露出させるためにソルダレジスト層14に形成した開口部18のエッジ部EP近傍に段差部SP1が設けられているので、本パッケージに半導体チップ20をフリップチップ実装してその間隙にアンダーフィル樹脂を充填する際に、開口部18のエッジ部EP近傍(樹脂注入辺)から注入された樹脂は、この段差部SP1に一時的に貯留され、その間隙に一気に流し込まれることはない。そして、段差部SP1に樹脂が貯留されつつ徐々にその間隙に流し込まれていく。
このように樹脂注入辺に沿った部分に「樹脂貯留部」として機能する段差部SP1を設けることにより、本実施形態のように開口部18のエッジ部EPがチップ20のエッジ部より内側に位置するようなパッケージデザインに対しても、樹脂注入辺から注入されたアンダーフィル樹脂を貯留しながら徐々に(ゆっくりと)チップ20と配線基板20との間隙に流し込むことができる。これにより、間隙に流し込まれたアンダーフィル樹脂は毛細管現象により開口部18の内部側に充填され、その一方で、樹脂注入辺と反対側(樹脂が流動する下流側)の開口部分及びコーナー部から空気を抜き出すことができるので、アンダーフィル樹脂がソルダレジスト層14(ランド状に残された内側の領域)から先に濡れ広がっても、充填される樹脂内にボイド(気泡)が形成されることなくチップ20と配線基板10との間隙に樹脂を充填することができる。このようにボイドの発生を実質的に無くすことができるので、チップ20とパッケージ10との接続信頼性を向上させることが可能となる。
また、本実施形態では開口部18が環状に形成されているので、この開口部18の内側にはソルダレジスト層14の一部がランド状に残された領域が形成される。このため、このランド状のソルダレジスト層14の下部にも配線層12を形成することができる。仮にこの領域にソルダレジスト層を設けることなく配線層12を形成した構成を想定すると、実装時においてチップ20の回路形成面は配線層12と直接対向することになり、チップ20の保護及び絶縁性の面から望ましくない。これに対し、本実施形態のようにランド状のソルダレジスト層14が形成されていると、このソルダレジスト層14の下部に配線層12を形成してもチップ20の保護及び絶縁性を維持することが可能である。また、配線層12の配設領域を広くとることができ、配線パターンの設計の自由度を高めることにも寄与する。
上述した実施形態に係る配線基板10の構成(図1、図2)では、パッド部12Pを露出させるための開口部18をそのエッジ部EPがチップ20のエッジ部の内側に位置するように形成した場合を例にとって説明したが、本発明の要旨(注入された樹脂を一時的に貯留させながらチップ20とパッケージ10との間隙に徐々に樹脂を充填すること)からも明らかなように、形成すべき開口部のエッジ部は必ずしもチップのエッジ部の内側に位置している必要はない。前述したように樹脂充填の際のボイド発生の防止という点では、むしろ、開口部のエッジ部がチップのエッジ部の外側に位置するようなパッケージデザインの方が好ましい。図3及び図4はその場合の一例を示したものである。
図3は本発明の他の実施形態に係るフリップチップ実装用の配線基板(パッケージ)の構成を平面図の形態で示したものであり、図4はそのパッケージに半導体チップを実装したときの状態を示したものである。図4において、(a)はその実装状態を平面的に見たときの構成を示し、(b)は(a)においてA−A’線に沿って見たときのソルダレジスト層の開口部周辺(エッジ部近傍の部分)の断面構造を示している。
本実施形態に係るフリップチップ実装用の配線基板10a(図3、図4)は、上述した実施形態に係る配線基板10(図1、図2)と比べて、チップ実装面側のパッド部12Pを露出させるためにソルダレジスト層14aに形成すべき開口部18aを、そのエッジ部EP1がチップ20のエッジ部の外側に位置するように形成した点で相違している。他の構成(特に、開口部18aのエッジ部EP1近傍に同様の段差部SP2を設けた点)については、上述した実施形態に係る配線基板10の場合と基本的に同じであるのでその説明は省略する。
本実施形態に係る配線基板10aの構成においても、上述した実施形態に係る配線基板10の場合と同様に、パッケージ(配線基板10a)に実装したチップ20との間隙にアンダーフィル樹脂を充填する際に、開口部18aのエッジ部EP1近傍において注入された樹脂を一時的に貯留させながら徐々にその間隙に樹脂が充填されるような構造(樹脂貯留部として機能する段差部SP2)を有しているので、上述した実施形態に係る配線基板10の場合と同様の効果を奏することができる。特に本実施形態では、開口部18aのエッジ部EP1がチップ20のエッジ部の外側に位置するように構成されているので、本来的にボイドが形成され難く、上述した実施形態の場合よりも確実にボイドの発生を無くすことが可能となる。
上述した各実施形態では、本発明を特徴付ける「樹脂貯留部」の形態として、チップ実装面側のソルダレジスト層14,14aの開口部18,18aのエッジ部EP,EP1近傍の部分を実装エリアMAの内側に大きく開口するよう段差状に形成した構造(図2の段差部SP1、図4の段差部SP2)を例にとって説明したが、樹脂貯留部の形態がこの段差状構造に限定されないことはもちろんである。要は、パッケージ(配線基板)に半導体チップ等を実装してその間隙にアンダーフィル樹脂を充填する際に、その間隙に樹脂を一気に流し込むのではなく、開口部のエッジ部近傍において注入された樹脂を一時的に貯留させながら徐々にその間隙に樹脂が流し込まれる(充填される)ような構造を有していれば十分である。図5はその一例を示したものである。
図5は本発明の更に他の実施形態に係るフリップチップ実装用の配線基板に半導体チップを実装したときの構成を示しており、(a)は図2の配線基板10に対応したレイアウトで配線基板10bのソルダレジスト層14bに開口部18bを形成した場合の開口部周辺(エッジ部EP2近傍の部分)の断面構造、(b)は図4の配線基板10aに対応したレイアウトで配線基板10cのソルダレジスト層14cに開口部18cを形成した場合の開口部周辺(エッジ部EP3近傍の部分)の断面構造をそれぞれ示したものである。
図5(a)に示す配線基板10bは、図2に示した配線基板10と比べて、ソルダレジスト層14bの開口部18bのエッジ部EP2近傍の部分がチップ20の内側に大きく開口されるようテーパ状に形成された構造(テーパ部TP1)を有している点で相違している。他の構成については、図2の配線基板10の場合と基本的に同じであるのでその説明は省略する。
本実施形態を特徴付けるテーパ部TP1は、ソルダレジスト層14bの面方向200μmの長さに対し、概ね15°程度のテーパ角度をもって形成されている。このテーパ部TP1も上記の段差部SP1と同様に、「樹脂貯留部」として機能する。従って、図2に示した配線基板10の場合と同様の効果を奏することができる。
一方、図5(b)に示す配線基板10cは、図4に示した配線基板10aと比べて、ソルダレジスト層14cの開口部18cのエッジ部EP3近傍の部分がチップ20の内側に大きく開口されるようテーパ状に形成された構造(テーパ部TP2)を有している点で相違している。他の構成については、図4の配線基板10aの場合と基本的に同じであるのでその説明は省略する。
本実施形態を特徴付けるテーパ部TP2は、ソルダレジスト層14cの面方向50μmの長さに対し、概ね30°程度のテーパ角度をもって形成されている。このテーパ部TP2も上記の段差部SP2と同様に、「樹脂貯留部」として機能する。従って、図4に示した配線基板10aの場合と同様の効果を奏することができる。
上述した各実施形態では、ソルダレジスト層14(14a、14b、14c)に形成された開口部18(18a、18b、18c)のエッジ部EP(EP1,EP2,EP3)近傍の部分に「樹脂貯留部」として機能する段差部SP1(SP2)もしくはテーパ部TP1(TP2)を設けた場合を例にとって説明したが、本発明の要旨からも明らかなように、かかる樹脂貯留部は必ずしも当該開口部の各辺全て(4辺)に沿って設けておく必要はない。要は、当該開口部においてアンダーフィル樹脂を注入する辺として選定された樹脂注入辺(例えば、図2(a)の例では、コーナー部P1とP2の間に対応する部分の辺と、コーナー部P2とP3の間に対応する部分の辺の2辺)に沿った部分にのみ樹脂貯留部が設けられていれば十分である。
また、上述した各実施形態では、当該配線基板(パッケージ)のチップ実装面側のパッド部12Pを露出させるためにソルダレジスト層14(14a、14b、14c)に形成すべき開口部18(18a、18b、18c)の形状として、実装されるチップ20の外形(実装エリアMA)に沿って環状に開口されるよう形成した場合を例にとって説明したが、開口部の形状がこれに限定されないことはもちろんである。例えば、チップ20の実装エリアMAの全域にわたり開口されるように当該開口部を形成してもよい。
また、上述した各実施形態では、パッケージとしての配線基板10(10a、10b、10c)に被実装体としての半導体チップ20を搭載した場合を例にとって説明したが、被実装体の形態がチップに限定されないことはもちろんである。例えば、パッケージ(配線基板)の上に別のパッケージ(配線基板)が積み重ねられた構造を有するフリップチップ実装タイプのパッケージ(パッケージ・オン・パッケージ)にも、本発明は同様に適用することが可能である。
また、上述した各実施形態では、パッケージの配線基板本体として樹脂基板11を使用した場合を例にとって説明したが、使用する配線基板本体が樹脂基板に限定されないことはもちろんである。要は、フリップチップ実装タイプの構造を有したパッケージ基板であれば十分であり、例えば、セラミックパッケージにおいて用いられているセラミック基板や、CSP(チップサイズパッケージ)において用いられているシリコン基板の形態であってもよい。
本発明の一実施形態に係るフリップチップ実装用の配線基板(パッケージ)の構成を示す平面図である。 図1の配線基板に半導体チップを実装したときの状態を示す図で、(a)はその実装状態を示す平面図、(b)はその平面図においてA−A’線に沿って見たときのソルダレジスト層の開口部周辺(エッジ部近傍の部分)の断面構造を示す図である。 本発明の他の実施形態に係るフリップチップ実装用の配線基板の構成を示す平面図である。 図3の配線基板に半導体チップを実装したときの状態を示す図で、(a)はその実装状態を示す平面図、(b)はその平面図においてA−A’線に沿って見たときのソルダレジスト層の開口部周辺(エッジ部近傍の部分)の断面構造を示す図である。 本発明の更に他の実施形態に係るフリップチップ実装用の配線基板に半導体チップを実装したときの構成を示したもので、(a)は図2の配線基板に対応したレイアウトで開口部を形成した場合のソルダレジスト層の開口部周辺の断面図、(b)は図4の配線基板に対応したレイアウトで開口部を形成した場合のソルダレジスト層の開口部周辺の断面図である。
符号の説明
10,10a,10b,10c…配線基板(パッケージ)、
11…樹脂基板(配線基板本体)、
12,13…配線層、
12P,13P…パッド部(配線層の一部)、
14,14a,14b,14c,15…ソルダレジスト層(保護膜/絶縁層)、
18,18a,18b,18c…開口部、
20…半導体チップ(被実装体)、
23…バンプ(電極端子)、
MA…チップの実装エリア、
EP,EP1,EP2,EP3…(開口部の)エッジ部、
P1〜P8…(開口部の)コーナー部、
SP1,SP2…段差部(樹脂貯留部)、
TP1,TP2…テーパ部(樹脂貯留部)。

Claims (6)

  1. 平面的に見て多角形状で、かつ実装面側にバンプ状の電極端子を有する被実装体を実装するのに用いられる配線基板であって、
    前記被実装体の電極端子と接続される配線層が形成された配線基板本体と、
    前記配線基板本体上に形成され、前記被実装体の実装エリアにおいて少なくとも前記配線層の一部を露出させ、かつ当該実装エリアの外周に沿ってそのエッジ部が位置するよう形成された開口部を有する絶縁性の保護膜とを備え、
    前記保護膜の前記開口部のエッジ部近傍に、前記被実装体を実装したときに当該被実装体と前記保護膜の付いた配線基板本体との間に充填される樹脂を一時的に貯留させておくための樹脂貯留部を設けたことを特徴とする配線基板。
  2. 前記開口部は、そのコーナー部を除いてそのエッジ部が前記被実装体の実装エリアの外周に沿ってその内側に位置し、かつ前記コーナー部において局所的に広く開口されるよう形成されていることを特徴とする請求項1に記載の配線基板。
  3. 前記樹脂貯留部は、前記保護膜の前記開口部のエッジ部近傍の部分が断面的に見て前記実装エリアの内側に大きく開口されるよう段差状に形成された構造を有していることを特徴とする請求項2に記載の配線基板。
  4. 前記樹脂貯留部は、前記保護膜の前記開口部のエッジ部近傍の部分が断面的に見て前記実装エリアの内側に大きく開口されるようテーパ状に形成された構造を有していることを特徴とする請求項2に記載の配線基板。
  5. 前記開口部は、前記被実装体の実装エリアの外周に沿って環状に開口されるよう形成されていることを特徴とする請求項1に記載の配線基板。
  6. 前記開口部は、前記被実装体の実装エリアの全域にわたり開口されるよう形成されていることを特徴とする請求項1に記載の配線基板。
JP2008139818A 2008-05-28 2008-05-28 配線基板 Active JP5015065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008139818A JP5015065B2 (ja) 2008-05-28 2008-05-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008139818A JP5015065B2 (ja) 2008-05-28 2008-05-28 配線基板

Publications (3)

Publication Number Publication Date
JP2009289914A true JP2009289914A (ja) 2009-12-10
JP2009289914A5 JP2009289914A5 (ja) 2011-05-12
JP5015065B2 JP5015065B2 (ja) 2012-08-29

Family

ID=41458859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139818A Active JP5015065B2 (ja) 2008-05-28 2008-05-28 配線基板

Country Status (1)

Country Link
JP (1) JP5015065B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2012119796A (ja) * 2010-11-29 2012-06-21 Sharp Corp 固体撮像装置および電子情報機器
JP2013165148A (ja) * 2012-02-10 2013-08-22 Toppan Printing Co Ltd 配線基板及びそれを用いた半導体装置
JP2014044979A (ja) * 2012-08-24 2014-03-13 Ngk Spark Plug Co Ltd 配線基板
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP7503173B2 (ja) 2022-06-30 2024-06-19 ▲き▼邦科技股▲分▼有限公司 半導体パッケージ構造とその回路基板
JP7539309B2 (ja) 2020-12-16 2024-08-23 日本特殊陶業株式会社 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111894A (ja) * 1997-10-02 1999-04-23 Fujitsu Ltd フリップチップ実装用基板
JP2002164385A (ja) * 2000-11-24 2002-06-07 Oki Electric Ind Co Ltd 半導体装置を実装する実装基板および実装構造
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板
JP2007220740A (ja) * 2006-02-14 2007-08-30 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111894A (ja) * 1997-10-02 1999-04-23 Fujitsu Ltd フリップチップ実装用基板
JP2002164385A (ja) * 2000-11-24 2002-06-07 Oki Electric Ind Co Ltd 半導体装置を実装する実装基板および実装構造
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板
JP2007220740A (ja) * 2006-02-14 2007-08-30 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2012119796A (ja) * 2010-11-29 2012-06-21 Sharp Corp 固体撮像装置および電子情報機器
JP2013165148A (ja) * 2012-02-10 2013-08-22 Toppan Printing Co Ltd 配線基板及びそれを用いた半導体装置
JP2014044979A (ja) * 2012-08-24 2014-03-13 Ngk Spark Plug Co Ltd 配線基板
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
JP7539309B2 (ja) 2020-12-16 2024-08-23 日本特殊陶業株式会社 配線基板
JP7503173B2 (ja) 2022-06-30 2024-06-19 ▲き▼邦科技股▲分▼有限公司 半導体パッケージ構造とその回路基板

Also Published As

Publication number Publication date
JP5015065B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US7880276B2 (en) Wiring board and semiconductor device
JP4971243B2 (ja) 配線基板
JP4535969B2 (ja) 半導体装置
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP4901458B2 (ja) 電子部品内蔵基板
JP5015065B2 (ja) 配線基板
TWI419300B (zh) 內建電子零件之基板及其製造方法
JP2008252026A (ja) 半導体装置
JP2007110081A (ja) ボイド防止型回路基板及びそれを有する半導体パッケージ
WO2009104668A1 (ja) 配線基板及び半導体装置
WO2015198836A1 (ja) 半導体装置およびその製造方法
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
WO2015198839A1 (ja) 半導体装置およびその製造方法
US6707162B1 (en) Chip package structure
JPH11186322A (ja) フリップチップ実装用基板及びフリップチップ実装構造
JP6586952B2 (ja) 半導体装置およびその製造方法
WO2015198838A1 (ja) 半導体装置およびその製造方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007189005A (ja) 半導体装置の実装構造
JP2010212421A (ja) 半導体装置
JP5229267B2 (ja) 電子装置
JP2007207805A (ja) 半導体装置の製造方法及び半導体装置
JP4525148B2 (ja) 半導体装置およびその製造方法
JP4561969B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150