CN107316841B - 电子封装件及基板结构 - Google Patents

电子封装件及基板结构 Download PDF

Info

Publication number
CN107316841B
CN107316841B CN201610326150.0A CN201610326150A CN107316841B CN 107316841 B CN107316841 B CN 107316841B CN 201610326150 A CN201610326150 A CN 201610326150A CN 107316841 B CN107316841 B CN 107316841B
Authority
CN
China
Prior art keywords
substrate
package
hole
electronic package
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610326150.0A
Other languages
English (en)
Other versions
CN107316841A (zh
Inventor
梁芳瑜
曾文聪
赖喆
张宏宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN107316841A publication Critical patent/CN107316841A/zh
Application granted granted Critical
Publication of CN107316841B publication Critical patent/CN107316841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

一种电子封装件及基板结构，包括一具有穿孔的基板以及结合于该基板的导电体，以令封装体的胶材能填充于该穿孔内，而增加该基板与该封装体之间的结合力，避免发生脱层。

Description

电子封装件及基板结构
技术领域
本发明有关一种半导体封装结构，尤指一种能提高产品良率的电子封装件及其基板结构。
背景技术
目前应用于晶片封装领域的技术繁多，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型封装模组、或将芯片立体堆迭化整合为三维积体电路(3D IC)芯片堆迭模组。
图1为悉知3D IC芯片堆迭式半导体封装件1的剖面示意图。如图1所示，将一半导体芯片13通过多个焊锡凸块130设于一硅中介板(Through Silicon interposer，简称TSI)12上，其中，该硅中介板12具有多个导电硅穿孔(Through-silicon via，简称TSV)120及形成于该导电硅穿孔120上并电性连接该些焊锡凸块130的线路重布层(Redistributionlayer，简称RDL)121，同时该硅中介板12通过该些导电硅穿孔120与多个导电元件110结合至一封装基板11上，且以底胶10’包覆该些导电元件110与该些焊锡凸块130，并以封装胶体10包覆该半导体芯片13与该硅中介板12。
然而，悉知半导体封装件1中，于温度循环(temperature cycle)或应力变化时，如通过回焊炉、或经历落摔等制程或测试时，该半导体芯片13及该硅中介板12会因热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)而与该封装胶体10或底胶10’分离，即产生脱层(delaminating)问题，造成该硅中介板12无法有效电性连接该半导体芯片13或无法通过可靠度测试，致使产品良率不佳。此外，由于前述位于半导体封装件1边缘的封装胶体10的硬度较低，受力易容易发生脱层或断裂问题。
因此，如何克服上述悉知技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及基板结构，可避免发生脱层
本发明的基板结构，包括：一基板，其具有相对的第一表面及第二表面与多个结合于该基板的导电体；以及至少一穿孔，其贯穿该基板的第一表面及第二表面。
本发明复提供一种电子封装件，包括：第一基板，其具有多个结合于该第一基板的第一导电体；第二基板，其接置于该第一基板上，且该第二基板具有多个结合于该第二基板的第二导电体；至少一穿孔，其形成于该第一基板及/或该第二基板且贯穿该第一基板及/或该第二基板；以及封装体，其形成于该第一基板上且包覆该第二基板并填充于该穿孔中。
前述的电子封装件及基板结构中，该基板、第一基板、第二基板为半导体板材或陶瓷板材。
前述的电子封装件及基板结构中，该基板、第一基板、第二基板具有至少一角落，以令该穿孔设于该角落位置。前述的电子封装件及基板结构中，该基板、第一基板、第二基板具有侧面，以令该穿孔设于该侧面。
前述的电子封装件及基板结构中，该导电体、第一导电体、第二导电体为线路层、导电柱或导电凸块所组群组的其中一者。
由上可知，本发明的电子封装件及基板结构，主要通过于该基板(第一基板、第二基板)上形成穿孔，以于形成该封装体时，其胶材能填充于该穿孔内，而增加该基板与封装体之间的结合力，故能避免脱层的问题。
附图说明
图1为悉知半导体封装件的剖面示意图；
图2为本发明的电子封装件的剖面示意图；以及
图3A及图3B为本发明的基板结构的穿孔的不同实施例的上视示意图。
符号说明
1 半导体封装件
10,201 封装胶体
10’,200 底胶
11 封装基板
110 导电元件
12 硅中介板
120 导电硅穿孔
121 线路重布层
13 半导体芯片
130 焊锡凸块
2 电子封装件
20 封装体
21 第一基板
21a 第一表面
21b 第二表面
21c,22c 侧面
210 第一导电体
22 第二基板
22a 第三表面
22b 第四表面
220 第二导电体
23 第三基板
230 第三导电体
24,24’ 穿孔
A 布线区
C 角落。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”、“第四”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2为本发明的电子封装件2的剖面示意图。如图2所示，该电子封装件2包括有第一基板21、接置于该第一基板21上的第二基板22、接置于该第二基板22上的第三基板23、以及形成于该第一基板21上以包覆该第二基板22与第三基板23的封装体20。
所述的第一基板21具有至少一贯穿该第一基板21的穿孔24与多个第一导电体210。具体地，该第一基板21具有相对的第一表面21a与第二表面21b、及邻接该第一与第二表面21a,21b的侧面21c(如第3A图所示)，且该穿孔24连通该第一表面21a与第二表面21b。
于本实施例中，该第一基板21为陶瓷板材，以作为封装基板，且该第一导电体210为线路层、导电柱或导电凸块所组群组的其中一者。
所述的第二基板22及第三基板23分别具有多个第二导电体220及第三导电体230。
于本实施例中，该第二基板22及第三基板23为半导体板材，以令该第二基板22作为中介板而接置于该第一基板21上，该第三基板23作为电子元件而接置于该第二基板22上，且该第二导电体220及第三导电体230为线路层、导电柱或导电凸块所组群组的其中一者。具体地，该第三基板23(即电子元件)为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。
此外，该第二基板22具有相对的第三表面22a与第四表面22b、及邻接该第三与第四表面22a,22b的侧面22c。
又，该第二导电体220及第三导电体230电性连接该第一导电体210。
另外，该穿孔24’亦可选择性地形成于该第二基板22上且贯穿该第二基板22。
具体地，该穿孔24,24’的位置不会与该导电体的位置相重迭。较佳地，如第3A图所示，该穿孔24位于该第一基板21的布线区A(用以布设该第一导电体210的区域)外围，例如，该第一基板21可具有至少一角落C，以供该穿孔24设于该角落C的位置；或者，如第3B图所示，该穿孔24’可位于该第二基板22的侧面22c上，而于该第二基板22的侧面22c上形成凹槽。
应可理解地，该第一基板21的穿孔24的位置与该第二基板22的穿孔24’的位置可互换。
所述的封装体20包覆该第二基板22及第三基板23并填充于该些穿孔24中。
于本实施例中，该封装体20包含底胶200与封装胶体201，该底胶200形成于该第一基板21与第二基板22之间及该第二基板22与第三基板23之间，且该封装胶体201形成于该第一基板21的第一表面21a上以包覆该第二基板22及第三基板23。
综上所述，本发明的电子封装件2及基板结构(如第一基板21或第二基板22)，主要通过该穿孔24,24’的设计，以供灌注该封装体20时，该封装体20(底胶200、封装胶体201)的胶材能填充于该穿孔24,24’内，而增加该第一及第二基板21,22与该封装体20之间的接触面积，以强化该第一及第二基板21,22与该封装体20之间的结合力，故能避免脱层的问题而达到信赖性补强，且能在不增加该电子封装件2的尺寸及该基板结构的尺寸下提升第一及第二基板21,22与该封装体20之间的结合力。
应可理解地，本发明的电子封装件不限于上述实施例，其可为其它封装结构，例如覆晶封装、打线封装等，也就是只需应用到基板结构即可。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (4)

1.一种基板结构，其特征为，该基板结构包括：
一作为封装基板或中介板的基板，其具有相对的第一表面及第二表面、布线区与连接该第一表面及第二表面的侧面，该基板的布线区用以布设多个结合于该基板的导电体；以及
至少一穿孔，其贯穿该基板的第一表面及第二表面，且该基板具有至少一角落，以令该穿孔设于该角落位置、或者，令该穿孔位于该基板的侧面上，而于该基板的侧面上形成凹槽。
2.如权利要求1所述的基板结构，其特征为，该导电体为线路层、导电柱或导电凸块所组群组的其中一者。
3.一种电子封装件，其特征为，该电子封装件包括：
作为封装基板的第一基板，其具有多个结合于该第一基板的第一导电体；
作为中介板的第二基板，其接置于该第一基板上，且具有多个结合于该第二基板的第二导电体，该第一基板或第二基板具有侧面，且该第一基板或第二基板具有至少一角落；
作为电子元件的第三基板，其接置于该第二基板上；
至少一穿孔，其形成于该第一基板及/或该第二基板，且贯穿该第一基板及/或该第二基板，以令该穿孔设于该角落位置、或者，令该穿孔设于该侧面上，而于该侧面上形成凹槽；以及
封装体，其形成于该第一基板上且包覆该第二基板及第三基板并填充于该穿孔中。
4.如权利要求3所述的电子封装件，其特征为，该第一导电体及第二导电体为线路层、导电柱或导电凸块所组群组的其中一者。
CN201610326150.0A 2016-04-27 2016-05-17 电子封装件及基板结构 Active CN107316841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105113073A TWI581676B (zh) 2016-04-27 2016-04-27 電子封裝件及基板結構
TW105113073 2016-04-27

Publications (2)

Publication Number Publication Date
CN107316841A CN107316841A (zh) 2017-11-03
CN107316841B true CN107316841B (zh) 2020-04-07

Family

ID=59367734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610326150.0A Active CN107316841B (zh) 2016-04-27 2016-05-17 电子封装件及基板结构

Country Status (2)

Country Link
CN (1) CN107316841B (zh)
TW (1) TWI581676B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286500A (zh) * 2006-12-28 2008-10-15 三洋电机株式会社 半导体模块及便携设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
SG177945A1 (en) * 2008-07-18 2012-02-28 United Test & Assembly Ct Lt Packaging structural member
JP2010040782A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 半導体装置及びその製造方法
US8981559B2 (en) * 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
TWI528469B (zh) * 2014-01-15 2016-04-01 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286500A (zh) * 2006-12-28 2008-10-15 三洋电机株式会社 半导体模块及便携设备

Also Published As

Publication number Publication date
TW201739325A (zh) 2017-11-01
CN107316841A (zh) 2017-11-03
TWI581676B (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
TWI685932B (zh) 用於干擾屏蔽的引線接合線
US10199320B2 (en) Method of fabricating electronic package
US9449941B2 (en) Connecting function chips to a package to form package-on-package
US10083919B2 (en) Packaging for high speed chip to chip communication
US9922917B2 (en) Semiconductor package including substrates spaced by at least one electrical connecting element
US20090057867A1 (en) Integrated Circuit Package with Passive Component
US20210305122A1 (en) Semiconductor package and manufacturing method thereof
CN107305869B (zh) 电子封装件及基板结构
TW201351579A (zh) 高密度立體封裝
KR20120040039A (ko) 적층 반도체 패키지 및 그 제조 방법
KR101522770B1 (ko) 패키지 정렬 구조물 및 패키지 정렬 구조물의 형성 방법
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
CN114597178A (zh) 电子封装件及其制法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
CN107123631B (zh) 电子封装件及其半导体基板与制法
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US10515883B2 (en) 3D system-level packaging methods and structures
US9048223B2 (en) Package structure having silicon through vias connected to ground potential
TWI642163B (zh) 半導體封裝結構
TWI685944B (zh) 三維直通矽晶貫孔結構
TWI624016B (zh) 電子封裝件及其製法
CN115966563A (zh) 电子装置
CN107316841B (zh) 电子封装件及基板结构
TWM521807U (zh) 封裝結構及其中介板
US20230378072A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant