CN101286500A - 半导体模块及便携设备 - Google Patents

半导体模块及便携设备 Download PDF

Info

Publication number
CN101286500A
CN101286500A CN 200710185789 CN200710185789A CN101286500A CN 101286500 A CN101286500 A CN 101286500A CN 200710185789 CN200710185789 CN 200710185789 CN 200710185789 A CN200710185789 A CN 200710185789A CN 101286500 A CN101286500 A CN 101286500A
Authority
CN
China
Prior art keywords
circuit element
conductor portion
semiconductor module
antenna conductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710185789
Other languages
English (en)
Other versions
CN101286500B (zh
Inventor
今冈俊一
大塚健志
泽井彻郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101286500A publication Critical patent/CN101286500A/zh
Application granted granted Critical
Publication of CN101286500B publication Critical patent/CN101286500B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Details Of Aerials (AREA)

Abstract

一种半导体模块及便携设备，该半导体模块具有：多层基板；安装于多层基板之上的第1电路元件；积层于第1电路元件上的第2电路元件；设于第1电路元件与第2电路元件之间且包含天线导体部的插入式基板；安装于多层基板之上且与天线导体部连接的无源元件；将各元件进行密封的密封树脂层。在此，天线导体部由形成螺旋形的布线图形构成，其两端经接合线与无源元件连接。由此，天线导体部起到插入有无源元件的环形天线的作用。

Description

半导体模块及便携设备
技术领域
本发明涉及半导体模块，尤其是，涉及积层有多个电路元件的半导体模块及搭载半导体模块的便携设备。
背景技术
近年来，作为实现电子设备所使用的电路装置的小型化、高功能化的封装技术，公知有通过层积混合载置多个电路元件的多级堆栈结构(多片封装)。但是，这种多级堆栈结构的电路装置存在如下问题，即，例如将形成有模拟电路的电路元件和形成有数字电路的电路元件积层而混合载置时，在具有高速运行的数字电路的电路元件上产生的高频噪声(具有高频成分的噪声)向具有易受噪声影响的模拟电路的电路元件传播，对具有模拟电路的电路元件的运行造成阻碍。由此，导致电路装置的运行不稳定且其可靠性降低。
作为这种噪声传播的对策，公知有诸如在形成有模拟电路的半导体芯片(具有模拟电路的电路元件)与形成有数字电路的半导体芯片(具有数字电路的电路元件)之间插入保持在接地电位的传热导电体(金属板)，由此，遮挡电路元件间的噪声传播。
另外，还公知有在电磁辐射源(具有数字电路的电路元件)的外缘部用金属布线设置天线回路(天线)，通过使电磁辐射源产生的多余辐射(噪声)被天线回路吸收，对来自电磁辐射源的噪声传播进行抑制。
但是，在专利文献1公开的方法中，由于从具有数字电路的电路元件向金属板传播的噪声(尤其是具有高频成分的噪声)而在金属板的面内产生电位变动。在该电位变动经金属板传播到接地布线(接地点)之前的期间，该电位变动作为噪音而向位于传播路径上的具有模拟电路的电路元件传播。
另外，在专利文献2公开的方法中，虽然将具有数字电路的电路元件和具有模拟电路的电路元件平置成同一平面状的结构行之有效，但即使将外缘部设有天线的电路元件积层而形成多级堆栈结构，仍然无法有效地抑制电路元件间在垂直方向上的噪声。
发明内容
本发明是鉴于上述情况而作出的，其目的在于提供一种能够将积层后的电路元件间的噪声传播进行适当地抑制的半导体模块。
为了解决上述课题，本发明的半导体模块具有：第1电路元件；导体部，其设于第1电路元件的上层，起到环形天线的作用；第2电路元件，其在导体部的上层积层。
根据本发明，由于在第1电路元件与第2电路元件之间设有起环形天线作用的导体部，能够由该导体部来吸收并遮挡第1电路元件与第2电路元件之间噪声的传播。因此，能够有助于半导体模块运行的稳定化并可提高其可靠性。
在上述结构中，导体部以如下的方式重叠配置在第1电路元件与第2电路元件之间为好，即，自上向下看，将第1电路元件和第2电路元件重合的共同区域的至少一部分遮蔽。由此，以通过导体部将第1电路元件与第2电路元件之间因在垂直方向(上下间)上的距离(间距)最近而在电路元件间极易受到噪声影响的共同区域进行遮蔽的方式进行重叠配置，故而能够由导体部将各电路元件产生的噪声更加可靠地吸收并遮挡。
在上述结构中，导体部也可以以如下的方式重叠配置，即，将第1电路元件和第2电路元件的至少一方局部具有的、成为噪声发生源的电路区域选择性覆盖。此时，因导体部以将成为易产生强烈影响的噪声发生源的电路区域选择性地覆盖的方式重叠配置，故而能够将来自具有这样的电路区域的电路元件的噪声传播更加可靠地遮挡。
在上述结构中，导体部也可以在超出第2电路元件的外缘位置具有外缘。由此，能够由导体部的超出第2电路元件外缘的部分进行散热，并可降低(抑制)因噪音吸收而产生的导体部的温度上升。因此，能够将导体部作为环形天线的性能特性稳定化，并能够稳定地遮挡噪声的传播。
在上述结构中，通过导体部的环形天线的谐振作用，使第1电路元件与第2电路元件之间的噪声传播衰减为好。由此，能够更为有效且更为可靠地抑制电路元件间的噪声传播。
在上述结构中，导体部在该导体部所形成的环形天线的馈电点处还连接有无源元件为好。此时，通过对与导体部连接的无源元件的特性进行控制，能够对吸收并遮挡的噪声的频率及频带进行调整，可更为有效地降低噪声传播。
在上述结构中，通过导体部及无源元件的谐振作用，使第1电路元件与第2电路元件之间的噪声传播衰减为好。由此，能够更加可靠地降低电路元件间的噪声传播。
在上述结构中，导体部也可以具有螺旋形状。
本发明的另一方面提供一种便携设备。该便携设备可以搭载有上述任一方面的半导体模块。
附图说明
图1是表示第1实施方式的半导体模块的结构的剖面图；
图2是第1实施方式的半导体模块的平面图；
图3是表示第1实施方式的插入式基板的结构的剖面图；
图4是第1实施方式的插入式基板的天线导体部的设计图；
图5是关于天线导体部对噪声衰减的衰减度的模拟结果；
图6是关于使外部电容器的容量值变化时的噪声衰减度的模拟结果；
图7(A)～(G)是说明第1实施方式的插入式基板的形成方法的剖面图；
图8(A)～(E)是说明第1实施方式的半导体模块的制造过程的剖面图；
图9是第2实施方式的插入式基板的天线导体部的设计图；
图10是第3实施方式的插入式基板的天线导体部的设计图；
图11是第4实施方式的插入式基板的天线导体部的设计图；
图12是表示第5实施方式的半导体模块的结构的剖面图；
图13是第5实施方式的半导体模块的平面图；
图14是表示第5实施方式的插入式基板的结构的剖面图；
图15是第5实施方式的插入式基板的天线导体部的设计图；
图16是表示第6实施方式的半导体模块的结构的剖面图；
图17是表示第7实施方式的半导体模块的结构的剖面图；
图18是表示第8实施方式的半导体模块的结构的剖面图；
图19是表示第9实施方式的半导体模块的结构的剖面图；
图20是表示第10实施方式的半导体模块的结构的剖面图；
图21是表示第11实施方式的半导体模块的结构的剖面图；
图22是表示第12实施方式的半导体模块的结构的剖面图；
图23是表示第13实施方式的手机的结构的图；
图24是图23所示的手机的局部剖面图。
具体实施方式
以下，使用优选实施方式来说明本发明，其仅为本发明的示例，并不用来限定本发明。
下面基于附图对实现本发明的实施方式进行说明。在所有附图中，相同的构成要素标注相同的符号并适当省略说明。
(第1实施方式)
图1是表示第1实施方式的半导体模块的结构的剖面图，图2是第1实施方式的半导体模块的平面图(上面图)。第1实施方式的半导体模块设有：多层基板20；安装于多层基板20之上的第1电路元件30；积层于第1电路元件30上的第2电路元件50；设于第1电路元件30与第2电路元件50之间且包含天线导体部3a的插入式基板10；安装于多层基板20之上且与天线导体部3a连接的无源元件40；将各元件密封的密封树脂层70。
多层基板20例如是2层布线结构的基底基板，夹着绝缘层21、在上面及下面分别设有布线层22及布线层24。布线层22和布线层24通过贯通绝缘层21的插塞23进行电连接。绝缘层21例如由环氧树脂形成，布线层22、布线层24及插塞23例如由铜(Cu)形成。另外，在多层基板20的下面形成有多个与布线层24连接的外部连接电极(焊球)80。
第1电路元件30例如是上面形成有数字电路的电路元件，经模片固定膜(ダイアタツチフイルム)等粘接材料31安装于多层基板20上的规定区域。另外，在第1电路元件30的外周部的上面(表面)设有与数字电路连接的多个焊盘电极30a，通过金等接合线60a与设于多层基板20上面的焊盘电极部(布线层22)电连接。
第2电路元件50例如是上面形成有模拟电路的电路元件，积层于第1电路元件30的上层。第2电路元件50的尺寸比第1电路元件30的尺寸小，第2电路元件50整体重叠在第1电路元件30上。而且，在第2电路元件50的外周部的上面(表面)设有与模拟电路连接的多个焊盘电极50a，通过金等接合线60c与设于多层基板20上面的焊盘电极部(布线层22)电连接。
在第1电路元件30与第2电路元件50之间设有具有起到环形天线作用的天线导体部3a的插入式基板10。插入式基板10经模片固定膜等粘接材料11设于第1电路元件30上的规定区域。进而，第2电路元件50经模片固定膜等粘接材料51搭载于插入式基板10上。
无源元件40例如是具有规定容量值的电容器，安装在多层基板20上的规定区域。无源元件40经银(Ag)膏等导电性粘接材料41与设在多层基板20上面的焊盘电极部(布线层22)电连接。而且，该焊盘电极部通过金等接合线60b与插入式基板10的上面(表面)的焊盘电极部2b1电连接。
密封树脂层70全面覆盖在多层基板20上而形成，将第1电路元件30、插入式基板10、无源元件40及第2电路元件50等各元件进行密封。该密封树脂层70具有保护各元件不受外部环境影响的作用。
下面就插入式基板10进行说明。
图3是表示半导体模块的插入式基板的结构的剖面图，图4是插入式基板的天线导体部的设计图。图3相当于图4的X-X线的截面。
插入式基板10自上层开始，具有：焊料保护层4、布线层2b、包含插塞2a的绝缘树脂层1、天线导体部3a以及焊料保护层5。在绝缘树脂层1的上面形成含有电桥线路、焊盘电极2b1的布线层2b，在该布线层2b上形成具有与焊盘电极2b1对应的开口部4a的焊料保护层4。另一方面，在绝缘树脂层1的下面形成有天线导体部3a，在该天线导体部3a上形成有焊料保护层5。进而，布线层2b与天线导体部3a由贯通于绝缘树脂层1的插塞2a电连接。另外，绝缘树脂层1例如由环氧树脂形成，布线层2b、插塞2a及天线导体部3a例如由铜形成。
如图4所示，天线导体部3a由形成螺旋形的布线图形构成，其两端经插塞2a及电桥线路分别与布线层2b的焊盘电极2b1连接。而且，如图2所示，在该焊盘电极2b1上，经接合线60b等连接有无源元件40。通过这种结构，天线导体部3a起到插入有无源元件40的环形天线的作用。在此，使由天线导体部3a和无源元件40的谐振作用确定的频率(谐振频率)与第1电路元件30(或第2电路元件50)产生的噪声的频率相一致。另外，连接有无源元件40的焊盘电极2b1相当于环形天线的馈电点(与外部负荷连接的连接点)。
如图4所示，天线导体部3a的外缘(尺寸)，自上向下看大于第1电路元件30和第2电路元件50重叠的共同区域(图4中虚线围出的区域)S的外缘(尺寸)，天线导体部3a覆盖整个共同区域S而重叠。换句话说，天线导体部3a以自上向下看至少将第1电路元件30和第2电路元件50重合的共同区域的一部分遮蔽的方式、在第1电路元件30与第2电路元件50之间重叠配置。在此，如图1所示，共同区域S是由于在第1电路元件30与第2电路元件50之间垂直方向(上下间)上的距离(间距)最近而在电路元件间易受噪声强烈影响的区域。另外，本实施方式中，第2电路元件50的尺寸比第1电路元件30的尺寸小，第2电路元件50整体重叠在第1电路元件30上，因此，这里的共同区域S与第2电路元件50的尺寸(第2电路元件50的设置面积)相一致，天线导体部3a在超出第2电路元件50外缘的位置具有外缘。
另外，第1电路元件30是本发明的“第1电路元件”的一例、天线导体部3a是本发明的“导体部”的一例、第2电路元件50是本发明的“第2电路元件”的一例、无源元件40是本发明的“无源元件”的一例、共同区域S是本发明的“共同区域”的一例。
下面对天线导体部3a对噪声传播的抑制进行说明。
当在积层的电路元件间插入上述结构的天线导体部3a而进行配置时，天线导体部3a起环形天线的作用，将作为噪音而从电路元件释放的电磁能量吸收。也就是说，通过与天线导体部3a交错的磁场(磁通)，在天线导体部3a内流过感应电流，在天线导体部3a的内部电阻及无源元件40的电阻部作为焦耳热而转换成热能被消耗掉。这样，通过插入电路元件间的天线导体部3a，遮挡噪声的传播。
图5是为了确认本实施方式的电路元件间的噪声传播抑制效果而进行的关于噪声衰减度的模拟的结果。图5中，作为与实施例(电路元件间插入有与外部电容器连接的天线导体部的状态)的比较，一并表示现有例1(在电路元件间不插入金属板或天线导体部的状态)及现有例2(在电路元件间插入有保持在接地电位的金属板的状态)的结果。在实施例中，将天线导体部的电感值(L)设为100nH、将外部电容器的容量值(C)设为1.0pF。
如图5所示，实施例中，与现有例1相比，通过插入天线导体部，噪声的衰减度在整体上得到增加。由此可知：插入电路元件间的天线导体部对噪声传播的抑制是有效的。另外，在实施例中，可见对于噪声频率的衰减度具有选择性，在特定的频率区域，噪声的衰减度比现有例2进一步增加。
图6是关于使外部电容器的容量值变化时的噪声衰减度的模拟结果。在此，表示将天线导体部的电感值(L)固定为100nH、使与天线导体部连接的外部电容器的容量值(C)在0.5pF～20pF范围内变化时的结果。
如图6所示，通过改变外部电容器的容量值，在与其容量值对应的特定频率区域，噪声的衰减度增加。该特定频率是由天线导体部和电容器的常数值确定的谐振频率，在该谐振频率及其附近区域能够有效地降低噪声传播。
如上所述，通过在电路元件间插入天线导体部(含电容器)，能够抑制电路元件间的噪声传播，进而通过使上述谐振频率与欲吸收的噪声的频率(由电路元件产生的噪声频率)相一致，能够更有效且更可靠地抑制电路元件间的噪声传播。
(制作方法)
图7是用以说明第1实施方式的插入式基板的形成方法的剖面图，图8为用以说明第1实施方式的半导体模块的制造过程的剖面图。
首先，如图7(A)所示，准备在绝缘树脂层1的两面(上面及下面)分别形成有第1铜箔2z及第2铜箔3z的薄板。
如图7(B)所示，采用光刻技术及蚀刻技术将位于通孔1a(参照图1)的形成区域的第1铜箔2z除去。由此，露出绝缘树脂层1的通孔1a的形成区域。
如图7(C)所示，通过从第1铜箔2z的上方照射二氧化碳气激光或UV激光，将从绝缘树脂层1的露出的上面(表面)至第2铜箔3z的区域除去。在此，第2铜箔3z起到抑制层的作用。由此，在绝缘树脂层1上形成将其贯通的通孔1a。
如图7(D)所示，采用无电解镀敷法，在第1铜箔2z的表面及通孔1a的内面上镀铜。接着，采用电解镀敷法，在第1铜箔2z的表面及通孔1a的内部镀铜(Cu)。本实施方式中，通过向镀液中添加抑制剂及助催化剂，使抑制剂吸附在第1铜箔2z的表面上，并且使助催化剂吸附在通孔1a的内面上。由此，能够加大通孔1a内面上的镀铜厚度，因此能将铜埋入通孔1a中。结果，如图7(D)所示，在绝缘树脂层1上形成镀铜层2，并且将插塞2a埋入通孔1a中。另外，在此一系列电镀处理之际，在下面侧的第2铜箔3z也同样地镀铜，形成镀铜层3。
如图7(E)所示，采用光刻技术及蚀刻技术对镀铜层2进行构图。此时，预先在下面侧形成抗蚀保护膜(未图示)，保护镀铜层3。由此，能够形成具有电桥线路、焊盘电极2b1等布线图形的布线层2b。
如图7(F)所示，采用光刻技术及蚀刻技术对下面侧的镀铜层3进行构图。此时，预先在上面侧形成抗蚀保护膜(未图示)，保护布线层2b。由此，能够形成具有图4所示的螺旋形状的天线导体部3a。
如图7(G)所示，以覆盖上面侧的绝缘树脂层1以及布线层2b的方式，形成在与布线层2b的焊盘电极2b 1对应的区域具有开口部4a的焊料保护层4。进而，以覆盖下面侧的绝缘树脂层1及天线导体部3a的方式形成焊料保护层5。焊料保护层4及焊料保护层5分别具有保护布线层2b及天线导体部3a的作用。
另外预先准备这样制作的插入式基板10，用于下面说明的第1实施方式的半导体模块的制作工序中。
首先，如图8(A)所示，准备具有2层布线结构的多层基板20。该多层基板20从上层起具有焊料保护层25、布线层22、包含插塞23的绝缘层21、布线层24及焊料保护层26。例如，可以用与上述制作插入式基板10相同的方法进行制作。另外，在焊料保护层25上形成有与规定的焊盘电极部对应的开口部25a，在焊料保护层26上形成有与规定的外部连接电极(焊球)80对应的开口部26a。
如图8(B)所示，将在上面(表面)的外周部具有焊盘电极30a的第1电路元件30经模片固定膜等粘接材料31安装于多层基板20上的规定区域。在此，作为第1电路元件30，例如采用表面形成有数字电路的电路元件。接着，将具有规定容量值的电容器的无源元件40安装在多层基板20上的规定区域，并经银(Ag)膏等导电性粘接材料41与多层基板20上面设有的布线层22的焊盘电极部电连接。
如图8(C)所示，将具有天线导体部3a的插入式基板10经模片固定膜等粘接材料11以重叠状设置在第1电路元件30上的规定区域。具有天线导体部3a的插入式基板10的形成方法同上。
如图8(D)所示，将在上面(表面)的外周部具有焊盘电极50a的第2电路元件50经模片固定膜等粘接材料51安装在插入式基板10上的规定区域。这里，作为第2电路元件50，例如采用表面形成有模拟电路的电路元件。另外，使第2电路元件50的尺寸小于第1电路元件30的尺寸，将第2电路元件50整体重叠在第1电路元件30的上层，并且使插入式基板10的天线导体部3a在超出第2电路元件50的外缘的位置具有外缘。
如图8(E)所示，分别通过金等接合线60a、60b、60c，将第1电路元件30的焊盘电极30a、插入式基板10的焊盘电极2b1以及第2电路元件50的焊盘电极50a与对应于上述部件而设于多层基板20上面的布线层22的焊盘电极部之间电连接。由此，插入式基板10的天线导体部3a与无源元件40连接，能够起到插入有无源元件40的环形天线的作用。接着，为了保护设于多层基板20上的第1电路元件30、插入式基板10、无源元件40及第2电路元件50，以将多层基板20的整个面覆盖的方式形成密封树脂层70。
最后，如图1所示，采用焊锡印刷法，形成对于从焊料保护层26的开口部26a露出的部分布线层24起到外部连接端子作用的外部连接电极(焊球)80。
通过这些工序，可制作出上述图1所示的第1实施方式的半导体模块。
根据该第1实施方式的半导体模块，能够获得如下的效果。
(1)通过在第1电路元件30与第2电路元件50之间插入起环形天线作用的天线导体部3a，能够由该天线导体部3a吸收并遮挡第1电路元件30与第2电路元件50之间的噪声传播。因此，有助于半导体模块运行的稳定化，并能由此提高半导体模块的可靠性。
(2)通过将天线导体部3a以自上向下看覆盖第1电路元件30与第2电路元件50重合的共同区域S的方式重叠配置，将第1电路元件30与第2电路元件50之间因在垂直方向(上下间)上的距离(间隔)最近而在电路元件间极易受到噪声影响的共同区域S由天线导体部3a覆盖而重叠配置，能够由天线导体部3a更加可靠地吸收并遮挡各电路元件产生的噪声。
(3)通过将天线导体部3a以在超出第2电路元件50外缘的位置上具有外缘的方式设置，能够由超出第2电路元件50外缘部分的天线导体部3a进行散热，并可降低(抑制)因噪音吸收所产生的天线导体部3a的温度上升。因此，能够将天线导体部3a的作为环形天线的性能特性稳定化，并可稳定地遮挡电路元件间的噪声传播。
(4)通过在天线导体部3a所形成的环形天线的馈电点处使天线导体部3a还连接有无源元件40，并且通过对与天线导体部3a连接的无源元件40的特性进行控制，能够对吸收并遮挡的噪声的频率及频带进行调整，可更为有效地降低噪声传播。
(5)通过使由天线导体部3a与无源元件40的谐振作用决定的频率(谐振频率)与来自电路元件的噪声频率相一致，能够更可靠地降低电路元件间的噪声传播。
(第2实施方式)
图9是第2实施方式的插入式基板的天线导体部的设计图。与第1实施方式的不同之处在于：插入式基板10的天线导体部3a1从螺旋形状的布线图形变为折曲形状(ミアンダ形状)的布线图形。这里，天线导体部3a1的外缘(尺寸)与第1实施方式相同，自上向下看比第1电路元件30和第2电路元件50重合的共同区域(虚线内的区域)S的外缘(尺寸)大，天线导体部3a1以将共同区域S整体覆盖的方式重叠。除此之外，与上述第1实施方式相同。另外，天线导体部3a1为本发明的“导体部”的一例。
具有这种天线导体部3a的插入式基板10可通过采用通常公知的单层布线基板的制作方法形成。
根据该第2实施方式的半导体模块，除了上述(1)～(5)的效果之外，还能获得如下的效果。
(6)通过将天线导体部3a1形成折曲状的布线图形，可免去用于引出第1实施方式的天线导体部3a端部的插塞2a及含有电桥线路的布线层2b，能够由单层布线基板构成插入式基板10。由于可将插入式基板10做薄，所以能够谋求搭载基板的半导体模块的薄型化。
(7)通过将天线导体部3a1形成折曲状的布线图形，能够由单层布线基板形成插入式基板10，可减少工序数。因此，能够谋求半导体模块制作的低成本化。
(第3实施方式)
图10是第3实施方式的插入式基板的天线导体部的设计图。与第1实施方式不同之处在于：插入式基板10的天线导体部3a2以将在共同区域S内的第1电路元件30和第2电路元件50的至少一方局部包含的、成为噪声发生源的电路区域(图10中以虚线围成的区域)N选择性覆盖的方式重叠配置。除此之外，与上述第1实施方式相同。另外，天线导体部3a2是本发明的“导体部”的一例、电路区域N是本发明的“电路区域”的一例。
这样的天线导体部3a2在图7(F)所示的镀铜层3的构图工序中，可通过改变其设计而容易地制作。
根据该第3实施方式的半导体模块，除了上述(1)、(4)、(5)的效果之外，还能够获得如下的效果。
(8)通过将天线导体部3a2以将第1电路元件30和第2电路元件50的至少一方局部包含的、成为噪声发生源的电路区域N选择性覆盖的方式重叠设置，天线导体部3a2将成为易产生强烈影响的噪声发生源的电路区域N选择性覆盖，因此，能够更加可靠地遮挡来自具有这种电路区域N的电路元件的噪声传播。
(第4实施方式)
图11是第4实施方式的插入式基板的天线导体部的设计图。与第1实施方式不同之处在于：在共同区域S内，第1电路元件30和第2电路元件50的至少一方局部包含的、成为噪声发生源的电路区域存在有多个，该电路区域由第1电路区域N1和设于与该第1电路区域N1不同位置上的第2电路区域N2构成；天线导体部3a3由第一天线导体部3b和第二天线导体部3c构成，所述第一天线导体部3b覆盖第1电路区域N1而重叠配置，起第一环形天线的作用，所述第二天线导体部3c覆盖第2电路区域N2而重叠配置，起第二环形天线的作用。除此之外，与上述第1实施方式相同。另外，第1电路区域N1是本发明的“第1区域”的一例、第2电路区域N2是本发明的“第2区域”的一例、天线导体部3a3是本发明的“导体部”的一例、第1天线导体部3b是本发明的“第1导体部”的一例、第2天线导体部3c是本发明的“第2导体部”的一例。
这种天线导体部3a3通过在插入式基板10的制作工序中将相关部分的设计进行变更，可容易地进行制作。
根据该第4实施方式的半导体模块，除了上述(1)、(4)、(5)及(8)的效果之外，能够获得如下的效果。
(9)共同区域S内成为噪声发生源的电路区域由第1电路区域N1和设于与该第1电路区域N1不同位置的第2电路区域N2构成，天线导体部3a3由第一天线导体部3b和第二天线导体部3c构成，所述第一天线导体部3b覆盖第1电路区域N1而重叠配置，起第一环形天线的作用，所述第二天线导体部3c覆盖第2电路区域N2而重叠配置，起第二环形天线的作用，因此，能够调整对各个电路元件的成为噪声发生源的区域所吸收的噪声的频率、频带，可更加有效地遮挡电路元件间的噪声传播。
(第5实施方式)
图12是第5实施方式的半导体模块结构的剖面图，图13是第5实施方式的半导体模块的平面图(上面图)。另外，图14是第5实施方式的插入式基板结构的剖面图，图15是第5实施方式的插入式基板的天线导体部的设计图。图14相当于图15中X-X线的截面。
第5实施方式的半导体模块设有：多层基板20；安装于多层基板20之上的第1电路元件30；积层于第1电路元件30上的第2电路元件50；设于第1电路元件30与第2电路元件50之间且含有天线导体部3a4的插入式基板10；将各元件密封的密封树脂层70。与第1实施方式的不同之处在于：插入式基板10的天线导体部3a4处未连接无源元件40，由天线导体部3a4及布线层2c构成的环状导体部起到环形天线的作用。除此之外，与上述第1实施方式相同。另外，天线导体部3a4是本发明的“导体部”的一例。
具体地说，如图14所示，第5实施方式的插入式基板10从上层起具有焊料保护层4、布线层2c、含插塞2a的绝缘树脂层1、天线导体部3a4及焊料保护层5。在绝缘树脂层1的上面形成含电桥线路的布线层2c，在该布线层2c上形成有焊料保护层4。另一方面，在绝缘树脂层1的下面形成有天线导体部3a4，在该天线导体部3a4上形成有焊料保护层5。进而，布线层2c和天线导体部3a4通过贯通绝缘树脂层1的插塞2a电连接。各材料都采用与第1实施方式相同的材料。
如图15所示，天线导体部3a4由形成螺旋形状的布线图形构成，其两端通过插塞2a及经电桥线路的布线层2c进行连接。由此结构，天线导体部3a4形成环状导体，起到无馈电点(第1实施方式的2处馈电点通过布线层2c连接，在天线导体部3a4整体上分布并消失的状态)的环形天线的作用。因此，当在积层的2个电路元件间插入上述结构的天线导体部3a4而配置时，天线导体部3a4作为环形天线吸收由电路元件以噪声释放的电磁能量。也就是说，通过与天线导体部3a4交错的磁场(磁通)，在天线导体部3a4内流过感应电流，通过天线导体部3a4的内部电阻作为焦耳热而转换成热能被消耗掉。这样，第5实施方式的半导体模块中，通过插入电路元件间的天线导体部3a4遮挡噪声的传播。在本实施方式中，在天线导体部3a4的自振频率及其附近，能够有效地降低噪声传播。
如图15所示，天线导体部3a4的外缘(尺寸)，自上向下看大于第1电路元件30和第2电路元件50重合的共同区域(图15中虚线围出的区域)S的外缘(尺寸)，天线导体部3a4以整体覆盖共同区域S的方式进行重叠。
这样的天线导体部3a4通过在插入式基板10的制作工序中将相关部分的设计进行变更，能够容易地进行制作。
根据该第5实施方式的半导体模块，除了上述(1)～(3)的效果之外，能够获得如下的效果。
(10)通过使由天线导体部3a4的环形天线的谐振作用决定的频率(自振频率)与电路元件产生的噪声频率相一致，能够更有效且更可靠地抑制电路元件间的噪声传播。
(11)不与外部连接，仅以插入式基板10的结构使天线导体部3a4起环形天线的作用，由此，无须无源元件40、与其相关的焊盘电极部及接合线60b，与之对应，能够实现半导体模块的小型化。另外，可谋求半导体模块制作的低成本化。
(第6实施方式)
图16是表示第6实施方式涉及的半导体模块的结构的剖面图。
第6实施方式的半导体模块设有：多层基板20；安装于多层基板20之上的第1电路元件30；积层于第1电路元件30上的第2电路元件50；设于第1电路元件30与第2电路元件50之间且包含天线导体部3a的插入式基板10；安装于多层基板20上并与天线导体部3a连接的无源元件40；将各元件密封的密封树脂层70。
第6实施方式的半导体模块与第1实施方式的半导体模块的不同之处在于：将多层基板20与第1电路元件30经凸块(凸起电极)72进行连接、即采用所谓倒装片安装。另外，在第1电路元件30与多层基板20之间填充有用于强化第1电路元件与多层基板的接合部的底填料(アンダ一フイル)74。
根据该第6实施方式的半导体模块，能够获得上述(1)～(3)的效果。
(第7实施方式)
图17是表示第7实施方式的半导体模块结构的剖面图。
第7实施方式的半导体模块设有：多层基板20；安装于多层基板20之上的第1电路元件30；积层于第1电路元件30上的第2电路元件50；设于第1电路元件30与第2电路元件50之间且含有天线导体部3a4的插入式基板10；将各元件密封的密封树脂层70。
第7实施方式与第6实施方式的不同之处在于：插入式基板10的天线导体部3a4处不连接无源元件40，由天线导体部3a4及布线层2c构成的环状导体部起环形天线的作用。另外，将插入式基板10与第2电路元件50的连接经凸块(凸起电极)76进行连接、采用所谓倒装片安装方面也不同于第6实施方式。
第7实施方式中，在插入式基板10与第2电路元件50之间填充有用于强化插入式基板10与第2电路元件50接合部的底填料78。除此之外，与上述第1实施方式相同。另外，因天线导体部3a4与第5实施方式相同，故省略其详细说明。
根据该第7实施方式的半导体模块，能够获得上述(1)～(3)、(10)、(11)的效果。
(第8实施方式)
图18是表示第8实施方式的半导体模块的结构的剖面图。
第8实施方式的半导体模块设有：多层基板20；安装于多层基板20的一面上的第1电路元件30；安装于多层基板20的另一面上的第2电路元件50。
多层基板20例如为5层布线结构的基底基板，夹着绝缘层21分别在上面及下面设有布线层22及布线层24。绝缘层21内部设有布线层86、88、90，各布线层通过插塞23进行电连接。绝缘层21例如由环氧树脂形成，布线层22、布线层24及插塞23例如由铜(Cu)形成。另外，在多层基板20的下面形成有多个与布线层24连接的外部连接电极(焊球)80。
第1电路元件30是在内部例如收纳有数字电路、在上面呈网格状地排列有焊料形成的球状凸块82、即所谓BGA(Ball GridArray：球栅阵列)型的电路元件。夹着凸块82安装在多层基板20的下面的规定区域。
第2电路元件50在内部例如收纳有模拟电路、在下面呈网格状地排列有焊料形成的球状凸块84，而且，夹着凸块84安装在多层基板20上面的规定区域。而且，第2电路元件50的尺寸比第1电路元件30的尺寸小，第2电路元件50整体与第1电路元件30重叠。
另外，多层基板20具有内部的布线层的一部分被构图且起到环形天线作用的天线导体部3a4。本实施方式的天线导体部3a4不同于第5实施方式之处在于：将第5实施方式的设于插入式基板10的内部的天线导体部改为设于多层基板20的内部的天线导体部3a4。
根据该第8实施方式的半导体模块，能够获得上述(1)～(3)、(10)、(11)的效果。另外，本实施方式的半导体模块通过在多层基板20内部设置天线导体部3a4，能够减少元零件数量。
(第9实施方式)
图19是表示第9实施方式的半导体模块的结构的剖面图。
第9实施方式的半导体模块设有：多层基板20；安装于多层基板20的一面上的第1电路元件30；安装于多层基板20的另一面上的第2电路元件50。该半导体模块经焊球80安装于母板或印刷电路板这样的安装基板92上。
第9实施方式的半导体模块不同于第8实施方式的半导体模块之处在于：第2电路元件50通过接合线与多层基板20连接。除此之外，与上述第8实施方式相同。
第2电路元件50是例如在上面形成有模拟电路的电路元件，经模片固定膜等粘接材料51搭载在多层基板20之上。另外，在第2电路元件50的外周部上面(表面)设有与模拟电路连接的多个焊盘电极50a，通过金等接合线60d、60e与设于多层基板20上面的焊盘电极部(布线层22)电连接。
密封树脂层70以将多层基板20上的整个面覆盖的方式形成，将第2电路元件50进行密封。该密封树脂层70具有保护元件不受外部环境影响的作用。
根据该第9实施方式的半导体模块，能够获得上述(1)～(3)、(10)、(11)的效果。另外，第1电路元件30及第2电路元件50也可以都是数字电路。例如，当将第1电路元件30作为高速存储器、将第2电路元件作为DSP(Digital Signal Processor：数字信号处理器)时，本实施方式的半导体模块的结构能够抑制高速存储器的信号噪声对DSP的影响。
(第10实施方式)
图20是表示第10实施方式的半导体模块的结构的剖面图。
第10实施方式的半导体模块是积层有多个封装的所谓封装上封装(パツケ一ジオンパツケ一ジ)的结构。本实施方式的半导体模块的结构是将含有多层基板20和安装于多层基板20的一面上的第1电路元件30的第1封装94、与含有插入式基板10和安装于插入式基板10上的第2电路元件50的第2封装96进行积层而构成的。
多层基板20例如为4层布线结构的基底基板，夹着绝缘层21分别在上面及下面设有布线层22及布线层24。绝缘层21在内部设有布线层100、102，各布线层通过插塞23进行电连接。绝缘层21例如由环氧树脂形成，各布线层及插塞23例如由铜(Cu)形成。另外，在多层基板20的下面形成有多个与布线层24连接的焊球80。而且，第1电路元件30经凸块72与多层基板20连接。
插入式基板10从上层起具有：焊料保护层4；布线层104；含插塞2a、23、布线层2b、106、108、天线导体部3a4的绝缘树脂层1；布线层110及焊料保护层5。在绝缘树脂层1的上面形成有含电桥线路及焊盘电极的布线层104，在该布线层104上形成具有对应焊盘电极的开口部4a的焊料保护层4。另一方面，在绝缘层21的内部形成有天线导体部3a4。进而，布线层2b和天线导体部3a4通过插塞2a电连接。绝缘树脂层1例如由环氧树脂形成，布线层2b、106、108、110、插塞2a、23及天线导体部3a4例如由铜形成。
第2电路元件50是例如在上面形成有模拟电路的电路元件，经模片固定膜等粘接材料51搭载于多层基板20之上。另外，在第2电路元件50外周部的上面(表面)设有与模拟电路连接的多个焊盘电极50a，通过金等接合线60d、60e与设于多层基板20上面的焊盘电极部(布线层22)电连接。
本实施方式的半导体模块在上述第1封装94上积层第2封装96，经焊球98进行连接，因此，天线导体部3a4以自上向下看将第1电路元件30和第2电路元件50重合的共同区域的至少一部分遮挡的方式重叠配置在第1电路元件30与第2电路元件50之间。
根据该第10实施方式的半导体模块，能够获得上述(1)～(3)、(10)、(11)的效果。另外，能够以更小的面积实现具有功能不同的多个封装且可抑制封装间的噪声的影响的半导体模块。
(第11实施方式)
图21是表示第11实施方式的半导体模块的结构的剖面图。
第11实施方式的半导体模块是电路元件内设于基板中的结构。本实施例的半导体模块包括：设有凹部的多层基板20；经凸块72与多层基板20的凹部连接的第1电路元件30；以覆盖第1电路元件30的方式搭载在多层基板20上面的插入式基板10；经凸块76与插入式基板10连接的第2电路元件50。
多层基板20是与第10实施方式相同的4层布线结构的基底基板，在其中央部形成有凹陷的形状。插入式基板10从上层起具有焊料保护层4；布线层104；含插塞2a和布线层2b的绝缘树脂层1；天线导体部3a4及焊料保护层5。多层基板20和插入式基板10经未图示的粘接材料或连接部件相互固定。也可以在由凸块连接的区域适当填充底填料。
根据该第11实施方式的半导体模块，能够获得上述(1)～(3)、(10)、(11)的效果。另外，能够以更小的面积实现具有功能不同的多个电路元件且抑制电路元件间的噪声的影响的半导体模块。
(第12实施方式)
图22是表示第12实施方式的半导体模块的结构的剖面图。
第12实施方式的半导体模块的一大特点是在电路元件形成有贯通电极。本实施方式的半导体模块设有：多层基板20；经凸块72与多层基板20连接的第1电路元件30；经凸块112与第1电路元件30连接的插入式基板10；经凸块76与插入式基板10连接的第2电路元件50。
插入式基板10及多层基板20因与第10实施方式大致相同，故省略说明。第1电路元件30是形成有将两面连接的贯通电极114的例如存储控制器。第2电路元件50例如是以贯通电极116连接2块存储器芯片的积层存储器。
根据该第12实施方式的半导体模块，能够获得上述(1)～(3)、(10)、(11)的效果。另外，能够以更小的面积实现具有功能不同的多个电路元件且抑制电路元件间的噪声的影响的半导体模块。
(第13实施方式)
下面，对设有上述半导体模块的便携设备进行说明。作为便携设备，以搭载于手机上为例进行说明，但也可以是例如个人用便携信息终端(PDA)、数码摄像机(DVC)及数码照相机(DSC)这样的电子设备。
图23是表示本实施方式的安装有半导体模块的手机的结构图。手机211通过可动部220连接第1壳体212和第2壳体214。第1壳体212和第2壳体214以可动部220为轴可以转动。第1壳体212上设有显示文字、图像等信息的显示部218及扬声器部224。在第2壳体214上设有操作用按键等操作部222及话筒部226。上述各实施方式的半导体模块搭载于这样的手机211的内部。
图24是图23所示的手机的局部剖面图(第1壳体212的剖面图)。本实施方式的半导体模块200经焊料凸块142搭载于印刷电路板228上，经这样的印刷电路板228与显示部218等电连接。另外，在半导体模块200的背面侧(与焊料凸起142相反侧的面)设有金属基板等散热基板216，能够不让例如半导体模块200产生的热封闭在第1壳体212内部，可有效地向第1壳体212的外部散热。
根据本实施方式的设有半导体模块200的便携设备，不仅能稳定半导体模块内部的运行，还能减少从半导体模块向外发出的噪声，更能降低噪声对搭载于便携设备内部的其他零件的影响，因此，搭载有这种半导体模块200的便携设备的可靠性得以提高。
本发明不仅限于上述各实施方式，还能基于本领域技术人员的知识进行各种设计变更等变形，进行了这种变形后的实施方式也包含在本发明的技术思想当中。例如，也可将各实施方式的构成适当地组合。
在上述第1实施方式中，作为外部连接的无源元件40采用了电容器，而本发明不仅限于此，例如，也可以采用电阻、电感等集中常量元件、布线等分布常量元件或它们的组合。这种情况下，也能对吸收并遮挡的噪声频率和频带进行调整，能够更有效地降低噪声传播。
在上述第1实施方式中，作为插入式基板10采用了2层布线结构，而本发明不仅限于此，例如，也可以是3层以上的布线结构，这种情况下，提高了天线导体部的设计自由度。例如，当插入式基板为4层布线结构时，能够将起到独立的2种环形天线作用的天线导体部重合设于同一区域内，或将作为一系列的环形天线起作用的天线导体部跨过不同的布线层而设于同一区域内，因此，前者能将多个频率的噪声传播选择性地降低，后者能在有限的平面区域内形成更大的电感，并可降低频率更低的噪声传播。因而能够更有效地降低噪声传播。
在上述第1实施方式中，在第1电路元件30上形成数字电路，在第2电路元件50上形成模拟电路，而本发明不仅限于此，例如，也可以在第1电路元件30上形成模拟电路，在第2电路元件50上形成数字电路。另外，也可以在第1电路元件30或第2电路元件50上混合载置数字电路及模拟电路的电路元件。此时也能获得上述效果。
在上述第1实施方式中，在第1电路元件30的上层设置第2电路元件50，而本发明不仅限于此，例如，也可以在第1电路元件30的上层设置多个电路元件，针对多个电路元件的各个插入具有天线导体部的插入式基板。
在上述第1实施方式中，第2电路元件50整体与第1电路元件30的内侧重叠，而本发明不仅限于此，例如，也可以是第2电路元件50相对第1电路元件30呈平面式错开、第2电路元件50的一部分设于第1电路元件30的外侧。此时，天线导体部3a以自上向下看覆盖第1电路元件30和第2电路元件50重合的共同区域S的方式重叠配置，因此能由天线导体部3a将各电路元件产生的噪声吸收并遮挡。
在上述实施方式中，第2电路元件50的尺寸比第1电路元件30的尺寸小，而本发明不仅限于此，例如，第2电路元件50的尺寸也可以与第1电路元件30的尺寸相同，或者比第1电路元件30的尺寸大。此时也能获得上述效果。
本申请基于2006年12月28日提出的日本专利申请No.2006-354010、2007年12月14日提出的日本专利申请No.2007-323180的优先权，在此援引其全部内容。

Claims (20)

1.一种半导体模块，具有：
第1电路元件；
导体部，其设于所述第1电路元件的上层，起到环形天线的作用；
第2电路元件，其在所述导体部的上层积层。
2.如权利要求1所述的半导体模块，其特征在于，所述导体部以如下的方式重叠配置在所述第1电路元件与所述第2电路元件之间，即，自上向下看，将所述第1电路元件和所述第2电路元件重合的共同区域的至少一部分遮蔽。
3.如权利要求2所述的半导体模块，其特征在于，所述导体部以如下的方式重叠配置，即，将所述第1电路元件和所述第2电路元件的至少一方局部具有的、成为噪声发生源的电路区域选择性覆盖。
4.如权利要求1所述的半导体模块，其特征在于，所述导体部在超出所述第2电路元件外缘的位置具有外缘。
5.如权利要求1所述的半导体模块，其特征在于，通过所述导体部的环形天线的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
6.如权利要求2所述的半导体模块，其特征在于，通过所述导体部的环形天线的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
7.如权利要求3所述的半导体模块，其特征在于，通过所述导体部的环形天线的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
8.如权利要求4所述的半导体模块，其特征在于，通过所述导体部的环形天线的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
9.如权利要求1所述的半导体模块，其特征在于，所述导体部在该导体部形成的环形天线的馈电点处还连接有无源元件。
10.如权利要求2所述的半导体模块，其特征在于，所述导体部在该导体部形成的环形天线的馈电点处还连接有无源元件。
11.如权利要求3所述的半导体模块，其特征在于，所述导体部在该导体部形成的环形天线的馈电点处还连接有无源元件。
12.如权利要求4所述的半导体模块，其特征在于，所述导体部在该导体部形成的环形天线的馈电点处还连接有无源元件。
13.如权利要求9所述的半导体模块，其特征在于，通过所述导体部和所述无源元件的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
14.如权利要求10所述的半导体模块，其特征在于，通过所述导体部和所述无源元件的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
15.如权利要求11所述的半导体模块，其特征在于，通过所述导体部和所述无源元件的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
16.如权利要求12所述的半导体模块，其特征在于，通过所述导体部和所述无源元件的谐振作用，使所述第1电路元件与所述第2电路元件之间的噪声传播衰减。
17.如权利要求1所述的半导体模块，其特征在于，所述导体部具有螺旋形状。
18.如权利要求2所述的半导体模块，其特征在于，所述导体部具有螺旋形状。
19.如权利要求3所述的半导体模块，其特征在于，所述导体部具有螺旋形状。
20.一种便携设备，其特征在于，搭载有权利要求1所述的半导体模快。
CN 200710185789 2006-12-28 2007-12-28 半导体模块及便携设备 Expired - Fee Related CN101286500B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006354010 2006-12-28
JP354010/06 2006-12-28
JP2007323180A JP5172311B2 (ja) 2006-12-28 2007-12-14 半導体モジュールおよび携帯機器
JP323180/07 2007-12-14

Publications (2)

Publication Number Publication Date
CN101286500A true CN101286500A (zh) 2008-10-15
CN101286500B CN101286500B (zh) 2011-08-03

Family

ID=39725843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710185789 Expired - Fee Related CN101286500B (zh) 2006-12-28 2007-12-28 半导体模块及便携设备

Country Status (2)

Country Link
JP (1) JP5172311B2 (zh)
CN (1) CN101286500B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316841A (zh) * 2016-04-27 2017-11-03 矽品精密工业股份有限公司 电子封装件及基板结构
CN107949910A (zh) * 2015-09-24 2018-04-20 爱信艾达株式会社 车辆用控制装置
CN108807331A (zh) * 2017-04-28 2018-11-13 矽品精密工业股份有限公司 电子封装件及其制法
US11735530B2 (en) * 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299142B (zh) * 2010-06-23 2013-06-12 环旭电子股份有限公司 具有天线的封装结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271088A (ja) * 2001-03-07 2002-09-20 Mitsubishi Electric Corp 不要輻射抑制システム
JP3938759B2 (ja) * 2002-05-31 2007-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2007318045A (ja) * 2006-05-29 2007-12-06 Nec Corp 半導体装置及び半導体パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107949910A (zh) * 2015-09-24 2018-04-20 爱信艾达株式会社 车辆用控制装置
CN107949910B (zh) * 2015-09-24 2020-08-14 爱信艾达株式会社 车辆用控制装置
CN107316841A (zh) * 2016-04-27 2017-11-03 矽品精密工业股份有限公司 电子封装件及基板结构
CN107316841B (zh) * 2016-04-27 2020-04-07 矽品精密工业股份有限公司 电子封装件及基板结构
CN108807331A (zh) * 2017-04-28 2018-11-13 矽品精密工业股份有限公司 电子封装件及其制法
US11735530B2 (en) * 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package

Also Published As

Publication number Publication date
JP5172311B2 (ja) 2013-03-27
JP2008182207A (ja) 2008-08-07
CN101286500B (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
KR100627099B1 (ko) 적층형 반도체 장치
US8063846B2 (en) Semiconductor module and mobile apparatus
TWI529827B (zh) 具有封裝堆疊之積體電路封裝系統及其製造方法
US7161239B2 (en) Ball grid array package enhanced with a thermal and electrical connector
US20140124907A1 (en) Semiconductor packages
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
KR20150121244A (ko) 무선 주파수 멀티-칩 집적 회로 패키지들을 위한 전자기 간섭 인클로저
JP2008166803A (ja) 装着可能な集積回路パッケージインパッケージシステム
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
JP2010199286A (ja) 半導体装置
CN101286500B (zh) 半导体模块及便携设备
US8310062B2 (en) Stacked semiconductor package
US9412703B1 (en) Chip package structure having a shielded molding compound
KR20090050938A (ko) 돌출부를 구비하는 장착가능형 집적회로 패키지 시스템
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
US20150115443A1 (en) Semiconductor package
US6953893B1 (en) Circuit board for connecting an integrated circuit to a support and IC BGA package using same
JP2002164479A (ja) 半導体装置およびその製造方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
CN100483661C (zh) 防止芯片被干扰的封装方法及其封装结构
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
US11488942B2 (en) Package structure
JPH1092968A (ja) 半導体ベアチップ実装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20211228

CF01 Termination of patent right due to non-payment of annual fee