JP2002164479A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002164479A JP2002164479A JP2000356672A JP2000356672A JP2002164479A JP 2002164479 A JP2002164479 A JP 2002164479A JP 2000356672 A JP2000356672 A JP 2000356672A JP 2000356672 A JP2000356672 A JP 2000356672A JP 2002164479 A JP2002164479 A JP 2002164479A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin coat
- stopper
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】 半導体チップを高密度に実装できるように
し、半導体装置の更なる小型化、薄型化を実現できるよ
うにする。 【解決手段】 基板１上に搭載された半導体チップ３を
絶縁性の第１の樹脂コート６で封止し、当該第１の樹脂
コート６上を導電性の材料を含む第２の樹脂コート７で
覆って半導体装置を形成することにより、半導体チップ
３の周りに大きな金属製のケースや壁を設けることな
く、当該半導体チップ３を電磁的にシールドすることが
できるようにする。
し、半導体装置の更なる小型化、薄型化を実現できるよ
うにする。 【解決手段】 基板１上に搭載された半導体チップ３を
絶縁性の第１の樹脂コート６で封止し、当該第１の樹脂
コート６上を導電性の材料を含む第２の樹脂コート７で
覆って半導体装置を形成することにより、半導体チップ
３の周りに大きな金属製のケースや壁を設けることな
く、当該半導体チップ３を電磁的にシールドすることが
できるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、例えば、テレビジョン受信機やラジ
オ受信機、あるいは移動体携帯端末などの電磁波の発生
を伴う装置などに用いて好適なものである。
の製造方法に関し、例えば、テレビジョン受信機やラジ
オ受信機、あるいは移動体携帯端末などの電磁波の発生
を伴う装置などに用いて好適なものである。
【０００２】
【従来の技術】現在、コンピュータ関連機器、デジタル
家電、携帯端末などの進展が目覚しく、これらの機器の
小型化、薄型化が進んでいる。通常、これら機器の電子
部品は、抵抗、コンデンサ、コイル等の受動素子と半導
体チップとを基板上に搭載した回路により構成されてい
る。そして、機器の小型化、薄型化を更に進めるため
に、半導体チップ自身を高集積化したり、半導体チップ
とその周辺回路とを基板上に高密度に実装する研究が盛
んに行われている。
家電、携帯端末などの進展が目覚しく、これらの機器の
小型化、薄型化が進んでいる。通常、これら機器の電子
部品は、抵抗、コンデンサ、コイル等の受動素子と半導
体チップとを基板上に搭載した回路により構成されてい
る。そして、機器の小型化、薄型化を更に進めるため
に、半導体チップ自身を高集積化したり、半導体チップ
とその周辺回路とを基板上に高密度に実装する研究が盛
んに行われている。
【０００３】ここで、コンデンサやコイル等を用いた回
路が構成されている場合、当該回路からその外部へと不
要な電磁場が放出されることがある。また、近年では、
回路のＩＣ化が進み、それまでコンデンサやコイル等を
用いて半導体チップの外部で実装されていた回路が、半
導体チップの内部に取り込まれるようになってきてい
る。この場合は、そのような半導体チップから外部へと
不要な電磁場が放出されることになる。
路が構成されている場合、当該回路からその外部へと不
要な電磁場が放出されることがある。また、近年では、
回路のＩＣ化が進み、それまでコンデンサやコイル等を
用いて半導体チップの外部で実装されていた回路が、半
導体チップの内部に取り込まれるようになってきてい
る。この場合は、そのような半導体チップから外部へと
不要な電磁場が放出されることになる。
【０００４】このように、半導体チップなどの回路から
外部に不要な電磁場が放出されると、電子機器がその影
響を受けて、雑音障害や発振を起こすことがある。特
に、コンデンサやコイル等を用いて高周波成分の信号を
扱う回路を実装した場合には、当該回路からその外部へ
と不要な電磁場が洩れやすくなり、それが高周波成分の
ノイズとなって現れる。
外部に不要な電磁場が放出されると、電子機器がその影
響を受けて、雑音障害や発振を起こすことがある。特
に、コンデンサやコイル等を用いて高周波成分の信号を
扱う回路を実装した場合には、当該回路からその外部へ
と不要な電磁場が洩れやすくなり、それが高周波成分の
ノイズとなって現れる。
【０００５】例えば、テレビジョン受信機等に使用され
る高周波回路を半導体チップで実装する場合、当該半導
体チップから放出された高周波成分の不要なノイズを周
辺回路部が受けると、テレビ画面の画質が劣化してしま
うことがある。また、例えばラジオ受信機等において
は、半導体チップより発せられる高周波信号の影響を周
辺回路部が受けることにより、再生音声の音質が劣化し
てしまうことがある。
る高周波回路を半導体チップで実装する場合、当該半導
体チップから放出された高周波成分の不要なノイズを周
辺回路部が受けると、テレビ画面の画質が劣化してしま
うことがある。また、例えばラジオ受信機等において
は、半導体チップより発せられる高周波信号の影響を周
辺回路部が受けることにより、再生音声の音質が劣化し
てしまうことがある。
【０００６】そのため、電磁場を発生する回路を半導体
チップとして基板上に実装する場合には、その半導体チ
ップからノイズの元となる電磁場を外部へ放出しないよ
うにするために、導電性のある材料を用いて半導体チッ
プの周りに壁を作ることにより、半導体チップを電磁的
に遮蔽する必要が生じてくる。
チップとして基板上に実装する場合には、その半導体チ
ップからノイズの元となる電磁場を外部へ放出しないよ
うにするために、導電性のある材料を用いて半導体チッ
プの周りに壁を作ることにより、半導体チップを電磁的
に遮蔽する必要が生じてくる。
【０００７】従来、この電磁的なシールドは、対象とす
る回路の外周を金属製のケースで覆うことにより行われ
ていた。したがって、当該対象とする回路が半導体チッ
プとしてＩＣ化されている場合には、その半導体チップ
の外周を金属製のケースで覆うことによって不要な電磁
場を遮蔽していた。図６は、１つの基板上に複数の半導
体チップを備えた半導体装置の構成例を示す図であり、
図６（ａ）は半導体装置の斜視図を示し、図６（ｂ）は
図６（ａ）中のＣ−Ｃ断面図を示している。
る回路の外周を金属製のケースで覆うことにより行われ
ていた。したがって、当該対象とする回路が半導体チッ
プとしてＩＣ化されている場合には、その半導体チップ
の外周を金属製のケースで覆うことによって不要な電磁
場を遮蔽していた。図６は、１つの基板上に複数の半導
体チップを備えた半導体装置の構成例を示す図であり、
図６（ａ）は半導体装置の斜視図を示し、図６（ｂ）は
図６（ａ）中のＣ−Ｃ断面図を示している。
【０００８】図６に示す半導体装置は、１つのプリント
基板１上に３つの半導体チップ３を搭載している。これ
らの半導体チップ３は、例えばボンディングワイヤ４に
よってプリント基板１と電気的に接続されている。ま
た、それぞれの半導体チップ３の間は、図示しない配線
や周辺回路等を介して接続されている。
基板１上に３つの半導体チップ３を搭載している。これ
らの半導体チップ３は、例えばボンディングワイヤ４に
よってプリント基板１と電気的に接続されている。ま
た、それぞれの半導体チップ３の間は、図示しない配線
や周辺回路等を介して接続されている。
【０００９】このような半導体装置に対して、従来は、
図６（ｂ）に示すように、半導体チップ３の外周を金属
製のケース２で覆うことによってそれぞれの半導体チッ
プ３を電磁的にシールドしていた。また、プリント基板
１上において、個々の半導体チップ３が存在する領域ご
とに金属製の壁で間仕切りをすることによってそれぞれ
の半導体チップ３を電磁的にシールドするものもあっ
た。
図６（ｂ）に示すように、半導体チップ３の外周を金属
製のケース２で覆うことによってそれぞれの半導体チッ
プ３を電磁的にシールドしていた。また、プリント基板
１上において、個々の半導体チップ３が存在する領域ご
とに金属製の壁で間仕切りをすることによってそれぞれ
の半導体チップ３を電磁的にシールドするものもあっ
た。
【００１０】図７は、半導体装置の他の構成例を示す断
面図である。この図７に示す半導体装置は、１つのプリ
ント基板１上に１つの半導体チップ３を搭載しており、
例えばこれが基板外の他の回路と配線により接続され
る。このような半導体装置においては、半導体チップか
ら発せられた電磁場が基板外部の回路部に放出されるの
を防ぐために、プリント基板１の全体を金属製のケース
２で覆うことにより、半導体チップ３およびその周辺回
路を含むプリント基板１の全体を電磁的にシールドして
いた。
面図である。この図７に示す半導体装置は、１つのプリ
ント基板１上に１つの半導体チップ３を搭載しており、
例えばこれが基板外の他の回路と配線により接続され
る。このような半導体装置においては、半導体チップか
ら発せられた電磁場が基板外部の回路部に放出されるの
を防ぐために、プリント基板１の全体を金属製のケース
２で覆うことにより、半導体チップ３およびその周辺回
路を含むプリント基板１の全体を電磁的にシールドして
いた。
【００１１】
【発明が解決しようとする課題】上述のように、従来の
半導体装置では、電磁的なシールドを実現するために金
属製のケースが用いられていた。そのため、電磁場を発
生する半導体チップを１つの基板上に複数搭載した半導
体装置の場合は、個々の半導体チップ毎にその周囲に大
きな壁を設けた構成が必要となり、複数の半導体チップ
やその周辺回路等を基板上へ高密度に実装することを困
難にしているという問題があった。
半導体装置では、電磁的なシールドを実現するために金
属製のケースが用いられていた。そのため、電磁場を発
生する半導体チップを１つの基板上に複数搭載した半導
体装置の場合は、個々の半導体チップ毎にその周囲に大
きな壁を設けた構成が必要となり、複数の半導体チップ
やその周辺回路等を基板上へ高密度に実装することを困
難にしているという問題があった。
【００１２】また、電磁場を発生する半導体チップを搭
載した基板と他の回路あるいは他の基板とを接続して構
成した半導体装置の場合は、その基板の全体を大きな金
属壁によりシールドする構成が必要となるため、構成が
かなり大規模になってしまうという問題があった。ま
た、金属製のケースや壁を半田付けなどによって基板上
に取り付ける工程が必要となるため、半導体装置の製造
コストが大きくなるという問題もあった。
載した基板と他の回路あるいは他の基板とを接続して構
成した半導体装置の場合は、その基板の全体を大きな金
属壁によりシールドする構成が必要となるため、構成が
かなり大規模になってしまうという問題があった。ま
た、金属製のケースや壁を半田付けなどによって基板上
に取り付ける工程が必要となるため、半導体装置の製造
コストが大きくなるという問題もあった。
【００１３】本発明は、このような問題を解決するため
に成されたものであり、電磁的なシールドを構成する場
合において、半導体装置を構成する半導体チップやその
周辺回路等を高密度に実装できるようにし、半導体装置
の更なる小型化、薄型化を実現できるようにすることを
目的とする。また、本発明は、シールドを含む半導体装
置の製造コストを削減できるようにすることをも目的と
している。
に成されたものであり、電磁的なシールドを構成する場
合において、半導体装置を構成する半導体チップやその
周辺回路等を高密度に実装できるようにし、半導体装置
の更なる小型化、薄型化を実現できるようにすることを
目的とする。また、本発明は、シールドを含む半導体装
置の製造コストを削減できるようにすることをも目的と
している。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを絶縁性の第１の樹脂コートで封止し、当
該第１の樹脂コート上を導電性の材料を含む第２の樹脂
コートで覆ったことを特徴とする。
半導体チップを絶縁性の第１の樹脂コートで封止し、当
該第１の樹脂コート上を導電性の材料を含む第２の樹脂
コートで覆ったことを特徴とする。
【００１５】本発明の他の態様では、少なくとも１つの
半導体チップを搭載する基板と、上記半導体チップを封
止する絶縁性の第１の樹脂コートと、上記第１の樹脂コ
ートを覆う導電性の材料を含む第２の樹脂コートとを備
えることを特徴とする。
半導体チップを搭載する基板と、上記半導体チップを封
止する絶縁性の第１の樹脂コートと、上記第１の樹脂コ
ートを覆う導電性の材料を含む第２の樹脂コートとを備
えることを特徴とする。
【００１６】本発明のその他の態様では、上記半導体チ
ップが搭載される部分の周囲に、樹脂の流出を抑止する
ための凹型または凸型のストッパを形成したことを特徴
とする。ここで、上記ストッパを上記半導体チップの周
囲の全てにわたって形成し、上記ストッパの内部領域に
搭載される上記半導体チップと上記ストッパの外部領域
との間の配線を、複数層で形成された基板の中間配線層
または裏側配線層を介して行うようにしても良い。ま
た、上記ストッパを上記半導体チップの周囲に離散的に
形成しても良い。
ップが搭載される部分の周囲に、樹脂の流出を抑止する
ための凹型または凸型のストッパを形成したことを特徴
とする。ここで、上記ストッパを上記半導体チップの周
囲の全てにわたって形成し、上記ストッパの内部領域に
搭載される上記半導体チップと上記ストッパの外部領域
との間の配線を、複数層で形成された基板の中間配線層
または裏側配線層を介して行うようにしても良い。ま
た、上記ストッパを上記半導体チップの周囲に離散的に
形成しても良い。
【００１７】また、本発明による半導体装置の製造方法
は、半導体チップを絶縁性の第１の樹脂コートで封止す
る第１の工程と、上記第１の樹脂コート上を導電性の材
料を含む第２の樹脂コートで覆う第２の工程とを有する
ことを特徴とする。
は、半導体チップを絶縁性の第１の樹脂コートで封止す
る第１の工程と、上記第１の樹脂コート上を導電性の材
料を含む第２の樹脂コートで覆う第２の工程とを有する
ことを特徴とする。
【００１８】本発明の他の態様では、基板上で半導体チ
ップが搭載される部分の周囲に、樹脂の流出を抑止する
ための凹型または凸型のストッパを形成する第１の工程
と、上記ストッパの内部領域に上記半導体チップを搭載
して上記基板と電気的に接続する第２の工程と、上記基
板上に搭載された上記半導体チップを絶縁性の第１の樹
脂コートで封止する第３の工程と、上記第１の樹脂コー
ト上を導電性の材料を含む第２の樹脂コートで覆う第４
の工程とを有することを特徴とする。
ップが搭載される部分の周囲に、樹脂の流出を抑止する
ための凹型または凸型のストッパを形成する第１の工程
と、上記ストッパの内部領域に上記半導体チップを搭載
して上記基板と電気的に接続する第２の工程と、上記基
板上に搭載された上記半導体チップを絶縁性の第１の樹
脂コートで封止する第３の工程と、上記第１の樹脂コー
ト上を導電性の材料を含む第２の樹脂コートで覆う第４
の工程とを有することを特徴とする。
【００１９】本発明は上記技術手段より成るので、半導
体チップの周りに金属製のケースを設けることなく、当
該半導体チップを電磁的にシールドすることが可能とな
る。また、本発明によれば、樹脂のコーティングを二重
に行うだけでシールドを形成することができるので、金
属製のケースを半田付けなどによって基板上に取り付け
る面倒な工程が不要となる。
体チップの周りに金属製のケースを設けることなく、当
該半導体チップを電磁的にシールドすることが可能とな
る。また、本発明によれば、樹脂のコーティングを二重
に行うだけでシールドを形成することができるので、金
属製のケースを半田付けなどによって基板上に取り付け
る面倒な工程が不要となる。
【００２０】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
に基づいて説明する。
【００２１】（第１の実施形態）図１は、第１の実施形
態による半導体装置の構成例を示す断面図である。図１
において、プリント基板１の最上層に搭載された半導体
チップ３は、例えばボンディングワイヤ４によってプリ
ント基板１上の電極５と電気的に接続されている。この
半導体チップ３およびボンディングワイヤ４は、それら
を埃や湿気から保護するとともに、外部からの衝撃や振
動に絶え得るようにするために、全体が絶縁性の第１の
樹脂コート６で封止されている。
態による半導体装置の構成例を示す断面図である。図１
において、プリント基板１の最上層に搭載された半導体
チップ３は、例えばボンディングワイヤ４によってプリ
ント基板１上の電極５と電気的に接続されている。この
半導体チップ３およびボンディングワイヤ４は、それら
を埃や湿気から保護するとともに、外部からの衝撃や振
動に絶え得るようにするために、全体が絶縁性の第１の
樹脂コート６で封止されている。
【００２２】本実施形態では、この第１の樹脂コート６
の外側を、導電性を有する材料、例えばフェライトある
いはその他の金属粉を含む第２の樹脂コート７で覆うよ
うにしている。これにより、この第２の樹脂コート７は
半導体チップ３を完全に覆うように形成されるため、こ
れを例えば接地することにより、半導体チップ３を第２
の樹脂コート７によって電磁的にシールドすることがで
きる。
の外側を、導電性を有する材料、例えばフェライトある
いはその他の金属粉を含む第２の樹脂コート７で覆うよ
うにしている。これにより、この第２の樹脂コート７は
半導体チップ３を完全に覆うように形成されるため、こ
れを例えば接地することにより、半導体チップ３を第２
の樹脂コート７によって電磁的にシールドすることがで
きる。
【００２３】これにより、半導体チップ３から発せられ
た電磁波を第２の樹脂コート７で遮蔽し、高周波ノイズ
として外部へと放出されるのを防止して、画像の乱れや
雑音の発生を抑制することができる。もちろん、このよ
うな第２の樹脂コート７を設けることによって、外部で
発せられた電磁波が第２の樹脂コート７を透過して半導
体チップ３の内部へと侵入することも防止することがで
きる。
た電磁波を第２の樹脂コート７で遮蔽し、高周波ノイズ
として外部へと放出されるのを防止して、画像の乱れや
雑音の発生を抑制することができる。もちろん、このよ
うな第２の樹脂コート７を設けることによって、外部で
発せられた電磁波が第２の樹脂コート７を透過して半導
体チップ３の内部へと侵入することも防止することがで
きる。
【００２４】上記第１の樹脂コート６および第２の樹脂
コート７を形成する際には、樹脂が必要以上に流れ出な
いようにする必要がある。これを樹脂の粘度を調整する
ことによってコントロールする方法も考えられるが、本
実施形態では、どのような粘度の樹脂にも対応できるよ
うにするために、プリント基板１上で半導体チップ３が
搭載される部分の周囲に凹型の窪みから成るストッパ１
０を設けている。
コート７を形成する際には、樹脂が必要以上に流れ出な
いようにする必要がある。これを樹脂の粘度を調整する
ことによってコントロールする方法も考えられるが、本
実施形態では、どのような粘度の樹脂にも対応できるよ
うにするために、プリント基板１上で半導体チップ３が
搭載される部分の周囲に凹型の窪みから成るストッパ１
０を設けている。
【００２５】このようにストッパ１０を設けることによ
り、充填した樹脂がストッパ１０の外部へ流れ出るのを
防ぎ、第１の樹脂コート６および第２の樹脂コート７を
上記ストッパ１０によって規定された所定の形状および
所定の大きさで形成することができる。このとき、充填
する樹脂の量を調整することにより、第１の樹脂コート
６および第２の樹脂コート７を所望の厚さで形成するこ
とも可能である。
り、充填した樹脂がストッパ１０の外部へ流れ出るのを
防ぎ、第１の樹脂コート６および第２の樹脂コート７を
上記ストッパ１０によって規定された所定の形状および
所定の大きさで形成することができる。このとき、充填
する樹脂の量を調整することにより、第１の樹脂コート
６および第２の樹脂コート７を所望の厚さで形成するこ
とも可能である。
【００２６】図２は、上記ストッパ１０の構成例を示す
図であり、本実施形態による半導体装置の平面図を示し
ている。なお、上記図１は、この図２中に示すＡ−Ａ断
面を示している。また、この図２では説明の都合上、半
導体チップ３およびボンディングワイヤ４が第１の樹脂
コート６および第２の樹脂コート７によって未だ封止さ
れていない状態を示している。
図であり、本実施形態による半導体装置の平面図を示し
ている。なお、上記図１は、この図２中に示すＡ−Ａ断
面を示している。また、この図２では説明の都合上、半
導体チップ３およびボンディングワイヤ４が第１の樹脂
コート６および第２の樹脂コート７によって未だ封止さ
れていない状態を示している。
【００２７】図２に示すように、本実施形態では、半導
体チップ３の周囲を全てストッパ１０の凹部により形成
している。このようにすることにより、粘度が小さい樹
脂を用いて半導体チップ３を封止する場合でも、ストッ
パ１０の外部に樹脂が流れ出てしまう不都合を防止する
ことができる。なお、ここではストッパ１０の形状とし
て矩形を示しているが、これに限定されるものではな
く、例えば円形、楕円形などであっても良い。
体チップ３の周囲を全てストッパ１０の凹部により形成
している。このようにすることにより、粘度が小さい樹
脂を用いて半導体チップ３を封止する場合でも、ストッ
パ１０の外部に樹脂が流れ出てしまう不都合を防止する
ことができる。なお、ここではストッパ１０の形状とし
て矩形を示しているが、これに限定されるものではな
く、例えば円形、楕円形などであっても良い。
【００２８】このように、半導体チップ３の周囲全てに
ストッパ１０が形成されることにより、半導体チップ３
とそれと同じ基板最上層に配置された図示しない周辺回
路等との間の配線は、同じ最上配線層を用いて接続する
ことができない。そこで、本実施形態では、図１に示す
ように、電極５からスルーホール８を介してプリント基
板１の内部にある中間配線層９に配線を移し、ストッパ
１０の外側でスルーホール８’および電極５’を介して
再び最上層の配線に戻すようにしている。
ストッパ１０が形成されることにより、半導体チップ３
とそれと同じ基板最上層に配置された図示しない周辺回
路等との間の配線は、同じ最上配線層を用いて接続する
ことができない。そこで、本実施形態では、図１に示す
ように、電極５からスルーホール８を介してプリント基
板１の内部にある中間配線層９に配線を移し、ストッパ
１０の外側でスルーホール８’および電極５’を介して
再び最上層の配線に戻すようにしている。
【００２９】このように構成することにより、半導体チ
ップ３の周囲に凹型のストッパ１０を形成した場合であ
っても、ストッパ１０の内側と外側との間を配線するこ
とができる。また、このとき、第１の樹脂コート６およ
び第２の樹脂コート７に配線用の開口部を設けなくても
良いので、半導体チップ３の全体を確実にシールドする
ことができる。
ップ３の周囲に凹型のストッパ１０を形成した場合であ
っても、ストッパ１０の内側と外側との間を配線するこ
とができる。また、このとき、第１の樹脂コート６およ
び第２の樹脂コート７に配線用の開口部を設けなくても
良いので、半導体チップ３の全体を確実にシールドする
ことができる。
【００３０】なお、ここでは、半導体チップ３とその周
辺回路等との間の配線を、プリント基板１の中間配線層
９を用いて実現しているが、プリント基板１の裏面を利
用して配線するようにしても良い。
辺回路等との間の配線を、プリント基板１の中間配線層
９を用いて実現しているが、プリント基板１の裏面を利
用して配線するようにしても良い。
【００３１】次に、上記のような構造を有する半導体装
置の製造方法について以下に説明する。最初に、複数の
基板を積層することによって、スルーホール８や中間配
線層９を含むプリント基板１を形成する。次に、このよ
うに形成したプリント基板１の所定個所に対して、例え
ばマスクパターンを用いたエッチングを行うことによ
り、ストッパ１０を形成する。
置の製造方法について以下に説明する。最初に、複数の
基板を積層することによって、スルーホール８や中間配
線層９を含むプリント基板１を形成する。次に、このよ
うに形成したプリント基板１の所定個所に対して、例え
ばマスクパターンを用いたエッチングを行うことによ
り、ストッパ１０を形成する。
【００３２】なお、ここでは複数層を有するプリント基
板１を形成した後でストッパ１０を設けるようにした
が、あらかじめストッパ１０を形成した基板を用意して
おき、これと他の基板とを積層していくことによって、
ストッパ１０を有するプリント基板１を形成するように
しても良い。
板１を形成した後でストッパ１０を設けるようにした
が、あらかじめストッパ１０を形成した基板を用意して
おき、これと他の基板とを積層していくことによって、
ストッパ１０を有するプリント基板１を形成するように
しても良い。
【００３３】次に、ストッパ１０で囲まれた領域内に半
導体チップ３を搭載し、それをボンディングワイヤ４に
よってプリント基板１と電気的に接続する。そして、上
記半導体チップ３およびボンディングワイヤ４を第１の
樹脂コート６で封止した後、その上を第２の樹脂コート
７で覆うことにより、本実施形態の半導体装置を形成す
る。
導体チップ３を搭載し、それをボンディングワイヤ４に
よってプリント基板１と電気的に接続する。そして、上
記半導体チップ３およびボンディングワイヤ４を第１の
樹脂コート６で封止した後、その上を第２の樹脂コート
７で覆うことにより、本実施形態の半導体装置を形成す
る。
【００３４】以上詳しく説明したように、本実施形態に
よれば、防湿などのために半導体チップ３を封止した絶
縁性の第１の樹脂コート６を、導電性を持たせた第２の
樹脂コート７で更に覆うようにしたので、半導体チップ
３の周りに大きな金属製のケースや壁を設けることな
く、当該半導体チップ３を電磁的にシールドすることが
できる。
よれば、防湿などのために半導体チップ３を封止した絶
縁性の第１の樹脂コート６を、導電性を持たせた第２の
樹脂コート７で更に覆うようにしたので、半導体チップ
３の周りに大きな金属製のケースや壁を設けることな
く、当該半導体チップ３を電磁的にシールドすることが
できる。
【００３５】これにより、例えば１つのプリント基板１
上に複数の半導体チップ３を搭載した半導体装置を構成
する場合、個々の半導体チップ３毎にその周囲に大きな
金属製ケース等を設ける必要がなくなり、複数の半導体
チップとその周辺回路等をプリント基板１上に高密度に
実装することができる。
上に複数の半導体チップ３を搭載した半導体装置を構成
する場合、個々の半導体チップ３毎にその周囲に大きな
金属製ケース等を設ける必要がなくなり、複数の半導体
チップとその周辺回路等をプリント基板１上に高密度に
実装することができる。
【００３６】また、例えば高周波回路を有する半導体チ
ップ３を搭載したプリント基板１と他の回路や基板とに
より半導体装置を構成する場合も、そのプリント基板１
の全体を大きな金属製ケースで覆う必要がなくなり、半
導体装置の小型軽量化、薄型化に貢献することができ
る。特に、最近では、ＩＣ化が進んで様々な部品が１つ
のチップ内に収められるようになってきているが、この
場合はそのチップ自体を第２の樹脂コート７によってシ
ールドすれば良いので、装置規模を格段に小さくするこ
とができる。
ップ３を搭載したプリント基板１と他の回路や基板とに
より半導体装置を構成する場合も、そのプリント基板１
の全体を大きな金属製ケースで覆う必要がなくなり、半
導体装置の小型軽量化、薄型化に貢献することができ
る。特に、最近では、ＩＣ化が進んで様々な部品が１つ
のチップ内に収められるようになってきているが、この
場合はそのチップ自体を第２の樹脂コート７によってシ
ールドすれば良いので、装置規模を格段に小さくするこ
とができる。
【００３７】また、本実施形態によれば、金属製のケー
スを半田付けなどによってプリント基板１上に取り付け
る面倒な工程が不要となるため、半導体装置の製造コス
トを削減することができるというメリットも有する。
スを半田付けなどによってプリント基板１上に取り付け
る面倒な工程が不要となるため、半導体装置の製造コス
トを削減することができるというメリットも有する。
【００３８】また、絶縁性を持つ第１の樹脂コート６の
外側を金属そのものから成る材料でコーティングするこ
とも可能であるが、本実施形態では、金属粉入りの樹脂
を用いてコーティングするようにしている。これによ
り、半導体チップ３を電磁的にシールドすることができ
るだけでなく、耐湿性および耐埃性なども更に向上させ
ることができる。
外側を金属そのものから成る材料でコーティングするこ
とも可能であるが、本実施形態では、金属粉入りの樹脂
を用いてコーティングするようにしている。これによ
り、半導体チップ３を電磁的にシールドすることができ
るだけでなく、耐湿性および耐埃性なども更に向上させ
ることができる。
【００３９】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。図３は、第２の実施形態に
よる半導体装置の構成例を示す断面図（図４中のＢ−Ｂ
断面図）である。また、図４は、第２の実施形態による
ストッパ２０の構成例を示す図であり、本実施形態によ
る半導体装置の平面図を示している。なお、図４では説
明の都合上、半導体チップ３およびボンディングワイヤ
４が第１の樹脂コート６および第２の樹脂コート７によ
って未だ封止されていない状態を示している。
実施形態について説明する。図３は、第２の実施形態に
よる半導体装置の構成例を示す断面図（図４中のＢ−Ｂ
断面図）である。また、図４は、第２の実施形態による
ストッパ２０の構成例を示す図であり、本実施形態によ
る半導体装置の平面図を示している。なお、図４では説
明の都合上、半導体チップ３およびボンディングワイヤ
４が第１の樹脂コート６および第２の樹脂コート７によ
って未だ封止されていない状態を示している。
【００４０】図４に示すように、第２の実施形態では、
半導体チップ３の全周にわたってストッパ１０を形成し
ていた第１の実施形態と異なり、半導体チップ３を囲む
形状の一部にのみストッパ２０を形成している。第１の
樹脂コート６および第２の樹脂コート７の粘度がある程
度ある場合は、ストッパ２０を離散的に設けても、スト
ッパ２０の隙間から外部に樹脂が流れ出てしまうことは
なく、所定の形状および所定の大きさで樹脂を形成する
ことができる。
半導体チップ３の全周にわたってストッパ１０を形成し
ていた第１の実施形態と異なり、半導体チップ３を囲む
形状の一部にのみストッパ２０を形成している。第１の
樹脂コート６および第２の樹脂コート７の粘度がある程
度ある場合は、ストッパ２０を離散的に設けても、スト
ッパ２０の隙間から外部に樹脂が流れ出てしまうことは
なく、所定の形状および所定の大きさで樹脂を形成する
ことができる。
【００４１】また、このようにストッパ２０を離散的に
設けた場合、そのストッパ２０とストッパ２０との間に
配線パターンを設けることが可能となる。これにより、
半導体チップ３とその周辺回路等との間の配線をプリン
ト基板１の中間配線層９等を用いて行う必要がなくな
り、スルーホールの数やプリント基板１の積層数を削減
することができる。
設けた場合、そのストッパ２０とストッパ２０との間に
配線パターンを設けることが可能となる。これにより、
半導体チップ３とその周辺回路等との間の配線をプリン
ト基板１の中間配線層９等を用いて行う必要がなくな
り、スルーホールの数やプリント基板１の積層数を削減
することができる。
【００４２】すなわち、本実施形態によれば、ボンディ
ングワイヤ４によって半導体チップ３と電気的に接続さ
れた電極５から、それと同じ配線層を用いて周辺回路部
への配線を行うことができる。したがって、図３に示す
ように、図１で使用していたスルーホール８や中間配線
層９などは設ける必要がなくなり、配線を簡素化するこ
とができるとともに、装置の更なる小型軽量化、薄型化
を図ることができる。
ングワイヤ４によって半導体チップ３と電気的に接続さ
れた電極５から、それと同じ配線層を用いて周辺回路部
への配線を行うことができる。したがって、図３に示す
ように、図１で使用していたスルーホール８や中間配線
層９などは設ける必要がなくなり、配線を簡素化するこ
とができるとともに、装置の更なる小型軽量化、薄型化
を図ることができる。
【００４３】（第３の実施形態）次に、本発明の第３の
実施形態について説明する。図５は、第３の実施形態に
よる半導体装置の構成例を示す断面図である。
実施形態について説明する。図５は、第３の実施形態に
よる半導体装置の構成例を示す断面図である。
【００４４】図５に示すように、本実施形態では、半導
体チップ３の周囲に設けるストッパの構造として、第
１、第２の実施形態で説明した凹型構造のストッパ１
０，２０とは逆に、凸型構造のストッパ３０，３１を用
いる。ここで、第１のストッパ３０は、第１の樹脂コー
ト６用のストッパであり、これより背の高い第２のスト
ッパ３１は、第２の樹脂コート７用のストッパである。
体チップ３の周囲に設けるストッパの構造として、第
１、第２の実施形態で説明した凹型構造のストッパ１
０，２０とは逆に、凸型構造のストッパ３０，３１を用
いる。ここで、第１のストッパ３０は、第１の樹脂コー
ト６用のストッパであり、これより背の高い第２のスト
ッパ３１は、第２の樹脂コート７用のストッパである。
【００４５】この第３の実施形態においては、図４に示
したのと同様に、半導体チップ３の周囲にストッパ３
０，３１を離散的に形成している。そのため、半導体チ
ップ３とその周辺回路部とを接続するためにスルーホー
ルや中間配線層を設けることは不要である。なお、ここ
ではストッパ３０，３１を離散的に形成しているが、図
２のように半導体チップ３の全周に渡って形成するよう
にしても良い。
したのと同様に、半導体チップ３の周囲にストッパ３
０，３１を離散的に形成している。そのため、半導体チ
ップ３とその周辺回路部とを接続するためにスルーホー
ルや中間配線層を設けることは不要である。なお、ここ
ではストッパ３０，３１を離散的に形成しているが、図
２のように半導体チップ３の全周に渡って形成するよう
にしても良い。
【００４６】このように凸型構造のストッパ３０，３１
を構成した場合も、半導体チップ３の周りに金属製のケ
ースや壁を設けることなく、当該半導体チップ３を電磁
的にシールドすることができ、半導体チップの高密度実
装、ひいては半導体装置の小型軽量化、薄型化を実現す
ることができる。
を構成した場合も、半導体チップ３の周りに金属製のケ
ースや壁を設けることなく、当該半導体チップ３を電磁
的にシールドすることができ、半導体チップの高密度実
装、ひいては半導体装置の小型軽量化、薄型化を実現す
ることができる。
【００４７】なお、上記実施形態において示した各部の
形状および構造は、何れも本発明を実施するにあたって
の具体化の一例を示したものに過ぎず、これらによって
本発明の技術的範囲が限定的に解釈されてはならないも
のである。すなわち、本発明はその精神、またはその主
要な特徴から逸脱することなく、様々な形で実施するこ
とができる。
形状および構造は、何れも本発明を実施するにあたって
の具体化の一例を示したものに過ぎず、これらによって
本発明の技術的範囲が限定的に解釈されてはならないも
のである。すなわち、本発明はその精神、またはその主
要な特徴から逸脱することなく、様々な形で実施するこ
とができる。
【００４８】例えば、上記実施形態では、半導体チップ
３を搭載する基板としてプリント基板１を示している
が、これには様々な基板を用いることが可能である。例
えば、アルミナ、窒化アルミなどのセラミック製の基板
やガラス基板を用いても良いし、テープ状のキャリアフ
ィルムなどに適用しても良い。また、半導体チップ３を
基板上に電気的に接続する方法として、ボンディングワ
イヤ方式以外の方式を用いても良い。
３を搭載する基板としてプリント基板１を示している
が、これには様々な基板を用いることが可能である。例
えば、アルミナ、窒化アルミなどのセラミック製の基板
やガラス基板を用いても良いし、テープ状のキャリアフ
ィルムなどに適用しても良い。また、半導体チップ３を
基板上に電気的に接続する方法として、ボンディングワ
イヤ方式以外の方式を用いても良い。
【００４９】また、上記実施形態では、導電性を有する
第２の樹脂コート７に含ませる材料としてフェライトや
金属粉を用いているが、これに限定されるものではな
い。例えば、シールドしようとする回路が高周波帯の信
号を扱う回路の場合は、フェライトの他に銅、アルミニ
ウムなどの電気伝導度の大きな金属材料を用いることよ
って、高周波成分のノイズの発生を抑止することができ
る。また、低周波帯ではパーマロイなどの帯磁率の大き
な材料を用いることにより、低周波成分のノイズの発生
を有効に抑止することができる。
第２の樹脂コート７に含ませる材料としてフェライトや
金属粉を用いているが、これに限定されるものではな
い。例えば、シールドしようとする回路が高周波帯の信
号を扱う回路の場合は、フェライトの他に銅、アルミニ
ウムなどの電気伝導度の大きな金属材料を用いることよ
って、高周波成分のノイズの発生を抑止することができ
る。また、低周波帯ではパーマロイなどの帯磁率の大き
な材料を用いることにより、低周波成分のノイズの発生
を有効に抑止することができる。
【００５０】また、上記実施形態では、電磁場を発生す
る回路、例えば高周波回路を有する半導体チップ自体を
シールドする例を挙げたが、自らは電磁場を発生しない
半導体チップを第２の樹脂コート７で覆うことによりシ
ールドするようにしても良い。このようにすれば、外部
で発生された電磁場を第２の樹脂コート７で遮断して、
当該第２の樹脂コート７によってシールドされた半導体
チップが外部からノイズの影響を受けないようにするこ
とができる。
る回路、例えば高周波回路を有する半導体チップ自体を
シールドする例を挙げたが、自らは電磁場を発生しない
半導体チップを第２の樹脂コート７で覆うことによりシ
ールドするようにしても良い。このようにすれば、外部
で発生された電磁場を第２の樹脂コート７で遮断して、
当該第２の樹脂コート７によってシールドされた半導体
チップが外部からノイズの影響を受けないようにするこ
とができる。
【００５１】
【発明の効果】本発明は上述したように、半導体チップ
を絶縁性の第１の樹脂コートで封止し、当該第１の樹脂
コート上を導電性の材料を含む第２の樹脂コートで覆う
ようにしたので、半導体チップの周りあるいは基板の全
体に大きな金属製のケースや壁を設けることなく、当該
半導体チップを電磁的にシールドすることができる。こ
れにより、半導体チップやその周辺回路等を高密度に実
装することができ、半導体装置の更なる小型軽量化、薄
型化を図ることができる。また、本発明によれば、樹脂
のコーティングを二重に行うだけでシールドを形成する
ことができ、金属製のケース等を半田付けなどによって
基板上に取り付ける面倒な工程が不要となるため、半導
体装置の製造コストを大幅に削減することができる。
を絶縁性の第１の樹脂コートで封止し、当該第１の樹脂
コート上を導電性の材料を含む第２の樹脂コートで覆う
ようにしたので、半導体チップの周りあるいは基板の全
体に大きな金属製のケースや壁を設けることなく、当該
半導体チップを電磁的にシールドすることができる。こ
れにより、半導体チップやその周辺回路等を高密度に実
装することができ、半導体装置の更なる小型軽量化、薄
型化を図ることができる。また、本発明によれば、樹脂
のコーティングを二重に行うだけでシールドを形成する
ことができ、金属製のケース等を半田付けなどによって
基板上に取り付ける面倒な工程が不要となるため、半導
体装置の製造コストを大幅に削減することができる。
【００５２】また、本発明の他の特徴によれば、半導体
チップが搭載される部分の周囲に、樹脂の流出を抑止す
るための凹型または凸型のストッパを形成したので、粘
度が低く流動性が高い樹脂をコーティングする場合で
も、樹脂を所定の形状および所定の大きさに均一にコー
ティングすることができる。
チップが搭載される部分の周囲に、樹脂の流出を抑止す
るための凹型または凸型のストッパを形成したので、粘
度が低く流動性が高い樹脂をコーティングする場合で
も、樹脂を所定の形状および所定の大きさに均一にコー
ティングすることができる。
【００５３】この場合において、ストッパを半導体チッ
プの全周にわたって形成し、ストッパの内部領域に搭載
される半導体チップとストッパの外部領域との間の配線
を、複数層で形成された基板の中間配線層または裏側配
線層を介して行うようにした場合には、第１、第２の樹
脂コートに開口部を設けなくても配線を行うことがで
き、半導体チップの全体を確実にシールドすることがで
きる。
プの全周にわたって形成し、ストッパの内部領域に搭載
される半導体チップとストッパの外部領域との間の配線
を、複数層で形成された基板の中間配線層または裏側配
線層を介して行うようにした場合には、第１、第２の樹
脂コートに開口部を設けなくても配線を行うことがで
き、半導体チップの全体を確実にシールドすることがで
きる。
【００５４】また、ストッパを半導体チップの周囲に離
散的に形成した場合には、ストッパ間に配線パターンを
設けることが可能となるので、半導体チップとその周辺
回路部との間の配線を基板の中間配線層等を用いて行う
必要がなくなり、スルーホール数や基板の積層数を削減
することができる。これにより、配線を簡素化すること
ができるとともに、装置の更なる小型軽量化、薄型化を
図ることができる。
散的に形成した場合には、ストッパ間に配線パターンを
設けることが可能となるので、半導体チップとその周辺
回路部との間の配線を基板の中間配線層等を用いて行う
必要がなくなり、スルーホール数や基板の積層数を削減
することができる。これにより、配線を簡素化すること
ができるとともに、装置の更なる小型軽量化、薄型化を
図ることができる。
【図１】第１の実施形態による半導体装置の構成例を示
す断面図である。
す断面図である。
【図２】第１の実施形態によるストッパの構成例を示す
図であり、本実施形態による半導体装置の平面図であ
る。
図であり、本実施形態による半導体装置の平面図であ
る。
【図３】第２の実施形態による半導体装置の構成例を示
す断面図である。
す断面図である。
【図４】第２の実施形態によるストッパの構成例を示す
図であり、本実施形態による半導体装置の平面図であ
る。
図であり、本実施形態による半導体装置の平面図であ
る。
【図５】第３の実施形態による半導体装置の構成例を示
す断面図である。
す断面図である。
【図６】従来の半導体装置の構成例を示す断面図であ
る。
る。
【図７】従来の半導体装置の他の構成例を示す断面図で
ある。
ある。
１ プリント基板 ３ 半導体チップ ４ ボンディングワイヤ ５ 電極 ６ 第１の樹脂コート ７ 第２の樹脂コート ８ スルーホール ９ 中間配線層 １０，２０，３０，３１ ストッパ
Claims (7)
- 【請求項１】 半導体チップを絶縁性の第１の樹脂コー
トで封止し、当該第１の樹脂コート上を導電性の材料を
含む第２の樹脂コートで覆ったことを特徴とする半導体
装置。 - 【請求項２】 少なくとも１つの半導体チップを搭載す
る基板と、 上記半導体チップを封止する絶縁性の第１の樹脂コート
と、 上記第１の樹脂コートを覆う導電性の材料を含む第２の
樹脂コートとを備えることを特徴とする半導体装置。 - 【請求項３】 上記半導体チップが搭載される部分の周
囲に、樹脂の流出を抑止するための凹型または凸型のス
トッパを形成したことを特徴とする請求項１または２に
記載の半導体装置。 - 【請求項４】 上記ストッパを上記半導体チップの周囲
の全てにわたって形成し、上記ストッパの内部領域に搭
載される上記半導体チップと上記ストッパの外部領域と
の間の配線を、複数層で形成された基板の中間配線層ま
たは裏側配線層を介して行うことを特徴とする請求項１
〜３の何れか１項に記載の半導体装置。 - 【請求項５】 上記ストッパを上記半導体チップの周囲
に離散的に形成したことを特徴とする請求項１〜３の何
れか１項に記載の半導体装置。 - 【請求項６】 半導体チップを絶縁性の第１の樹脂コー
トで封止する第１の工程と、 上記第１の樹脂コート上を導電性の材料を含む第２の樹
脂コートで覆う第２の工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項７】 基板上で半導体チップが搭載される部分
の周囲に、樹脂の流出を抑止するための凹型または凸型
のストッパを形成する第１の工程と、 上記ストッパの内部領域に上記半導体チップを搭載して
上記基板と電気的に接続する第２の工程と、 上記基板上に搭載された上記半導体チップを絶縁性の第
１の樹脂コートで封止する第３の工程と、 上記第１の樹脂コート上を導電性の材料を含む第２の樹
脂コートで覆う第４の工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000356672A JP2002164479A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置およびその製造方法 |
| PCT/JP2001/010097 WO2002043135A1 (en) | 2000-11-22 | 2001-11-19 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000356672A JP2002164479A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002164479A true JP2002164479A (ja) | 2002-06-07 |
Family
ID=18828869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000356672A Pending JP2002164479A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2002164479A (ja) |
| WO (1) | WO2002043135A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119609A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| JP2016092259A (ja) * | 2014-11-06 | 2016-05-23 | キヤノン株式会社 | 電子部品、電子モジュール及びこれらの製造方法、電子機器 |
| JP5930070B2 (ja) * | 2012-12-28 | 2016-06-08 | 富士電機株式会社 | 半導体装置 |
| WO2023007987A1 (ja) * | 2021-07-29 | 2023-02-02 | 富士フイルム株式会社 | 電子デバイス及びその製造方法 |
| US20230156907A1 (en) * | 2021-11-17 | 2023-05-18 | Gn Hearing A/S | Circuit board |
| WO2023189291A1 (ja) * | 2022-03-29 | 2023-10-05 | 富士フイルム株式会社 | プリント回路板の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102098592B1 (ko) * | 2018-07-05 | 2020-04-08 | 삼성전자주식회사 | 반도체 패키지 |
| CN113594151A (zh) * | 2021-06-25 | 2021-11-02 | 苏州汉天下电子有限公司 | 半导体封装及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037366A (ja) * | 1973-08-06 | 1975-04-08 | ||
| JPS59159547A (ja) * | 1983-03-03 | 1984-09-10 | Matsushita Electric Ind Co Ltd | 半導体素子の保護方法 |
| JPH024249U (ja) * | 1988-06-21 | 1990-01-11 | ||
| JPH05235203A (ja) * | 1992-02-26 | 1993-09-10 | Matsushita Electric Works Ltd | 半導体装置 |
| JPH07307416A (ja) * | 1994-05-12 | 1995-11-21 | Toshiba Corp | 半導体チップの実装方法及び半導体デバイス |
| JP3391676B2 (ja) * | 1997-10-28 | 2003-03-31 | 株式会社日立製作所 | 半導体モジュール及びその樹脂封止方法 |
-
2000
- 2000-11-22 JP JP2000356672A patent/JP2002164479A/ja active Pending
-
2001
- 2001-11-19 WO PCT/JP2001/010097 patent/WO2002043135A1/ja active Application Filing
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119609A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| JP5930070B2 (ja) * | 2012-12-28 | 2016-06-08 | 富士電機株式会社 | 半導体装置 |
| JP2016092259A (ja) * | 2014-11-06 | 2016-05-23 | キヤノン株式会社 | 電子部品、電子モジュール及びこれらの製造方法、電子機器 |
| US10236243B2 (en) | 2014-11-06 | 2019-03-19 | Canon Kabushiki Kaisha | Electronic component, electronic module, manufacturing method therefor, and electronic apparatus |
| WO2023007987A1 (ja) * | 2021-07-29 | 2023-02-02 | 富士フイルム株式会社 | 電子デバイス及びその製造方法 |
| US20230156907A1 (en) * | 2021-11-17 | 2023-05-18 | Gn Hearing A/S | Circuit board |
| WO2023189291A1 (ja) * | 2022-03-29 | 2023-10-05 | 富士フイルム株式会社 | プリント回路板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002043135A1 (en) | 2002-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102246040B1 (ko) | 회로 모듈 | |
| US10490511B2 (en) | Microelectronic assembly with electromagnetic shielding | |
| JP3858854B2 (ja) | 積層型半導体装置 | |
| EP0977259B1 (en) | Semiconductor device and method of producing the same | |
| JP2007157891A (ja) | 回路モジュールおよびその製造方法 | |
| TWI605564B (zh) | 封裝結構及其製法 | |
| JP2010067989A (ja) | モジュール部品 | |
| US7745911B2 (en) | Semiconductor chip package | |
| JP5750528B1 (ja) | 部品内蔵回路基板 | |
| JP2005251889A (ja) | 立体的電子回路装置 | |
| JP6919194B2 (ja) | コイル部品及びこれを備える回路基板 | |
| US10861757B2 (en) | Electronic component with shield plate and shield plate of electronic component | |
| US7915715B2 (en) | System and method to provide RF shielding for a MEMS microphone package | |
| JP2002164479A (ja) | 半導体装置およびその製造方法 | |
| JPWO2020071493A1 (ja) | モジュール | |
| JPH03120746A (ja) | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 | |
| CN101286500B (zh) | 半导体模块及便携设备 | |
| JP2005136272A (ja) | 高周波部品搭載用半導体装置 | |
| JP5577716B2 (ja) | 回路モジュール及び回路モジュールの製造方法 | |
| JP2005050868A (ja) | 電子装置 | |
| JP6900660B2 (ja) | シールド層を有するモジュール | |
| US20210021038A1 (en) | Communication module, electronic device, and communication module manufacturing method | |
| JPH09252191A (ja) | 回路基板装置 | |
| JP2010010550A (ja) | 電子部品の実装構造 | |
| US20240015882A1 (en) | Printed circuit board (pcb) module comprising an embedded radio-frequency semiconductor die |