JPS59159547A - 半導体素子の保護方法 - Google Patents
半導体素子の保護方法Info
- Publication number
- JPS59159547A JPS59159547A JP58033771A JP3377183A JPS59159547A JP S59159547 A JPS59159547 A JP S59159547A JP 58033771 A JP58033771 A JP 58033771A JP 3377183 A JP3377183 A JP 3377183A JP S59159547 A JPS59159547 A JP S59159547A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- flow
- semiconductor element
- semiconductor
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野／）
本発明は、半導体素イを使用する電子回路゛全体に用い
・ることか出来る半導体素子の保護方法に関するもので
あ、る。
・ることか出来る半導体素子の保護方法に関するもので
あ、る。
（従来例の構成とその問題点）
近年電子機器のｌ」・形化、−高信頼化に伴ない′半導
体素子の保護に関し下も小形化、高信頼化の方法が要請
されて来ている。
体素子の保護に関し下も小形化、高信頼化の方法が要請
されて来ている。
以、下、従来の最も多く用いられている半導体素子の保
護力法について図面を参照しながら説明する。
護力法について図面を参照しながら説明する。
第１図は従来の樹脂滴下方式において、流れ止めを一つ
使用した場合の半導体素子の保護構造図であり、１は半
導体素子、２は配線基板、３は接盾性ＶＣ優れた半導体
素子保護用樹脂であり、４は樹脂３の流動を抑制するだ
めの流れ止めであり、通常半導体素子１の大きさに合わ
せて作成される。
使用した場合の半導体素子の保護構造図であり、１は半
導体素子、２は配線基板、３は接盾性ＶＣ優れた半導体
素子保護用樹脂であり、４は樹脂３の流動を抑制するだ
めの流れ止めであり、通常半導体素子１の大きさに合わ
せて作成される。
以上のような半導体素子保護方法ｉ／ｃついては、樹脂
を定量滴下すれば硬化時に熱を加える事によって樹脂の
粘度が低下しても硬化後の樹脂の肉厚及び形状は均一の
ものを得る事が出来る。
を定量滴下すれば硬化時に熱を加える事によって樹脂の
粘度が低下しても硬化後の樹脂の肉厚及び形状は均一の
ものを得る事が出来る。
しかじなｊ；ら上記のように単一の樹脂によって封止さ
れる半導体素子保護方法においては信頼性が低く高信頼
性を要求される個所に使用するのは難、しいという問題
点を有していた。
れる半導体素子保護方法においては信頼性が低く高信頼
性を要求される個所に使用するのは難、しいという問題
点を有していた。
第２図は前記問題点を回避するために用いられている半
導体素子構造図であり、５は可撓性に優れた半導体素子
保護用樹脂である。
導体素子構造図であり、５は可撓性に優れた半導体素子
保護用樹脂である。
このような半導体素子の保護方法（／ｃおいては比較的
高化細骨であるが、樹脂５が比較的流れ易い状態にある
／こめ、流れ止め・１の内部で大きく広がる／ｒめ樹脂
３が配線基板２に接触する面積が少くなり、充分な接着
力を得るだめに（ｄ流れ１１−め４の外形を比較的太き
くしなければならないという問題点と、樹脂：３の肉厚
（ｄ均一なものが得にくいという間租点を治している。
高化細骨であるが、樹脂５が比較的流れ易い状態にある
／こめ、流れ止め・１の内部で大きく広がる／ｒめ樹脂
３が配線基板２に接触する面積が少くなり、充分な接着
力を得るだめに（ｄ流れ１１−め４の外形を比較的太き
くしなければならないという問題点と、樹脂：３の肉厚
（ｄ均一なものが得にくいという間租点を治している。
（発明の目的）
本発明は上記のような問題点を解決するためになされた
もので、樹脂滴下方式により半導体素子を保僧する方法
において、半導体重：ｒの保護＋１４造の小形化）１′
−導体素子の高札度実装化、高信頼性化をｉ＋］能とす
る半導体素子の保護方法を提イ↓（することを目的とす
るものである。
もので、樹脂滴下方式により半導体素子を保僧する方法
において、半導体重：ｒの保護＋１４造の小形化）１′
−導体素子の高札度実装化、高信頼性化をｉ＋］能とす
る半導体素子の保護方法を提イ↓（することを目的とす
るものである。
（発明の構成）
本発明の）Ｆ導体素子の保護力法は、配線基板２上に実
装された半導体素子１を樹脂で保護すＺ方法におい１、
樹脂の流動を抑制するための２つの流れ」１−めを半導
体素子１の外周にそれぞれ配置し７、その流れ止めのう
ち、−”＋＝導体素了−１に近接する位置に配置された
一方の流、ね＋−めの高さが、その外周に配置された他
力の流れ庄Ｖ〕の高さよりイ、低くなるよう６′こ構成
したものである。
装された半導体素子１を樹脂で保護すＺ方法におい１、
樹脂の流動を抑制するための２つの流れ」１−めを半導
体素子１の外周にそれぞれ配置し７、その流れ止めのう
ち、−”＋＝導体素了−１に近接する位置に配置された
一方の流、ね＋−めの高さが、その外周に配置された他
力の流れ庄Ｖ〕の高さよりイ、低くなるよう６′こ構成
したものである。
（実施例の説明）
第３図口、本発明の一実施例の保護構造を示す断面図で
、１，２．：３及び５は第１Ｍ及び第２図に示したもの
と同一部分を示し、６は′１′−導体素子に近接する位
置に設けた流れ止めで樹脂５の流動を抑制し、７は外周
に配置された流れ」］めで樹脂：（の流動を抑制するも
のである。
、１，２．：３及び５は第１Ｍ及び第２図に示したもの
と同一部分を示し、６は′１′−導体素子に近接する位
置に設けた流れ止めで樹脂５の流動を抑制し、７は外周
に配置された流れ」］めで樹脂：（の流動を抑制するも
のである。
このように構成された本発明の半導体素子の保遼方法に
おいて、まず、流れ止め６を設置したことにより、樹脂
５の流動を抑制しているために、硬化後の樹脂５は均一
形状のものが容易に、 ＃ｊｌｊられ、寸だ樹脂５の流
動を抑制する事が出来る為に流ね止め７の外形が比較的
小さいものでも樹脂３の配線基板２への接着力を充分得
る事が出来、配線基板２上での半導体１子の保膿用樹脂
の占有する面積が少ない。
おいて、まず、流れ止め６を設置したことにより、樹脂
５の流動を抑制しているために、硬化後の樹脂５は均一
形状のものが容易に、 ＃ｊｌｊられ、寸だ樹脂５の流
動を抑制する事が出来る為に流ね止め７の外形が比較的
小さいものでも樹脂３の配線基板２への接着力を充分得
る事が出来、配線基板２上での半導体１子の保膿用樹脂
の占有する面積が少ない。
以りのように本発明によれば、流れ止めを二つ設置した
事により一つの半導体素子保護の為に北・要彦配線基板
十の面積を少なくする事が１ｂ来、半導体素子構造の小
形化、半導体素子の高密度化を実現１−ている。
事により一つの半導体素子保護の為に北・要彦配線基板
十の面積を少なくする事が１ｂ来、半導体素子構造の小
形化、半導体素子の高密度化を実現１−ている。
次に本発明の実施例による信頼性の面について表を参照
［７）よから説明する。
［７）よから説明する。
第１表は、第２図に示した従来の半導体の保護方法を比
較例、第３図に示した本発明の半導体の保護力法を実施
例とし７て、ブレツシＡ・−クツカー試験により比較し
たものである。
較例、第３図に示した本発明の半導体の保護力法を実施
例とし７て、ブレツシＡ・−クツカー試験により比較し
たものである。
また、第２表は高Ｒ１高湿負荷試験、第３表は温なお、
全ての試験に対し、前処理として一２５℃３０分、常温
１０分、８５℃３０分を１サイクルとした温度ザイクル
を１０サイクル行った。また、上記３種類の試験項目に
使用した配線基板、半導体素子、半導体保護用樹脂ボン
ディング条件、半導体素子保護の為に占有した配線基板
上の面積は同一のものである。
全ての試験に対し、前処理として一２５℃３０分、常温
１０分、８５℃３０分を１サイクルとした温度ザイクル
を１０サイクル行った。また、上記３種類の試験項目に
使用した配線基板、半導体素子、半導体保護用樹脂ボン
ディング条件、半導体素子保護の為に占有した配線基板
上の面積は同一のものである。
試料数は、従来の半導体素子の保護方法、本発明の実施
による半導体素子の保護方法、共に全ての試験項目に対
して１００個としフｔ ｏ又、良否判別の基準としては
、使用した半導体素子の初期における機能を確認してお
き、実動作試験によって良否判別を行なった。
による半導体素子の保護方法、共に全ての試験項目に対
して１００個としフｔ ｏ又、良否判別の基準としては
、使用した半導体素子の初期における機能を確認してお
き、実動作試験によって良否判別を行なった。
第１表、プレノンヤークソカー試験による評価において
は、実施例が比較例を太きく上回る信頼性であることが
確認できる。なお、不良内容は半導体素子のアルミ配線
の腐食が大半を占めていた。
は、実施例が比較例を太きく上回る信頼性であることが
確認できる。なお、不良内容は半導体素子のアルミ配線
の腐食が大半を占めていた。
その要因として、プレッンヤークッヵー試験においては
、試料に対して応力が加えられるため、半導体素子保護
用樹脂の配線基板２に対する接着性と、ボンディング個
所に加えられる応力が問題になってくるが、比較例の場
合、第２図の様な構造になっている為、樹脂５によりボ
ンディング個所に加えられる応力を緩和する事は出来る
が、樹脂３の配線基板に対する接着面積が少ない為に充
分な接着力が得られず、樹脂３と配線基板２の界面から
剥がれが生じ水分が流入し、半導体素子１に対し態形９
を及ぼし、半導体素子におけるアルミ配線の腐食を引き
起こしたものと、管われる。比較例に対し実施例は第３
図の様な構造をしており、樹脂３の配線基板２に対する
接着面積が充分に得られる為、高信頼性の結果を確認す
る事が出来だ。
、試料に対して応力が加えられるため、半導体素子保護
用樹脂の配線基板２に対する接着性と、ボンディング個
所に加えられる応力が問題になってくるが、比較例の場
合、第２図の様な構造になっている為、樹脂５によりボ
ンディング個所に加えられる応力を緩和する事は出来る
が、樹脂３の配線基板に対する接着面積が少ない為に充
分な接着力が得られず、樹脂３と配線基板２の界面から
剥がれが生じ水分が流入し、半導体素子１に対し態形９
を及ぼし、半導体素子におけるアルミ配線の腐食を引き
起こしたものと、管われる。比較例に対し実施例は第３
図の様な構造をしており、樹脂３の配線基板２に対する
接着面積が充分に得られる為、高信頼性の結果を確認す
る事が出来だ。
寸だ、第２表、高温高湿負荷試験による評価においても
、実施例が比較例に対し高信頼性の結果を見せている。
、実施例が比較例に対し高信頼性の結果を見せている。
なお、この試験においても不良内容は半導体素子のアル
ミ配線の腐食が大半を占めていた。高温高湿負荷試験に
おいては、半導体素子保護用樹脂の透水性や吸水性が問
題にされるが、比較例の場合、樹脂３の肉厚が均一に得
られにくく、局部的に樹脂３の肉厚が非常に薄い部分が
出来る為に樹脂３における本来の保護効果が得られにり
＜、半導体素子におけるアルミ配線の腐食を引き起こし
たと思われる。比較例に対して実施例（は樹脂３の肉厚
が均一に得られ、樹脂３の保護効果を充分に得られ不為
、高信頼性の結果を確認する事が出来た。
ミ配線の腐食が大半を占めていた。高温高湿負荷試験に
おいては、半導体素子保護用樹脂の透水性や吸水性が問
題にされるが、比較例の場合、樹脂３の肉厚が均一に得
られにくく、局部的に樹脂３の肉厚が非常に薄い部分が
出来る為に樹脂３における本来の保護効果が得られにり
＜、半導体素子におけるアルミ配線の腐食を引き起こし
たと思われる。比較例に対して実施例（は樹脂３の肉厚
が均一に得られ、樹脂３の保護効果を充分に得られ不為
、高信頼性の結果を確認する事が出来た。
次に、第３表、温度ライフル試験による評価においても
、実施例が比較例に対し高信頼性の結果を見せている。
、実施例が比較例に対し高信頼性の結果を見せている。
なお、本試験における不良内容は全てボンディングオー
プンによるものであった。
プンによるものであった。
温度サイクル試験によっては、半導体素子保護用樹脂の
熱膨張がボンディング個所に及ぼす応力が問題にされる
が、比較例の場合可撓性に優れた半導体素子保護用樹脂
５の肉厚が薄い部分においては樹脂３の応力を充分緩和
する事が出来ず、ボンディングオープンに至ったものと
思われる。比較例に対し実施例は、流れ止め６により樹
脂５の肉厚が均一で充分な肉厚を得る事が出きる為に樹
脂３の応力を充分緩和する事が出来、高信頼性の結果を
確認する事が出来た。
熱膨張がボンディング個所に及ぼす応力が問題にされる
が、比較例の場合可撓性に優れた半導体素子保護用樹脂
５の肉厚が薄い部分においては樹脂３の応力を充分緩和
する事が出来ず、ボンディングオープンに至ったものと
思われる。比較例に対し実施例は、流れ止め６により樹
脂５の肉厚が均一で充分な肉厚を得る事が出きる為に樹
脂３の応力を充分緩和する事が出来、高信頼性の結果を
確認する事が出来た。
（発明の効果）
以上の説明から明らかなように、本発明は、配線基板２
上に実装された半導体素子１の周りに、２つの流れ止め
６及び７を設け、半導体素子１に近い方の流れ止め６の
高さを外側の流れ止め７よシも低くしているだめ、半導
体素子保護構造の小形化、半導体素子の高密度実装化、
高信頼性化という優れた効果が得られる。その効果によ
シ樹脂滴下方式による半導体素子保護方法の多用化とい
う波及効果が得られ、本発明はこれから益々発展する半
導体素子を使用した電子回路分野において、その保護方
法どして犬きく貢献するものである。
上に実装された半導体素子１の周りに、２つの流れ止め
６及び７を設け、半導体素子１に近い方の流れ止め６の
高さを外側の流れ止め７よシも低くしているだめ、半導
体素子保護構造の小形化、半導体素子の高密度実装化、
高信頼性化という優れた効果が得られる。その効果によ
シ樹脂滴下方式による半導体素子保護方法の多用化とい
う波及効果が得られ、本発明はこれから益々発展する半
導体素子を使用した電子回路分野において、その保護方
法どして犬きく貢献するものである。
【図面の簡単な説明】
第１図は従来の流れ止めを一つ配置し単一の樹脂を使用
した半導体素子の保護構造図、第２図は従来の流れ止め
を一つ配置し２種類の樹脂を使用した半導体素子の保護
構造図、第３図は本発明の一実施例の保護構造を示す断
面図である。 １ ・・・・・・・半導体１子、 ２・・・・・・・・
配線基板、３・・・・・・・・・半導体素子保護用樹脂
、４，６．７・・・・・ ・・・流れ止め、 ５ ・・
・・ 可撓性に優れた半導体素子保護用樹脂。 第１図 第２図 第３図
した半導体素子の保護構造図、第２図は従来の流れ止め
を一つ配置し２種類の樹脂を使用した半導体素子の保護
構造図、第３図は本発明の一実施例の保護構造を示す断
面図である。 １ ・・・・・・・半導体１子、 ２・・・・・・・・
配線基板、３・・・・・・・・・半導体素子保護用樹脂
、４，６．７・・・・・ ・・・流れ止め、 ５ ・・
・・ 可撓性に優れた半導体素子保護用樹脂。 第１図 第２図 第３図
Claims (1)
- 配線基板上に実装された半導体素子を樹脂で保護する方
法において、半導体素仔の外周に樹脂の流′動を抑制す
るだめの２つの流れ止めを設け、上記半導体素子に近接
する位置ｅこ配置された流れ止めの高さが、その流れ止
めの外周に配置された他方の流れ止めの高さよシも低い
ものを用いることを特徴とする半導体素子の保護力法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58033771A JPS59159547A (ja) | 1983-03-03 | 1983-03-03 | 半導体素子の保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58033771A JPS59159547A (ja) | 1983-03-03 | 1983-03-03 | 半導体素子の保護方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59159547A true JPS59159547A (ja) | 1984-09-10 |
| JPH0345538B2 JPH0345538B2 (ja) | 1991-07-11 |
Family
ID=12395708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58033771A Granted JPS59159547A (ja) | 1983-03-03 | 1983-03-03 | 半導体素子の保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59159547A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999319A (en) * | 1986-03-19 | 1991-03-12 | Fujitsu Limited | Method of manufacturing semiconductor device having package structure |
| US5087961A (en) * | 1987-01-28 | 1992-02-11 | Lsi Logic Corporation | Semiconductor device package |
| WO2002043135A1 (en) * | 2000-11-22 | 2002-05-30 | Niigata Seimitsu Co., Ltd. | Semiconductor device and its manufacturing method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129738U (ja) * | 1980-02-29 | 1981-10-02 |
-
1983
- 1983-03-03 JP JP58033771A patent/JPS59159547A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129738U (ja) * | 1980-02-29 | 1981-10-02 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999319A (en) * | 1986-03-19 | 1991-03-12 | Fujitsu Limited | Method of manufacturing semiconductor device having package structure |
| US5087961A (en) * | 1987-01-28 | 1992-02-11 | Lsi Logic Corporation | Semiconductor device package |
| WO2002043135A1 (en) * | 2000-11-22 | 2002-05-30 | Niigata Seimitsu Co., Ltd. | Semiconductor device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345538B2 (ja) | 1991-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130889A (en) | Integrated circuit protection by liquid encapsulation | |
| TW302528B (ja) | ||
| EP0124624A1 (en) | Semiconductor device | |
| KR19980041849A (ko) | 정전방전 보호기능을 갖는 리드 프레임과 그의 제조방법 및 패키지화된 반도체 장치와,정전방전 보호장치를 형성하는 방법 및정전방전 보호장치를 리드 프레임에 있는 다수의 리드에 부착하는 방법 | |
| JPS59159547A (ja) | 半導体素子の保護方法 | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| JP2018056247A (ja) | 電子部品収納用パッケージおよび電子装置および電子部品収納用パッケージの製造方法 | |
| JPS63187652A (ja) | 耐熱性樹脂封止半導体装置 | |
| JPS6167246A (ja) | 混成集積回路装置 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| KR20010071046A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09237869A (ja) | 樹脂封止型パワーモジュール装置及びその製造方法 | |
| JPS6167247A (ja) | 混成集積回路 | |
| CN105321909A (zh) | 电子装置及封装电子装置的方法 | |
| JPH01220465A (ja) | 半導体装置 | |
| JP2001068576A (ja) | 気密封止型半導体装置 | |
| US6232653B1 (en) | TSOP type semiconductor device | |
| JPH10163410A (ja) | 半導体装置およびその製造方法 | |
| JPS5928996B2 (ja) | 電子部品の取付方法 | |
| JPH04305961A (ja) | 半導体装置 | |
| JPH04251967A (ja) | 樹脂封止型半導体装置 | |
| JPH0555412A (ja) | 半導体装置 | |
| JPH05152459A (ja) | 混成集積回路装置 | |
| JPH02241041A (ja) | 半導体素子の実装方法 | |
| JPS63116451A (ja) | 混成集積回路装置 |