JPH01220465A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01220465A
JPH01220465A JP63044121A JP4412188A JPH01220465A JP H01220465 A JPH01220465 A JP H01220465A JP 63044121 A JP63044121 A JP 63044121A JP 4412188 A JP4412188 A JP 4412188A JP H01220465 A JPH01220465 A JP H01220465A
Authority
JP
Japan
Prior art keywords
resin package
package
semiconductor device
packages
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63044121A
Other languages
English (en)
Inventor
Kenzo Yoshimori
吉森 健三
Hiroshi Nakane
中根 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63044121A priority Critical patent/JPH01220465A/ja
Publication of JPH01220465A publication Critical patent/JPH01220465A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置に係り、さらに詳しくは、半導体チ
ップとリードフレームとをプラスチックで一体的に成型
してなる樹脂封止形の半導体装置に関するものである。
[従来の技術] 半導体装置は、周知のように集積回路が形成された半導
体チップのポンディングパッドと、これに対応したリー
ドフレームの各リードとを接続し、ついで各リードの先
端部を残して射出成型機等によりプラスチックで一体的
に成型する。そして成型されたプラスチック・パッケー
ジの外側において各リードを切断し、必要に応じてリー
ドを適宜折曲げて半導体装置を製造している。
第6図は例えば特公昭61−3100号公報に記載され
た従来の半導体装置の一例を示す斜視図である。
図において、3はリードフレーム2のダイパッド、4は
リードフーム2に設けた多数のリードで、ダイパッド3
の四辺に対向して等間隔に外方に向って配設されている
。5はダイパッド3の中央部に接着された半導体チップ
で、そのポンディングパッドとこれに対応するリード4
とは、それぞれワイヤ6により接続されている。
上記のようにしてリード4が接続された半導体チップ5
は、リード4の先端部を残してリードフレーム2と共に
、エポキシ樹脂の如きプラスチックにより一体的にモー
ルディングされてプラスチック・パッケージ7により封
止され、半導体装置1が構成される。
ところで、上記のような半導体装置1は、高集積化、高
機能化等の要語から、半導体チップ5の配線が微細化さ
れると共に、半導体チップ5そのものも大形化している
。特に最近では客先の仕様に応じて製造する分野が拡大
しており、高機能化による110ピンの増大に伴なって
半導体装置は益々多ビン化し、大形化する傾向にある。
このような多ビン形の半導体装置は、従来は一般にセラ
ミックによりパッケージしていたが、最近では低コスト
化のためプラスチックによるパッケージが大部分を占め
ており、プラスチック・パッケージ(以下樹脂パッケー
ジという)の良否が、製品の性能・信頼性を決定する上
で大きなウェイトを占めている。
[発明が解決しようとする課題] プラスチック(主としてエポキシ樹脂)は、半導体チッ
プ(主として81)及びリードフレーム(主として42
Al 1oy)と熱膨張係数が大きく相違しており、ま
た自然放置しておいても容易に吸湿する。
このようなことから、プラスチックによりパッケージす
る際、樹脂パッケージ7の成型後、常温まで冷える過程
で、第7図に矢印で示すように中心方向に集中するよう
な熱収縮応力が作用し、樹脂パッケージ7に歪を生じ、
半導体チップ5及びリードフレーム2と樹脂パッケージ
7との界面における密着性が低下する。また、プリント
基板等へ実装する際、樹脂パッケージ7がはんだ槽やり
フロー等による250℃前後の高温下にさらされる過程
で、樹脂パッケージ7から吸湿された水分の気化・膨張
により、第8図に示すように、樹脂パッケージ7のダイ
パッド3や半導体チップ5の端面A、Bに接する部分に
内部応力が集中する。これらの現象は、半導体装置が大
形になるほど顕著である。
この結果、次のような問題が発生する。
(1)  樹脂パッケージ7の成型時に発生する熱収縮
応力、又はプリント基板等に実装する際に生ずる熱膨張
応力(これは第7図の矢印と反対方向に生ずる)等によ
り、半導体チップ5の表面にパシベーションクラックが
発生し、また第8図に示す内部応力の集中部A、Bから
、樹脂パッケージ7にパッケージクラック8が発生する
この結果、半導体装置の絶縁性が低下して信頼性を失な
うばかりでなく、各部の腐食を招来する。
(2)  歪の発生により半導体チップ5に設けた配線
が変形したり伸縮したりして特性が変化し、半導体装置
の機能が変ることがあり、ときとして断線することもあ
る。
(3)  歪の発生によりリード4が移動して位置精度
か低下し、プリント基板等の配線パターンへの自動接続
が困難になる。
上記のような問題に対して、低応力化、吸湿低減化、密
着力向上化等を目的としたパッケージ用のプラスチック
の開発が進められているが、半導体装置の大形化もあっ
て解決は中々困難である。
本発明は、上記のような問題を解決すべくなされたもの
で、歪やクラックが発生するおそれのない樹脂パッケー
ジを備えた半導体装置を得ることを目的としたものであ
る。
[課題を解決するための手段] 本発明は、上記の目的を達成するために、プラスチック
・パッケージを多層に構成してなる半導体装置を提供す
るものである。
[作 用] プラスチック・パッケージを多層に構成したので、成型
時に発生する熱収縮応力が各層に分散して低減化され、
歪の発生を防止すると共に、ダイパッド及び半導体チッ
プの端部に集中する内部応力を低減する。また半導体装
置をプリント基板等に実装する際に生ずる熱膨張応力が
各層に分散し、低減化される。
これらにより、プラスチック・パッケージと半導体チッ
プ及びリードフレームとの密着性が向上すると共に、ク
ラックの発生が防止される。
[発明の実施例] 第1図(a)は本発明実施例の平面図、(b)はそのI
−1断面図である。なお、第6図の従来例と同−又は相
当部分には同じ符号を付し、説明を省略する。
本発明は、ダイパッド3、リード4の一部、半導体チッ
プ5及びワイヤ6を一体的に封止する小さいmlの樹脂
パッケージ7aと、この第1の樹脂パッケージ7a全体
とリード4の一部を一体的に被覆する第2の樹脂パッケ
ージ7bとにより多層の樹脂パッケージ7を構成したも
のである。
このような樹脂パッケージ7は、射出成型機等により第
1の樹脂パッケージ7aをモールディングし、これが硬
化したのちその外周に射出成型機等により第2の樹脂パ
ッケージ7bをモールディングして構成する。
樹脂パッケージ7を上記のように多層に構成した半導体
装置においては、熱収縮量及び熱膨張量を第1の樹脂パ
ッケージ7aと第2の樹脂パッケージ7bとに分散し、
低減化できるので、成型時の熱収縮応力及びプリント基
板等への実装時の熱膨張応力(熱収縮応力と反対方向)
を、(b)図に示すように分散し、低減化することがで
きる。
そして、第1の樹脂パッケージ7aは小さいので熱収縮
応力も小さく、成型時に生ずる歪を小さくすることがで
きる。このため半導体チップ5及びダイパッド3との密
着性が向上するばかりでなく、半導体チップ5の配線の
伸縮、変形、断線等を抑制することができる。また、第
1の樹脂パッケージ7aと第2の樹脂パッケージ7bと
は、化学的な結合をしていないので緩衝効果を持たせる
ことができ、このため若し第2の樹脂パッケージ7bに
歪を生じても、第1の樹脂パッケージ7aにはほとんど
影響がない。
さらに、(b)図に示すように第1の樹脂パッケージ7
aにパッケージクラック8が発生しても、そのパッケー
ジクラック8は第1の樹脂パッケージ7a内に止まり、
第2の樹脂パッケージ7bへの成長を防止する。同様に
して第2の樹脂パッケージ7bにパッケージクラック8
aか発生しても第1の樹脂パッケージ7aまて成長する
ことがないため、第1の樹脂パッケージ7a内への水分
の浸入を防止することができる。
実施例では、エポキシ樹脂により射出成型によって、外
形寸法12mm X 14mm 、厚さ2.0II11
の第1の樹脂パッケージ7aをモールディングし、硬化
したのちその外周にエポキシ樹脂により外形寸法14m
Ll−X 2hm 、厚さ2.7關の第2の樹脂パッケ
ージ7bをモールディングして封止し、半導体装置を構
成した。
上記のように構成した本発明に係る半導体装置において
は、歪の発生率が約0.05%となり、従来(約0.1
%)の2分の1程度に減少した。
また、本発明に係る半導体装置と、従来の単層の樹脂パ
ッケージ7を有する半導体装置とを、温度85℃、湿度
85%の恒温槽に30時間入れて吸湿きせ、ついで26
0℃に保ったはんだ槽に浸漬し、1分後に取出して冷却
する操作を数回繰返して熱衝撃試験を行なった。
上記試験の結果、従来の半導体装置はパシベーションク
ラックが発生したが、本発明に係る半導体装置はパシベ
ーションクラックの発生は皆無であった。また、従来の
半導体装置はリード全体に樹脂パッケージからの剥れが
生じたが、本発明の半導体装置はリードのつけ根付近の
剥れのみに止まった。さらに、従来の半導体装置は、恒
温槽における吸湿率がo、2wt%以上になり、熱衝撃
試験により多くのパッケージクラックが発生したが、本
発明の半導体装置は吸湿率が0.2Vt %以下に止ま
り、熱衝撃試験によってもパッケージクラックは発生し
なかった。
また、半導体装置は、半導体チップか大きくなるほど熱
収縮又は熱膨張による樹脂パッケージの変化量が大きく
なり、半導体チップ及びリードフレームと樹脂パッケー
ジとの密若度が低下し、パッケージクラックが発生し易
いので、この面から両者を比較したところ、外形寸法が
14mm X 20mmの樹脂パッケージの半導体装置
の場合、従来の半導体装置は半導体チップの大きさが3
0m112程度でパッケージクラックが発生しはじめた
が、本発明に係る半導体装置では、半導体チップの大き
さが100m+w2程度まではパッケージクラックが発
生しないことがわかった。
第2図は本発明の別の実施例を示すもので、本実施例に
おいては第1の樹脂パッケージ7aを断面楕円形、平面
円形に形成し、その外周に第2の樹脂パッケージ7bを
設けたもので、第1の樹脂パッケージ7aをこのような
形状とすることにより、熱収縮応力及び熱膨張応力を全
周に亘ってほぼ均一に分散させることができる。
第3図は本発明のさらに別の実施例を示すもので、本実
施例においては、第、1、第2の樹脂パッケージ7a、
7bの外周に、さらに第3の樹脂パッケージ7cを設け
て、樹脂パッケージ7を3層に構成したものである。こ
のように構成したことにより、前記2層の場合の機能を
さらに向上させることができる。
第4図、第5図は本発明の他の実施例を示すもので、第
4図の実施例は第1の樹脂パッケージ7aの外周に四部
9を設けたもの、第5図の実施例は第1、第2の樹脂パ
ッケージ7a、7bの外周にそれぞれ四部9を設けたも
ので、何れも外側の樹脂パッケージとの密着性を調整す
るようにしたものである。
上記の実施例では、第1、第2(及び第3)の樹脂パッ
ケージ7a、7b(7c)を、fi’ilれも同一性質
のプラスチック(エポキシ樹脂)でパッケージした場合
を示したが、例えば第1の樹脂パッケージ7aを熱可塑
性樹脂で、また第2の樹脂パッケージ7bを熱硬化性樹
脂でパッケージしてもよく、あるいは第1の樹脂パッケ
ージ7aを低応力エポキシ樹脂、第2の樹脂パッケージ
7bを通常のエポキシ樹脂でパッケージしてもよい。さ
らに第1の樹脂パッケージ7aをエポキシ樹脂、第2の
樹脂パッケージ7bをジアレルフタレート樹脂、第3の
樹脂パッケージ7Cをポリイミド樹脂でパッケージする
など、層によって性質の異なる樹脂を使用し、複合的効
果が得られるようにしてもよい。
また、上記の実施例では、樹脂パッケージを2層又は3
層に構成した場合を示したが、4層以上としてもよく、
さらに外側の樹脂パッケージ7b。
7cを方形に形成した例を示したが、円筒状、断面楕円
状等に形成してもよい。
[発明の効果] 以上の説明から明らかなように、本発明はプラスチック
からなる半導体装置のパッケージを多層に構成したので
、樹脂パッケージの成型時に発生する熱収縮応力、プリ
ント基板への装着時等に発生する熱膨張応力を分散・低
減化し、また半導体チップ及びダイパッドの端部に集中
する内部応力を低減することができる。このため、樹脂
パッケージと半導体チップ及びリードフレームとの密着
力を向上させると共に、樹脂パッケージの歪及びパシベ
ーシンクラックやパッケージクラックの発生を防止でき
、高品質で信頼性の高い半導体装置を得ることかできる
【図面の簡単な説明】
第1図〜第3図は本発明の実施例を示すもので、それぞ
れ(a)は平面図、(b)は(a)図の1−1゜■−■
、■−■断面図、第4図、第5図は本発明の他の実施例
を示す断面図、第6図は従来の半導体装置の一例の斜視
図、第7図及び第8図はその状態図である。 1:半導体装置、2:リードフレーム、3:ダイパッド
、4:リード、5:半導体チップ、7:樹脂パッケージ
、7a:第1の樹脂パッケージ、7b=第2の樹脂パッ
ケージ、7C:第3の樹脂パッケージ。

Claims (1)

  1. 【特許請求の範囲】  半導体チップとリードフレームのリードとを接続した
    のち、これらをプラスチックで一体的にパッケージして
    なる樹脂封止形の半導体装置において、 前記プラスチックからなるパッケージを多層に構成した
    ことを特徴とする半導体装置。
JP63044121A 1988-02-29 1988-02-29 半導体装置 Pending JPH01220465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63044121A JPH01220465A (ja) 1988-02-29 1988-02-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63044121A JPH01220465A (ja) 1988-02-29 1988-02-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH01220465A true JPH01220465A (ja) 1989-09-04

Family

ID=12682772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63044121A Pending JPH01220465A (ja) 1988-02-29 1988-02-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH01220465A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733791A (en) * 1993-01-29 1998-03-31 National Semiconductor Corporation Methods for fabrication of bipolar device having high ratio of emitter to base area
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
US7812463B2 (en) * 2008-07-10 2010-10-12 National Semiconductor Corporation Packaging integrated circuits for high stress environments
JP2021079624A (ja) * 2019-11-19 2021-05-27 ホシデン株式会社 防水ケーブル、防水ケーブル製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733791A (en) * 1993-01-29 1998-03-31 National Semiconductor Corporation Methods for fabrication of bipolar device having high ratio of emitter to base area
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
US7306974B2 (en) 2002-08-08 2007-12-11 Micron Technology, Inc. Microelectronic devices and methods for manufacturing and operating packaged microelectronic device assemblies
US7812463B2 (en) * 2008-07-10 2010-10-12 National Semiconductor Corporation Packaging integrated circuits for high stress environments
JP2021079624A (ja) * 2019-11-19 2021-05-27 ホシデン株式会社 防水ケーブル、防水ケーブル製造方法

Similar Documents

Publication Publication Date Title
US6281566B1 (en) Plastic package for electronic devices
US5864174A (en) Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6531784B1 (en) Semiconductor package with spacer strips
JP3710633B2 (ja) 半導体集積回路装置
US6385049B1 (en) Multi-board BGA package
US6340837B1 (en) Semiconductor device and method of fabricating the same
KR920008250B1 (ko) 수지밀봉형 반도체장치
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
JPH01220463A (ja) 半導体装置
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPH01220465A (ja) 半導体装置
US20020145207A1 (en) Method and structure for integrated circuit package
US6211563B1 (en) Semiconductor package with an improved leadframe
JP3226244B2 (ja) 樹脂封止型半導体装置
JPS6315448A (ja) 半導体装置
US7417308B2 (en) Stack type package module and method for manufacturing the same
JPH06132444A (ja) 半導体装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
KR0182509B1 (ko) 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지
KR200159861Y1 (ko) 반도체 패키지
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
KR200141125Y1 (ko) 리드프레임의 구조
JPH05152495A (ja) 半導体装置
JPH04199647A (ja) Tab用フィルムキャリア