KR0182509B1 - 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지 - Google Patents

연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR0182509B1
KR0182509B1 KR1019960022327A KR19960022327A KR0182509B1 KR 0182509 B1 KR0182509 B1 KR 0182509B1 KR 1019960022327 A KR1019960022327 A KR 1019960022327A KR 19960022327 A KR19960022327 A KR 19960022327A KR 0182509 B1 KR0182509 B1 KR 0182509B1
Authority
KR
South Korea
Prior art keywords
chip
leads
lead frame
package
bonding pads
Prior art date
Application number
KR1019960022327A
Other languages
English (en)
Other versions
KR970003904A (ko
Inventor
정도수
손해정
정현조
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960022327A priority Critical patent/KR0182509B1/ko
Publication of KR970003904A publication Critical patent/KR970003904A/ko
Application granted granted Critical
Publication of KR0182509B1 publication Critical patent/KR0182509B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 연장된 타이 바들을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, LOC(lead on chip) 구조의 리드 프레임의 타이 바를 칩과 접착되도록 길게 연장하고, 그 접착에 있어서, 폴리이미드 테이프 또는 액상 접착제를 사용하고, 종래 폴리이미드 테이프에 의해 접착되던 칩과 내부 리드들간의 간격으로 인하여 와이어 본딩 시에 발생되는 본딩 와이어의 기계적 응력을 제거하기 위하여 칩과 내부 리드들간의 간격이 없도록 내부 리드들이 하향 절곡된 리드 프레임을 적용함으로써, 대형화되는 칩의 크기에 대응되어 폴리이미드 테이프의 점유 면적이 증가됨에 의해 발생되던 칩과 내부 리드간의 박리 현상 및 내부 리드들과 칩간의 개재된 폴리이미드 테이프의 접착 불량과 보이드를 방지하기 위하여, 내부 리드들간의 일정한 간격 배치로 인한 커플링 효과(coupling effect)가 내부 리드들의 간격을 자유롭게 배치할 수 있도록 함으로써, 방지되는 특징을 갖는다.

Description

연장된 타이 바(tia-bar)를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지
제1도는 종래 기술에 의한 리드 프레임을 나타내는 평면도.
제2도는 제1도의 리드 프레임을 이용한 패키지를 일부 절개하여 나타내는 사시도.
제3도는 제2도의 3-3선을 따라 자른 단면도.
제4도는 제2도의 4-4선을 따라 자른 단면도.
제5도는 본 발명의 실시 예에 의한 연장된 타이 바를 갖는 리드 프레임을 나타내는 사시도.
제6도는 제5도의 리드 프레임을 이용한 패키지를 일부 절개하여 나타내는 사시도.
제7도는 제6도의 7-7선을 따라 자른 단면도.
제8도는 제6도의 8-8선을 따라 자른 단면도.
제9도는 본 발명의 실시 예에 의한 연장된 타이 바를 갖는 리드 프레임을 나타내는 사시도.
제10도는 제9도의 타이 바의 저면을 나타내는 사시도.
제11도는 제9도의 리드 프레임을 이용한 패키지를 일부 절개하여 나타내는 사시도.
제12도는 제11도의 칩과 타이 바가 접착되는 상태를 나타내는 결합 사시도.
제13도는 제11도의 13-13선을 따라 자른 단면도.
제14도는 제11도의 14-14선을 따라 자른 단면도.
* 도면의 주요부분에 대한 부호의 설명
110, 210 : 칩 120, 220 : 리드
122, 222 : 내부 리드 124, 224 : 외부 리드
130 : 폴리이미드 테이프 140, 240 : 타이 바
150, 250 : 리드 프레임 160, 260 : 본딩 와이어
180, 280 : 패키지 몸체 200, 300 : 패키지
230 : 액상 접착제 242 : 요홈
244 : 장홈
본 발명은 연장된 타이 바를 갖는 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 리드 프레임 전체를 지지하는 타이 바들을 그 리드 프레임의 내측으로 연장하여 칩과 접착하는 연장된 타이 바를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
에폭시 계열의 성형 수지를 이용하여 봉지된 통상의 플라스틱 패키지는 패키지의 크기에 비하여 탑재할 수 있는 칩 크기에 대한 제약이 많았다.
왜냐 하면, 패키지의 구조상에 있어서, 칩은 다이 패드의 상면에 접착됨으로써 탑재되고, 그 탑재된 칩의 본딩 패드들과 리드 프레임의 각기 대응된 리드들과의 전기적 연결을 위하여, 다이 패드와 리드들간의 간격은 최소한 리드 프레임의 두께만큼은 확보되어야 하기 때문이다.
따라서, 실제 탑재 가능한 칩의 크기는 패키지의 크기에 약 70%가 일반적인 한계이었다.
상기의 단점을 극복하기 위해 제시된 방안이 리드 온 칩(lead on chip, LOC) 패키지와 칩 온 리드(chip on lead, COL) 패키지 등과 같은 구조이다.
특히, LOC 패키지는 대형의 칩의 효과적인 탑재는 물론 칩에 전원을 공급하는 버스 바(bus bar)의 설치가 가능하여 반도체의 전기적 특성 개선에 효과적이다.
따라서, LOC 기술을 반도체 칩 패키지에 도입하게 되면, 칩의 본딩 패드들이 각기 대응된 리드들과 본딩 와이어에 의해 전기적 연결됨에 있어서, 위치 제약을 받지 않기 때문에 칩 설계에 유연성을 갖게 된다.
즉, LOC 구조는 칩의 본딩 패드들의 위치가 가장자리든지 중심이든지 무관하기 때문에 새로운 칩 설계에 유연하게 대처할 수 있는 장점이 있다.
또한, 다이 패드가 없는 구조상 특성에 있어서, 다이 패드와 성형 수지간의 열팽창 계수의 차이에 의하여 발생되던 박리 현상이 미연에 방지된다.
제1도는 종래 기술에 의한 리드 프레임을 나타내는 평면도이다.
제1도를 참조하면, 리드 프레임(50)은 각기 일정한 간격을 두고 이격·배치된 리드들(20)과, 좌우 양측에 각기 배치된 타이 바들(40)을 갖는 구조를 갖는다.
상기 리드들(20)은 칩의 본딩 패드들과 각기 전기적 연결될 내부 리드들(22)과 성형 공정 이후에 패키지 몸체의 외부로 돌출되며 상기 내부 리드들(22)과 각기 일체로 형성된 외부 리드들(24)로 구분된다.
상기 외부 리드들(24)의 말단은 상기 리드 프레임(50)의 상하 양측에 형성된 사이드 레일 부분(45)과 일체로 형성되어 있다.
또한, 상기 타이 바들(40)도 상기 사이드 레일 부분(45)과 일체로 형성되어 있다.
상기 사이드 레일 부분(45)은 상기 리드들(20) 및 타이 바들(40)을 지지하고, 상기 리드 프레임(50)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 상기 내부 리드들의 하면에 양면 접착성 폴리이미드 테이프(30)가 각기 부착되어 있다.
좀 더 상세히 설명하면, 상기 테이프들(30)은 배치된 위치가 동일한 내부 리드들(22), 예를 들어 상하 좌우의 각기 6개씩의 내부 리드들(22)의 하면에 각기 부착되어 있는 것이다.
제2도는 제1도의 리드 프레임을 이용한 패키지를 일부 절개하여 나타내는 사시도이다.
제3도는 제2도의 3-3선을 따라 자른 단면도이다.
제4도는 제2도의 4-4선을 따라 자른 단면도이다.
제2도∼제4도를 참조하면, LOC 패키지(100)는 침(10)의 상면과 내부 리드들(22)의 하면이 양면 접착성 폴리이미드 테이프들(30)에 의해 접착되어 있다.
여기서, 상기 테이프들(30)은 상기 칩(10)의 본딩 패드들이 형성되지 않는 부분에 각기 접착되어 있다.
그리고, 상기 테이프들(30)은 배치된 위치가 동일한 내부 리드들(22), 예를 들어 상하 좌우의 각기 6개씩의 내부 리드들(22)의 하면에 각기 부착되어 상기 칩(10)의 각기 위치가 다른 상면과 접착되어 있다.
상기 칩(10)의 중심 부분에 형성된 본딩 패드들은 각기 대응된 상기 내부 리드들(22)과 각기 본딩 와이어들(80)에 의해 각기 전기적 연결되어 있다.
또한, 패키지 몸체(80)는 상기 칩(10), 내부 리드들(22) 및 본딩 와이어들(80)을 포함하는 전기적 연결 부분과 상기 리드 프레임의 좌우 양측에 형성된 타이 바들(40)을 외부의 환경으로부터 보호하기 위해 에폭시 계열의 성형 수지에 의해 성형된 부분들이다.
상기 패키지 몸체(80)의 외부로 돌출된 외부 리드들(24)은 제1도에서 언급된 바와 같이 상기 내부 리드들(22)과 각기 일체로 형성되어 있다.
그리고, 상기 외부 리드들(24)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.
본 도면은 LOC 패키지(100)는 표면 실장형 패키지를 나타내고 있다.
그러나, 이와 같은 구조는 다음과 같은 단점을 내포하고 있다.
내부 리드의 하면에 부착된 테이프는 칩의 상면과 열 압착 방법에 의하여 접착되기 때문에 그 테이프가 부착된 내부 리드들의 간격이 동일하지 않는다면, 칩과의 접착에 있어서 들뜸에 의한 불완 접착이나 보이드(void)가 발생된다.
따라서, 이와 같은 불량을 방지하기 위하여, 테이프가 부착되는 부분의 내부 리드들의 간격을 동일하게 배치하여야 한다.
결과적으로, 내부 리드들은 그들간의 전기적 간섭에 의한 커플링 효과(coupling effect)를 방지할 수 있는 충분한 간격이 보장되지 않는다.
따라서, 커플링 효과에 의하여 패키지의 성능은 저하된다.
더욱기, 폴리이미드 테이프는 흡습하는 성질이 있다.
따라서, 대형 칩이 탑재되면 될수록 폴리이미드 테이프의 점유 면적은 증가되고, 그에 따라 테이프의 흡습량도 증가된다.
여기서, 테이프의 흡습량은수증기 분위기의 고온 고압 상태에서 패키지의 신뢰성 검사를 하는 단계에 의한 흡습량을 의미하며, 미량이지만 전자 장치 등에 실장되어 사용됨에 의해 흡습되는 양을 포함하기도 한다.
결과적으로, 내부 리드들과 칩간의 접착이 불완전하게 되어 박리되는 현상이 발생된다.
즉, 패키지의 성능은 저하된다.
따라서, 본 발명의 목적은 대형화되는 칩의 크기에 대응되어 폴리이미드 테이프의 점유 면적이 증가되는 것을 일정하게 유지 또는 다른 접착제를 이용함으로써, 그 폴리이미드 테이프와 칩간의 박리를 방지하는 것이다.
또한, 본 발명의 다른 목적은 일정한 간격으로 이격·배치되어야 하던 내부 리드들의 간격을 자유롭게 배치할 수 있도록 함으로써, 인접된 내부 리드들간의 커플링 효과에 의한 패키지의 성능 저하를 방지하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 실장될 칩의 일면 상에 배치되며, 그 칩의 일면에 형성된 복수 개의 본딩 패드들에 각기 대응되어 전기적 연결될 각기 이격된 복수 개의 내부 리드들; 그 내부 리드들과 각기 일체로 형성된 외부 리드들; 적어도 각기 마주보는 양측에 형성되어 있으며, 말단들의 하면에 각기 접착 테이프가 부착되어 있으며, 그 각 말단들의 하면과 상기 칩의 일면이 접착되도록 그 마주보는 말단들이 내측으로 연장·형성된 타이 바들; 및 상기 외부 리드들 및 타이 바를 지지하며 상하 말단에 형성된 사이드 레일 부분; 을 포함하는 것을 특징으로 하는 연장된 타이 바(tia-bar)를 갖는 리드 프레임을 제공한다.
상기 목적을 달성하기 위하여, 본 발명은 일면에 복수 개의 본딩 패드들이 형성된 칩; 그 칩의 일면 상에 배치되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적 연결된 각기 이격된 복수 개의 내부 리드들; 적어도 각기 마주보는 양측에 형성되어 있으며, 말단들에 하면에 각기 접착 테이프가 부착되어 있으며, 그 마주보는 말단들이 내측으로 연장·형성되어 그 각 말단들의 하면과 상기 칩의 일면이 접착된 타이 바들; 상기 칩 및 상기 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들;을 포함하는 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 제공한다.
상기 목적을 달성하기 위하여, 본 발명은 실장될 칩의 일면 상에 배치되며, 그 칩의 일면에 형성된 복수 개의 본딩 패드들에 각기 대응되어 전기적 연결될 각기 이격된 복수개의 내부 리드들; 그 내부 리드들과 각기 일체로 형성된 외부 리드들; 적어도 각기 마주보는 양측에 형성되어 있으며, 말단들의 하면에 형성된 요홈드에 각기 액상 접착제가 충전되어 있으며, 말단들의 하면에 형성된 요홈들에 각기 액상 접착제가 충전되어 있으며, 그 각 말단들의 하면과 상기 칩의 일면이 접착되도록 그 마주보는 말단들이 내측으로 연장·형성된 타이 바들; 및 상기 외부 리드들 및 타이 바를 지지하며 상하 말단에 형성된 사이드 레일 부분; 을 포함하는 것을 특징으로 하는 연장된 타이 바(tia-bar)를 갖는 리드 프레임을 제공한다.
상기 목적을 달성하기 위하여, 본 발명은 일면에 복수 개의 본딩 패드들이 형성된 칩; 그 칩의 일면 상에 배치되어 있으며; 그 본딩 패드들에 각기 대응되어 전기적 연결이 각기 이격된 복수 개의 내부 리드들; 적어도 각기 마주보는 양측에 형성되어 이으며, 각 말단들의 하면에 형성된 요홈들에 각기 액상 접착제가 충전되어 있으며, 그 마주보는 말단들이 내측으로 연장·형성되어 그 각 말단들의 하면과 상기 칩의 일면이 접착된 타이 바들; 상기 칩 및 상기 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들; 을 포함하는 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제5도는 본 발명의 실시 예에 의한 연장된 타이 바를 갖는 리드 프레임을 나타내는 사시도이다.
제5도를 참조하면, 리드 프레임(150)은 각기 일정한 간격을 두고 이격·배치된 리드들(120)과, 좌우 양측에 각기 배치되어 있으며, 각기 리드 프레임(150)의 내측으로 길게 연장된 타이 바들(140)을 갖는 구조를 갖는다.
상기 리드들(120)은 칩의 본딩 패드들과 각기 전기적 연결될 내부 리드들(122)과 성형 공정 이후에 패키지 몸체의 외부로 돌출되며 상기 내부 리드들(122)과 각기 일체로 형성된 외부 리드들(124)로 구분된다.
상기 외부 리드들(124)의 말단은 상기 리드 프레임(150)의 상하 양측에 형성된 사이드 레일 부분(145)과 일체로 형성되어 있다.
또한, 상기 타이 바들(140)도 상기 사이드 레일 부분(145)과 일체로 형성되어 있다.
상기 사이드 레일 부분(145)은 상기 리드들(120) 및 타이 바들(140)을 지지하고, 상기 리드 프레임(150)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 상기 타이 바들(140)의 하면에 양면 접착성 폴리이미드 테이프(130)가 각기 부착되어 있다.
좀 더 상세히 설명하면, 상기 테이프들(130)은 상기 타이 바들(140)의 하면에 부착되어 있으며, 그 테이프(130)에 의하여 칩과 상기 타이 바들(140)이 접착된다.
또한, 상기 내부 리드들(122)은 제1도 종래 기술에 의한 리드 프레임(50)의 내부 리드들(22)과는 달리 칩의 본딩 패드들과 각기 전기적 연결될 부분이 다운-셋(down-set)되어 있다.
상기 내부 리드들(122)의 다운-셋에 대해서는 후술(後述)하기로 한다.
상기 리드 프레임(150)은 상기 내부 리드들(122)간의 간격을 종래 구조의 리드 프레임(50)과는 달리 자유롭게 설계할 수 있다.
왜냐하면, 상기 리드 프레임(150)은 하면에 폴리이미드 테이프가 접착되지 않기 때문이다.
이는 전술된 제2도∼제4도의 설명에 있어서, 테이프(30)의 불량을 방지하기 위하여 동일한 간격을 갖도록 내부 리드들을 설계함으로써 발생되던 커플링 효과가 미연에 방비될 수 있는 것이다.
상기 리드 프레임(150)은 좌우 양측에 각기 형성된 타이 바들(130)에 대해서만 언급을 하였지만, 이에 한정되지 않고 상하 또는 상하 좌우 측에 타이 바들이 형성된 경우에도 적용된다.
제6도는 제5도의 리드 프레임을 이용한 패키지를 일부 절개하여 나타내는 사시도이다.
제7도는 제6도의 7-7선을 따라 자른 단면도이다.
제8도는 제6도의 8-8선을 따라 자른 단면도이다.
제6∼제8도를 참조하면, LOC 패키지(200)는 칩(110)의 상면과 제5도에 나타나 있는 바와 같은 리드 프레임(150)의 타이 바들(140)이 그 타이 바들(140)의 하면에 부착된 양면 접착성 폴리이미드 테이프들(130)에 의해 접착되어 있다.
여기서, 상기 테이프(130)는 상기 칩(110)의 본딩 패드들이 형성되지 않는 부분에 접착되어 있다.
상기 칩(110)의 중심 부분에 형성된 본딩 패드들은 각기 대응된 상기 내부 리드들(122)과 각기 본딩 와이어들(160)에 의해 각기 전기적 연결되어 있다.
또한, 패키지 몸체(180)는 상기 칩(110), 내부 리드들(122) 및 본딩 와이어들(160)을 포함하는 전기적 연결 부분과 상기 리드 프레임의 좌우 말단에 형성된 타이 바들(140)을 외부의 환경으로부터 보호하기 위해 에폭시 계열의 성형 수지에 의해 성형된 부분이다.
상기 패키지 몸체(180)의 외부로 돌출된 외부 리드들(124)은 제 5도에서 언급된 바와 같이 상기 내부 리드들(122)과 각기 일체로 형성되어 있다.
그리고, 상기 외부 리드들(124)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.
본 도면의 LOC 패키지(200)는 표면 실장형 패키지를 나타내고 있다.
여기서, 상기 내부 리드들(122)의 형상에 대하여 좀 더 상세히 설명하면, 내부 리드들(122)은 상기 칩(110)이 상면에 배치되어 있다.
그리고, 본 발명의 리드 프레임(150)은 상기 타이 바들(130)과 상기 칩(110)이 접착되어 있으며, 상기 내부 리드들(122)과 상기 칩(110)은 접착되어 있지 않다.
따라서, 상기 내부 리드들(122)은 제1도의 리드 프레임(50)의 내부 리드들(22)과 칩(10)간에 테이프(30)가 개재되어 있지 않기 때문에, 상기 내부 리드들(122)이 상기 칩(110)의 상면에 근접 또는 기계적 접촉이 되도록 다운-셋 절곡되어 있다.
상기와 같이 내부 리드들(122)이 다운-셋되어 있지 않는다면, 상기 칩(110)의 상면과 이격되기 때문에, 상기 칩(110)의 본딩 패드들과 각기 대응된 상기 내부 리드들(122)이 각기 본딩 와이어들(160)에 의해 전기적 연결되는 경우에 본딩 와이어의 불량이 발생된다.
이를 좀 더 상세히 설명하면, 상기 본딩 와이어(160)가 상기 칩(110)의 본딩 패드에 볼을 형성하여 볼 본딩된 후, 그 본딩 패드에 대응된 내부 리드(122)의 상면에 스티치(stitch) 본딩된다.
이 때, 전술된 내부 리드(122)와 칩(110)간의 이격이 존재한다면, 본딩 와이어(160)는 상기 내부 리드(122)의 상면을 가압하게 되고, 그 내부 리드(122)는 하방(下方)으로 변위(變位)가 발생되면서 최종적으로 스티치 본딩된다.
그러나, 상기 하방으로 변위가 발생된 내부 리드(122)는 탄성에 의해서 스티치 본딩된 후, 원래의 위치로 복귀하게 되고, 이로 인하여 본딩 와이어(160)는 압축 응력을 받게 된다.
따라서, 본딩 와이어(160)의 취약점인 상기 내부 리드(122)와 스티치 본딩디　 부분에서 외어어 힐 크랙(wire hill crack)이 발생된다.
결과적으로 패키지(200)의 신뢰성이 저하되는 것이다.
상기와 같은 이유에 의해서 본 발명의 리드 프레임(150)은 상기 내부 리드들은 (122)의 하면과 상기 칩(110)의 상면과의 이격을 가급적 없앤 것이다.
또한, 상기 타이 바들(140)에 대하여 좀 더 상세히 설명하면, 타이 바들(140)은 리드 프레임(150)의 내측으로 길게 연장되어 있으며, 그 타이 바들(140)의 말단 하부에 부착된 테이프(130)에 의해 상기 칩(110)의 상면과 접착되어 있다.
이 때, 상기 칩(110)의 상면과 접착되는 부분의 면적은 상기 칩(110)의 하중을 극복할 수 있는 동시에 패키지(200)의 신뢰성이 보장되는 정도의 면적이다.
즉, 폴리이미드 테이프(130)는 상기 칩(110)의 하중을 기계적으로 극복·대응될 수 있는 점유 면적을 갖는다.
또한, 그 테이프(130)의 점유 면적은 흡습에 의한 테이프(130)와 칩(110)의 박리를 방지할 수 있어야 한다.
이는, 본 발명에 의한 패키지(200)의 테이프 점유 면적은 제2도에 나타난 바와 같은 패키지(100)의 테이프 점유 면적에 비하여 월등히 적다.
제9도는 본 발명의 다른 실시 예에 의한 연장된 타이 바를 갖는 리드 프레임을 나타내는 사시도이다.
제10도는 제9도의 타이 바들의 저면을 나타내는 사시도이다.
제9도 및 제10도를 참조하면, 리드 프레임(250)은 각기 일정한 간격을 두고 이격·배치된 리드들(220)과, 좌우 양측에 긱가 배치되어 있으며, 각기 리드 프레임(250)의 내측으로 길게 연장·분리된 타이 바들(240)을 갖는 구조를 갖는다.
상기 리드들(220)은 칩의 본딩 패드들과 각기 전기적 연결될 내부 리드들(222)과 성형 공정 이후에 패키지 몸체의 외부로 돌출되며 상기 내부 리드들(222)과 각기 일체로 형성된 외부 리드들(224)로 구분된다.
상기 외부 리드들(224)의 말단은 상기 리드 프레임(250)의 상하 양측에 형성된 사이드 레일 부분(245)과 일체로 형성되어 있다.
또한, 상기 타이 바들(240)도 상기 사이드 레일 부분(245)과 일체로 형성되어 있다.
상기 사이드 레일 부분(245)은 상기 리드들(220) 및 타이 바들(240)을 지지하고, 상기 리드 프레임(250)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 상기 타이 바들(240)의 하면에 액상(液狀) 접착제(230)가 각기 도포되어 있다.
좀 더 상세히 설명하면, 상기 액상 접착제(230)는 상기 각기 분리된 타이 바들(240)의 말단 각 하면에 형성된 요(凹)홈(242)에 충전(充塡)되어 있다.
이 때, 충전된 액상 접착제(230)는 완전하게 경화(硬化)되지 않은 B 스테이지 상태이다.
즉, 겔(gel) 상태이다.
또한, 상기 타이 바들(240)은 상기 요홈(242)에 액상 접착제(230)가 충전된 후에 흘러 넘침( overflowing)을 방지하기 위하여 그 요홈(242)의 인접된 부분에 장홈(groove;244)이 형성되어 있다.
그리고, 상기 액상 접착제(230)는 상기 요홈(242)의 상면으로 볼록하게 충전되어 있다.
상기 내부 리드들(222)은 제 5도의 리드 프레임(150)의 내부 리드들(122)과 동일하게 다운-셋(down-set)이 되어 있다.
상기 내부 리드들(222)의 다운-셋은 제5도의 내부 리드들(122)과 동일한 목적에 의하여 절곡된 것이다.
상기 리드 프레임(250)은 좌우 양측에 각기 형성된 타이 바들(230)에 대해서만 언급을 하였지만, 이에 한정하지 않고 상하 또는 상하 좌우 측에 타이 바들이 형성된 경우에도 적용된다.
제11도는 제9도의 리드 프레임을 이용한 패키지를 일부 절개하여 나타내는 사시도이다.
제12도는 제11도의칩과 타이 바가 접착되는 상태를 나타내는 결합 사시도이다.
제13도는 제11도의 13-13선을 따라 자른 단면도이다.
제14도는 제11도의 14-14선을 따라 자른 단면도이다.
제11도∼제14도를 참조하면,
제11∼제14도를 참조하면, LOC 패키지(300)는 칩(210)의 상면과 제9도에 나타나 있는 바와 같은 리드 프레임(250)의 타이 바들(240)이 그 타이 바들(240)의 하면에 형성된 요홈(242)에 충전된 액상 접착제(230)에 의해 접착되어 있다.
여기서, 상기 액상 접착제(230)는 상기 칩(210)의 본딩 패드들이 형성되지 않는 부분에 접착되어 있다.
상기 칩(210)의 중심 부분에 형성된 본딩 패드들은 각기 대응된 상기 내부 리드들(222)과 각기 본딩 와이어들(260)에 의해 각기 전기적 연결되어 있다.
또한, 패키지 몸체(280)는 상기 칩(210), 내부 리드들(222) 및 본딩 와이어들(260)을 포함하는 전기적 연결 부분과 상기 리드 프레임의 좌우 말단에 형성된 타이 바들(240)을 외부의 환경으로부터 보호하기 위해 에폭시 계열의 성형 수지에 의해 성형된 부분이다.
상기 패키지 몸체(280)의 외부로 돌출된 외부 리드들(224)은 제 9도에서 언급된 바와 같이 상기 내부 리드들(222)과 각기 일체로 형성되어 있다.
그리고, 상기 외부 리드들(224)은 실장될 전자 장치에 각기 대응되도록 절곡되어 있다.
본 도면의 LOC 패키지(300)는 표면 실장형 패키지를 나타내고 있다.
여기서, 상기 내부 리드들(222)의 형상에 대하여 좀 더 상세히 설명하면, 내부 리드들(222)은 상기 칩(210)이 상면에 배치되어 있다.
그리고, 본 발명의 리드 프레임(250)은 상기 타이 바들(230)과 상기 칩(210)이 접착되어 있으며, 상기 내부 리드들(222)과 상기 칩(210)은 접착되어 있지 않다.
따라서, 상기 내부 리드들(222)은 제1도의 리드 프레임(50)의 내부 리드들(22)과 칩(10)간에 테이프(30)가 개재되어 있지 않기 때문에, 상기 내부 리드들(222)이 상기 칩(210)의 상면에 근접 또는 기계적 접촉이 되도록 다운-셋 절곡되어 있다.
이와 같이 상기 내부 리드들(222)의 다웃-셋 절곡은 본 발명의 일 실시 예인 제5∼제8도에서 언급된 목적과 동일하기 때문에 상세한 설명은 생략하기로 한다.
또한, 상기 타이 바들(240)에 대하여 좀 더 상세히 설명하면, 타이 바들(240)은 리드 프레임(250)의 내측으로 길게 연장 분리되어 있으며, 그 타이 바들(140)의 각기 분리된 말단에 형성된 요홈들(242)에 충전된 액상 접착제(230)에 의해 상기 칩(210)의 상면과 접착되어 있다.
이 때, 상기 칩(210)의 상면과 접착되는 부분의 면적은 상기 칩(210)의 하중을 극복할 수 있는 동시에 패키지(300)의 신뢰성이 보장되는 정도의 면적이다.
즉, 액상 접착제(230)는 상기 칩(210)의 하중을 기계적으로 극복·대응될 수 있는 정도의 면적과 접착력을 가져야 한다.
또한, 상기 액상 접착제(230)를 이용한 본 발명의 패키지(200)는 폴리이미드 테이프를 사용함에 있어서 요구되는 고 단가(高 單價)의 정밀한 테이프 절단 장치가 필요치 않는다.
좀 더 상세히 설명하면, 본 발명의 패키지(300)는 상기 요홈들(242)에 충전되는 액상 접착제(230)가 주사기와 같은 주입 수단에 의해 주입되는 간단한 공정에 의해 제작되기 때문에 저 단가의 패키지(300) 제조가 가능하게 된 것이다.
따라서, 본 발명에 의한 구조에 따르면, 다음과 같은 효과가 있다.
우선, 본 발명의 일 실시 예인 패키지는 폴리이미드 테이프의 점유 면적이 대형화되는 칩의 크기에 대응하여 증가되지 않고 일정하게 유지되는 동시에 점유 면적이 종래 구조에 비하여 월등히 감소하였기 때문에 흡습에 의한 내부 리드들과 칩간의 박리를 방지하는 효과가 있다.
또한, 본 발명의 다른 실시 예인 패키지는 액상 접착제가 저 단가의 주입 수단에 의해 충전되기 때문에 저 단가의 패키지를 구현할 수 있는 동시에 대형화되는 칩의 크기에 대응하여 일정한 액상 접착제의 점유 면적을 유지하는 장점이 있다.
더욱이, 상기 두 가지 실시 예에 있어서, 패키지들은 내부 리드들의 간격을 자유롭게 배치할 수 있기 때문에 근접된 내부 리드들간의 커플링 효과를 방지할 수 있는 효과가 있다.
본 발명은 전술된 바와 같이 2가지의 실시 예에 한(限)하여 언급하였지만, 이에 한정하지 않고, 본 발명이 속하는 기술 분야의 자라면 이를 이용하여 용이하게 다른 실시를 할 수 있음은 자명하다.

Claims (18)

  1. 실장될 칩의 일면 상에 배치되며, 그 칩의 일면에 형성된 복수 개의 본딩 패드들에 각기 대응되어 전기적 연결될 각기 이격된 복수 개의 내부 리드들; 그 내부 리드들과 각기 일체로 형성된 외부 리드들; 적어도 각기 마주보는 양측에 형성되어 있으며, 말단들의 하면에 각기 접착 테이프가 부착되어 있으며, 그 각 말단들의 하면과 상기 칩의 일면이 접착되도록 그 마주보는 말단들이 내측으로 연장·형성된 타이 바들; 및 상기 외부 리드들 및 타이 바를 지지하며 상하 말단에 형성된 사이드 레일 부분; 을 포함하는 것을 특징으로 하는 연장된 타이 바(tia-bar)를 갖는 리드 프레임.
  2. 제1항에 있어서, 상기 내부 리드들이 상기 본딩 패드들에 각기 대응되어 전기적 연결될 말단 부분이 하향으로 절곡된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  3. 제2항에 있어서, 상기 절곡된 내부 리드들의 말단 부분이 상기 실장될 칩의 일면과 접촉되는 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  4. 제1항에 있어서, 상기 접착 테이프가 폴리이미드 테이프인 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  5. 일면에 복수 개의 본딩 패드들이 형성된 칩; 그 칩의 일면 상에 배치되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적 연결된 각기 이격된 복수 개의 내부 리드들; 적어도 각기 마주보는 양측에 형성되어 있으며, 말단들에 하면에 각기 접착 테이프가 부착되어 있으며, 그 마주보는 말단들이 내측으로 연장·형성되어 그 각 말단들의 하면과 상기 칩의 일면이 접착된 타이 바들; 상기 칩 및 상기 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들; 을 포함하는 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  6. 제5항에 있어서, 상기 내부 리드들이 상기 본딩 패드들에 각기 대응되어 전기적 연결된 말단 부분이 하향으로 절곡된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  7. 제6항에 있어서 상기 절곡된 내부 리드들의 말단 부분이 상기 칩의 일면과 접촉된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  8. 제5항에 있어서, 상기 접착 테이프가 폴리이미드 테이프인 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  9. 실장될 칩의 일면 상에 배치되며, 그 칩의 일면에 형성된 복수 개의 본딩 패드들에 각기 대응되어 전기적 연결될 각기 이격된 복수 개의 내부 리드들; 그 내부 리드들과 각기 일체로 형성된 외부 리드들; 적어도 각기 마주보는 양측에 형성되어 있으며, 말단들의 하면에 형성된 요홈들에 각기 액상 접착제가 충전되어 있으며, 그 말단들의 하면과 상기 칩의 일면이 접착되도록 그 마주보는 말단들이 내측으로 연장·형성된 타이 바들; 및 상기 외부 리드들 및 타이 바를 지지하며 상하 말단에 형성된 사이드 레일 부분;을 포함하는 것을 특징으로 하는 타이 바(tia-bar)를 갖는 리드 프레임.
  10. 제9항에 있어서, 상기 내부 리드들이 상기 본딩 패드들에 각기 대응되어 전기적 연결될 말단 부분이 하향으로 절곡된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  11. 제10항에 있어서, 상기 절곡된 내부 리드들의 말단 부분이 상기 실장될 칩의 일면과 접촉되는 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  12. 제9항에 있어서, 상기 액상 접착제의 상태가 겔 상태인 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  13. 제9항에 있어서, 상기 액상 접책제가 상기 요홈에 대하여 볼록하게 충전된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  14. 제9항에 있어서, 장홈이 상기 타이 바의 요홈이 형성된 인접 부분에 형성된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임.
  15. 일면에 복수 개의 본딩 패드들이 형성된 칩; 그 칩의 일면 상에 배치되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적 연결된 각기 이격된 복수 개의 내부 리드들; 적어도 각기 마주보는 양측에 형성되어 있으며, 각 말단들의 하면에 형성된 요홈들에 각기 액상 접착제가 충전되어 있으며, 그 마주보는 말단들이 내측으로 연장·형성되어 그 각 말단들의 하면과 상기 칩의 일면이 접착된 타이 바들; 상기 칩 및 상기 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들;을 포함하는 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  16. 제15항에 있어서, 상기 내부 리드들이 상기 본딩 패드들에 각기 대응되어 전기적 연결될 말단 부분이 하향으로 절곡된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  17. 제16항에 있어서, 상기 절곡된 내부 리드들의 말단 부분이 상기 실장될 칩의 일면과 접촉되는 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  18. 제15항에 있어서, 장홈이 상기 타이 바의 요홈이 형성된 인접 부분에 형성된 것을 특징으로 하는 연장된 타이 바를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
KR1019960022327A 1995-06-29 1996-06-19 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지 KR0182509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022327A KR0182509B1 (ko) 1995-06-29 1996-06-19 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR95-18132 1995-06-29
KR19950018132 1995-06-29
KR1019960022327A KR0182509B1 (ko) 1995-06-29 1996-06-19 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR970003904A KR970003904A (ko) 1997-01-29
KR0182509B1 true KR0182509B1 (ko) 1999-03-20

Family

ID=19418751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022327A KR0182509B1 (ko) 1995-06-29 1996-06-19 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지

Country Status (2)

Country Link
JP (1) JP2801890B2 (ko)
KR (1) KR0182509B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003261856A1 (en) * 2003-08-29 2005-03-29 Renesas Technology Corp. Lead frame and method of manufacturing the lead frame

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280562A (ja) * 1990-03-29 1991-12-11 Hitachi Ltd リードフレーム及び半導体装置樹脂封止方法
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices
JP2874483B2 (ja) * 1992-10-05 1999-03-24 松下電器産業株式会社 半導体装置
JP2780927B2 (ja) * 1994-06-07 1998-07-30 日鉄セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
JP2801890B2 (ja) 1998-09-21
JPH0917942A (ja) 1997-01-17
KR970003904A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
US7102217B2 (en) Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US5041902A (en) Molded electronic package with compression structures
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US8698291B2 (en) Packaged leadless semiconductor device
KR100225333B1 (ko) 리이드프레임및반도체장치
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
KR100199262B1 (ko) 반도체장치 및 그 제조방법
KR19980054346A (ko) 반도체소자 적층형 반도체 패키지
US6441400B1 (en) Semiconductor device and method of fabricating the same
KR19980020296A (ko) 반도체 칩 패키지
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
KR0182509B1 (ko) 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지
US6211563B1 (en) Semiconductor package with an improved leadframe
JPH01220465A (ja) 半導体装置
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
JPH0254957A (ja) 半導体装置およびその製造方法
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
KR0185571B1 (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR200141125Y1 (ko) 리드프레임의 구조
KR100195506B1 (ko) 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR0138302Y1 (ko) 와이어 본딩이 용이한 반도체 장치
KR970004618Y1 (ko) 패드가 없는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee