JP2780927B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2780927B2 JP2780927B2 JP6125580A JP12558094A JP2780927B2 JP 2780927 B2 JP2780927 B2 JP 2780927B2 JP 6125580 A JP6125580 A JP 6125580A JP 12558094 A JP12558094 A JP 12558094A JP 2780927 B2 JP2780927 B2 JP 2780927B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- bus bar
- semiconductor chip
- barrier coat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特にＬＯＣ（Lead On
Chip）構造を有する半導体装置に関する。
Chip）構造を有する半導体装置に関する。
【０００２】
【従来の技術】ＬＯＣ構造を有する半導体装置におい
て、該ＬＳＩパッケージに発生するクラックを防止する
ことを目的とした技術は、特開昭６１−２４１９５９号
公報、または特開平４−２８７３５６号公報等に詳しく
開示されている。
て、該ＬＳＩパッケージに発生するクラックを防止する
ことを目的とした技術は、特開昭６１−２４１９５９号
公報、または特開平４−２８７３５６号公報等に詳しく
開示されている。
【０００３】図４に特開平４−２８７３５６号公報に開
示されているＬＯＣ構造を有する半導体装置を示す。図
４はこの半導体装置の斜視図である。図において、半導
体装置ａは、半導体チップｂ上にインナーリードｃとバ
スバーリードｄとを配置するＬＯＣ構造によって構成さ
れているが、半導体チップｂとインナーリードｃおよび
バスバーリードｄとの間には絶縁テープｅが介挿されて
いる。この絶縁テープｅは、ポリミイド系樹脂テープか
らなり、その上下面がインナーリードｃ、バスバーリー
ドｄおよび半導体チップｂにエポキシ系またはポリミイ
ド系接着剤によって各々接着されている。
示されているＬＯＣ構造を有する半導体装置を示す。図
４はこの半導体装置の斜視図である。図において、半導
体装置ａは、半導体チップｂ上にインナーリードｃとバ
スバーリードｄとを配置するＬＯＣ構造によって構成さ
れているが、半導体チップｂとインナーリードｃおよび
バスバーリードｄとの間には絶縁テープｅが介挿されて
いる。この絶縁テープｅは、ポリミイド系樹脂テープか
らなり、その上下面がインナーリードｃ、バスバーリー
ドｄおよび半導体チップｂにエポキシ系またはポリミイ
ド系接着剤によって各々接着されている。
【０００４】
【発明が解決しようとする課題】上記構成の半導体装置
は、バスバーリードとを半導体チップに接合している絶
縁テープの熱膨張率が半導体チップやバスバーリードお
よび樹脂等の他の構成部材の熱膨張率に比べて大きいた
め、温度サイクル試験における低温時に、絶縁テープが
収縮してバスバーリードに撓みが発生する。このバスバ
ーリードの撓みによってバスバーリードのコーナー部に
応力が集中し、ＬＳＩパッケージにクラックが発生す
る。特開平４−２８７３５６号公報では、このクラック
を防止するためには、前記絶縁テープの体積を小さくす
ること等が有効であることが明らかにされている。
は、バスバーリードとを半導体チップに接合している絶
縁テープの熱膨張率が半導体チップやバスバーリードお
よび樹脂等の他の構成部材の熱膨張率に比べて大きいた
め、温度サイクル試験における低温時に、絶縁テープが
収縮してバスバーリードに撓みが発生する。このバスバ
ーリードの撓みによってバスバーリードのコーナー部に
応力が集中し、ＬＳＩパッケージにクラックが発生す
る。特開平４−２８７３５６号公報では、このクラック
を防止するためには、前記絶縁テープの体積を小さくす
ること等が有効であることが明らかにされている。
【０００５】しかし、近年、ますます半導体装置の集積
度が向上し、それに従ってＬＳＩチップのチップサイズ
およびリード本数が増加している。したがって、このよ
うな高集積度の半導体装置では、絶縁テープの体積を小
さくすることに限界があり、ＬＳＩパッケージに発生す
るクラックを完全に防止することができないという問題
がある。
度が向上し、それに従ってＬＳＩチップのチップサイズ
およびリード本数が増加している。したがって、このよ
うな高集積度の半導体装置では、絶縁テープの体積を小
さくすることに限界があり、ＬＳＩパッケージに発生す
るクラックを完全に防止することができないという問題
がある。
【０００６】本発明は上述する問題点に鑑みてなされた
もので、ＬＳＩパッケージに発生するクラックを防止す
ることにできる半導体装置の提供を目的とする。
もので、ＬＳＩパッケージに発生するクラックを防止す
ることにできる半導体装置の提供を目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の半導体装
置は、上記問題を解決するために、樹脂封止型ＬＳＩパ
ッケージによって封止してなるリード・オン・チップ構
造を有する半導体装置であって、半導体チップ上に、絶
縁物からなるアルファバリアコートを配置し、該アルフ
ァバリアコート上に電源電圧および基準電圧をそれぞれ
供給するバスバーリードを直接配置することを特徴とす
る。
置は、上記問題を解決するために、樹脂封止型ＬＳＩパ
ッケージによって封止してなるリード・オン・チップ構
造を有する半導体装置であって、半導体チップ上に、絶
縁物からなるアルファバリアコートを配置し、該アルフ
ァバリアコート上に電源電圧および基準電圧をそれぞれ
供給するバスバーリードを直接配置することを特徴とす
る。
【０００８】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、前記アルファバリアコートが
熱膨張係数３〜４×１０-5／℃以下の絶縁物からなるこ
とを特徴とする。
載の半導体装置において、前記アルファバリアコートが
熱膨張係数３〜４×１０-5／℃以下の絶縁物からなるこ
とを特徴とする。
【０００９】請求項３記載の半導体装置は、請求項１記
載の半導体装置において、アルファバリアコートの厚み
が１０μｍ以上とされることを特徴とする。
載の半導体装置において、アルファバリアコートの厚み
が１０μｍ以上とされることを特徴とする。
【００１０】
【作用】請求項１または請求項２記載の半導体装置によ
れば、リード・オン・チップ構造を有する半導体装置に
おいて、半導体チップ上に配置された絶縁物からなるア
ルファバリアコート上に、電源電圧および基準電圧をそ
れぞれ供給するバスバーリードを直接配置することによ
り、低温の雰囲気下においてバスバーリードのコーナー
部に発生する応力が減少し、樹脂封止型ＬＳＩパッケー
ジにクラックの発生することが防止できる。
れば、リード・オン・チップ構造を有する半導体装置に
おいて、半導体チップ上に配置された絶縁物からなるア
ルファバリアコート上に、電源電圧および基準電圧をそ
れぞれ供給するバスバーリードを直接配置することによ
り、低温の雰囲気下においてバスバーリードのコーナー
部に発生する応力が減少し、樹脂封止型ＬＳＩパッケー
ジにクラックの発生することが防止できる。
【００１１】請求項３記載の半導体装置によれば、請求
項１記載の半導体装置において、アルファバリアコート
の厚みが１０μｍ以上とされるため、インナーリードお
よびバスバーリードと半導体チップ上のボンディングパ
ッドとをボンディングワイヤによって結線する時に半導
体チップに加わる衝撃荷重が減少する。
項１記載の半導体装置において、アルファバリアコート
の厚みが１０μｍ以上とされるため、インナーリードお
よびバスバーリードと半導体チップ上のボンディングパ
ッドとをボンディングワイヤによって結線する時に半導
体チップに加わる衝撃荷重が減少する。
【００１２】
【実施例】図１から図３を参照して、本発明による半導
体装置の一構成例を説明する。図１は本実施例による半
導体装置１の斜視図、図２はこの半導体装置１のＸ−
Ｘ’面の断面図、また図３はＹ−Ｙ’面の断面図であ
る。
体装置の一構成例を説明する。図１は本実施例による半
導体装置１の斜視図、図２はこの半導体装置１のＸ−
Ｘ’面の断面図、また図３はＹ−Ｙ’面の断面図であ
る。
【００１３】これらの図において、半導体チップ２は、
シリコン等の単結晶からなる平板な長方形状のチップで
あり、表面に微細な電気回路が形成されている。３、
３、‥はボンディングパッドである。ボンディングパッ
ド３、３、‥は、半導体チップ２の表面中央部に、長辺
に平行して一列に多数形成されている。
シリコン等の単結晶からなる平板な長方形状のチップで
あり、表面に微細な電気回路が形成されている。３、
３、‥はボンディングパッドである。ボンディングパッ
ド３、３、‥は、半導体チップ２の表面中央部に、長辺
に平行して一列に多数形成されている。
【００１４】また、４はアルファバリアコートであり、
例えば半導体チップ２の表面全体に接着されている。こ
のアルファバリアコート４は、熱膨張係数３〜４×１０
-5／℃のポリミイド系熱硬化型樹脂等ので絶縁材料から
なり、放射線の一種であるα線から半導体チップ２を保
護している。
例えば半導体チップ２の表面全体に接着されている。こ
のアルファバリアコート４は、熱膨張係数３〜４×１０
-5／℃のポリミイド系熱硬化型樹脂等ので絶縁材料から
なり、放射線の一種であるα線から半導体チップ２を保
護している。
【００１５】６、６、‥はＬＳＩリードである。ＬＳＩ
リード６、６、‥は、半導体チップ２の長辺に沿って２
列に多数配置されており、半導体チップ２に形成された
電気回路を半導体装置１の外部回路に接続する。各ＬＳ
Ｉリード６、６、‥において、インナーリード６ａ、６
ａ、‥はＬＳＩパッケージ１１によって封止される部分
であり、アウターリード６ｂ、６ｂ、‥は封止されずに
外部に露出する部分である。ここで、各インナーリード
６ａ、６ａ、‥の先端部は、アルファバリアコート４上
に載置されることにより、半導体チップ２から絶縁され
ている。
リード６、６、‥は、半導体チップ２の長辺に沿って２
列に多数配置されており、半導体チップ２に形成された
電気回路を半導体装置１の外部回路に接続する。各ＬＳ
Ｉリード６、６、‥において、インナーリード６ａ、６
ａ、‥はＬＳＩパッケージ１１によって封止される部分
であり、アウターリード６ｂ、６ｂ、‥は封止されずに
外部に露出する部分である。ここで、各インナーリード
６ａ、６ａ、‥の先端部は、アルファバリアコート４上
に載置されることにより、半導体チップ２から絶縁され
ている。
【００１６】７ａ、７ｂはバスバーリードである。バス
バーリード７ａは、例えば電源に接続される２本のＬＳ
Ｉリード６、６の各インナーリード６ａ、６ａをボンデ
ィングパッド３、３、‥の並び方向に沿って引き延ばし
た形状であり、アルファバリアコート４上に載置される
ことにより、半導体チップ２から絶縁されている。ま
た、基準電圧（ＧＮＤ）に接続される２本のＬＳＩリー
ド６、６についても同様に各インナーリード６ａ、６ａ
をボンディングパッド３、３、‥に沿って引き延ばした
形状でバスバーリード７ｂが形成されており、半導体チ
ップ２の表面にアルファバリアコート４を挟んで配置さ
れている。また、８、８、‥はボンディングワイヤであ
る。ボンディングワイヤ８、８、‥は、ボンディングパ
ッド３、３、‥とインナーリード６ａ、６ａ、‥または
バスバーリード７ａ、７ｂとを電気的に接続する。
バーリード７ａは、例えば電源に接続される２本のＬＳ
Ｉリード６、６の各インナーリード６ａ、６ａをボンデ
ィングパッド３、３、‥の並び方向に沿って引き延ばし
た形状であり、アルファバリアコート４上に載置される
ことにより、半導体チップ２から絶縁されている。ま
た、基準電圧（ＧＮＤ）に接続される２本のＬＳＩリー
ド６、６についても同様に各インナーリード６ａ、６ａ
をボンディングパッド３、３、‥に沿って引き延ばした
形状でバスバーリード７ｂが形成されており、半導体チ
ップ２の表面にアルファバリアコート４を挟んで配置さ
れている。また、８、８、‥はボンディングワイヤであ
る。ボンディングワイヤ８、８、‥は、ボンディングパ
ッド３、３、‥とインナーリード６ａ、６ａ、‥または
バスバーリード７ａ、７ｂとを電気的に接続する。
【００１７】また、９、９は吊りリード、１０、１０は
絶縁テープである。吊りリード９、９は、ボンディング
ワイヤ８、８、‥によってボンディングパッド３、３、
‥とインナーリード６ａ、６ａ、‥あるいはバスバーリ
ード７ａ、７ｂとを結線する場合等に、半導体チップ２
を支持するために、半導体チップ２の短辺に沿って一対
設けられている。絶縁テープ１０、１０は、図３に示す
ように、各々の吊りリード９、９とアルファバリアコー
ト４との間に介装され、半導体チップ２と各々の吊りリ
ード９、９とを電気的に絶縁している。また、絶縁テー
プ１０、１０は、吊りリード９、９とアルファバリアコ
ート４とにそれぞれ接着され、吊りリード９、９を半導
体チップ２に各々固定している。１１はＬＳＩパッケー
ジである。ＬＳＩパッケージ１１は、例えばシリコーン
フィラーを添加したエポキシ系樹脂からなり、半導体装
置１が置かれる周囲環境に対して、半導体チップ２等の
上記各部材を封止している。
絶縁テープである。吊りリード９、９は、ボンディング
ワイヤ８、８、‥によってボンディングパッド３、３、
‥とインナーリード６ａ、６ａ、‥あるいはバスバーリ
ード７ａ、７ｂとを結線する場合等に、半導体チップ２
を支持するために、半導体チップ２の短辺に沿って一対
設けられている。絶縁テープ１０、１０は、図３に示す
ように、各々の吊りリード９、９とアルファバリアコー
ト４との間に介装され、半導体チップ２と各々の吊りリ
ード９、９とを電気的に絶縁している。また、絶縁テー
プ１０、１０は、吊りリード９、９とアルファバリアコ
ート４とにそれぞれ接着され、吊りリード９、９を半導
体チップ２に各々固定している。１１はＬＳＩパッケー
ジである。ＬＳＩパッケージ１１は、例えばシリコーン
フィラーを添加したエポキシ系樹脂からなり、半導体装
置１が置かれる周囲環境に対して、半導体チップ２等の
上記各部材を封止している。
【００１８】上述する構成の半導体装置では、インナー
リードとバスバーリードとが絶縁テープを介することな
く、直接アルファバリアコート上に載置されているた
め、温度サイクル試験における低温時にバスバーリード
の撓みが抑えられ、ＬＳＩパッケージに発生するクラッ
クが防止される。
リードとバスバーリードとが絶縁テープを介することな
く、直接アルファバリアコート上に載置されているた
め、温度サイクル試験における低温時にバスバーリード
の撓みが抑えられ、ＬＳＩパッケージに発生するクラッ
クが防止される。
【００１９】なお、上記構成において、アルファバリア
コートの厚さを１０μｍ以上とすることにより、ボンデ
ィングワイヤをボンディングパッドに結線するときに半
導体チップに加わる衝撃加重を緩和することができるた
め、半導体チップの損傷が防止できる。
コートの厚さを１０μｍ以上とすることにより、ボンデ
ィングワイヤをボンディングパッドに結線するときに半
導体チップに加わる衝撃加重を緩和することができるた
め、半導体チップの損傷が防止できる。
【００２０】
【発明の効果】本発明に係わる半導体装置は、以下のよ
うな優れた効果を奏する。
うな優れた効果を奏する。
【００２１】請求項１または請求項２記載の半導体装置
によれば、半導体チップ上のアルファバリアコート上に
バスバーリードを直接配置するため、温度サイクル試験
における低温時に、バスバーリードが撓んで樹脂封止形
ＬＳＩパッケージに発生するクラックを防止し、半導体
装置の信頼性と寿命が向上する。
によれば、半導体チップ上のアルファバリアコート上に
バスバーリードを直接配置するため、温度サイクル試験
における低温時に、バスバーリードが撓んで樹脂封止形
ＬＳＩパッケージに発生するクラックを防止し、半導体
装置の信頼性と寿命が向上する。
【００２２】また、アルファバリアコートとバスバーリ
ードおよびインナーリードとを接着固定した場合は、バ
スバーリードおよびインナーリードとアルファバリアコ
ートとの接着固定部に熱収縮、膨張時に発生する応力が
アルファバリアコートを介して半導体チップの表面に伝
わり、チップ表面の絶縁膜クラックさらには配線の断線
等の不良が発生するが、バスバーリードおよびインナー
リードとアルファバリアコートを接着固定しない場合に
は、その応力が緩和され、テープ表面の絶縁膜クラック
や配線の断線等の不良が減少する。
ードおよびインナーリードとを接着固定した場合は、バ
スバーリードおよびインナーリードとアルファバリアコ
ートとの接着固定部に熱収縮、膨張時に発生する応力が
アルファバリアコートを介して半導体チップの表面に伝
わり、チップ表面の絶縁膜クラックさらには配線の断線
等の不良が発生するが、バスバーリードおよびインナー
リードとアルファバリアコートを接着固定しない場合に
は、その応力が緩和され、テープ表面の絶縁膜クラック
や配線の断線等の不良が減少する。
【００２３】請求項３記載の半導体装置によれば、イン
ナーリードあるいはバスバーリードにボンディングワイ
ヤを結線する時に生じるの半導体チップに加わる衝撃荷
重が減少するため、半導体チップを損傷することがな
く、半導体装置の信頼性が向上する。
ナーリードあるいはバスバーリードにボンディングワイ
ヤを結線する時に生じるの半導体チップに加わる衝撃荷
重が減少するため、半導体チップを損傷することがな
く、半導体装置の信頼性が向上する。
【図１】本発明によるＬＯＣ構造を有する半導体装置の
斜視図である。
斜視図である。
【図２】図１に示す本発明による半導体装置におけるＸ
−Ｘ’面の断面図である。
−Ｘ’面の断面図である。
【図３】図１に示す本発明による半導体装置におけるＹ
−Ｙ’面の断面図である。
−Ｙ’面の断面図である。
【図４】従来のＬＯＣ構造を有する半導体装置の一例を
示す斜視図である。
示す斜視図である。
１ 半導体装置 ２ 半導体チップ ４ アルファバリアコート ７ａ、７ｂ バスバーリード １１ ＬＳＩパッケージ
Claims (3)
- 【請求項１】 樹脂封止型ＬＳＩパッケージによって封
止してなるリード・オン・チップ構造を有する半導体装
置であって、 半導体チップ上に、絶縁物からなるアルファバリアコー
トを配置し、該アルファバリアコート上に電源電圧およ
び基準電圧をそれぞれ供給するバスバーリードを直接配
置することを特徴とする半導体装置。 - 【請求項２】 前記アルファバリアコートが熱膨張係数
３〜４×１０-5／℃の絶縁物からなることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 前記アルファバリアコートの厚みが１０
μｍ以上であることを特徴とする請求項１記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125580A JP2780927B2 (ja) | 1994-06-07 | 1994-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125580A JP2780927B2 (ja) | 1994-06-07 | 1994-06-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335819A JPH07335819A (ja) | 1995-12-22 |
| JP2780927B2 true JP2780927B2 (ja) | 1998-07-30 |
Family
ID=14913707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6125580A Expired - Fee Related JP2780927B2 (ja) | 1994-06-07 | 1994-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780927B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0182509B1 (ko) * | 1995-06-29 | 1999-03-20 | 김광호 | 연장된 타이 바를 갖는 리드 프레임과 그를 이용한 반도체 칩 패키지 |
-
1994
- 1994-06-07 JP JP6125580A patent/JP2780927B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335819A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6673650B2 (en) | Multi chip semiconductor package and method of construction | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| US20020014689A1 (en) | Multiple stacked-chip packaging structure | |
| JPH0774282A (ja) | 半導体装置 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP2591499B2 (ja) | 半導体装置 | |
| KR102196397B1 (ko) | 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| US7960846B2 (en) | Semiconductor device having improved solder joint and internal lead lifetimes | |
| US5796162A (en) | Frames locking method for packaging semiconductor chip | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP2780927B2 (ja) | 半導体装置 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JP2001094046A (ja) | 半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPH1126634A (ja) | 半導体装置 | |
| JP6887476B2 (ja) | 半導体パワーモジュール | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPH07335818A (ja) | 半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP3238906B2 (ja) | 半導体装置 | |
| JP3232697B2 (ja) | 樹脂封止型半導体装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0629454A (ja) | 半導体デバイス | |
| JP2003068971A (ja) | 多層チップのパッケージング構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980407 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |