KR100195506B1 - 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 - Google Patents

범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR100195506B1
KR100195506B1 KR1019960055750A KR19960055750A KR100195506B1 KR 100195506 B1 KR100195506 B1 KR 100195506B1 KR 1019960055750 A KR1019960055750 A KR 1019960055750A KR 19960055750 A KR19960055750 A KR 19960055750A KR 100195506 B1 KR100195506 B1 KR 100195506B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
die pad
lead frame
lead
chip package
Prior art date
Application number
KR1019960055750A
Other languages
English (en)
Other versions
KR19980037055A (ko
Inventor
송병석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960055750A priority Critical patent/KR100195506B1/ko
Publication of KR19980037055A publication Critical patent/KR19980037055A/ko
Application granted granted Critical
Publication of KR100195506B1 publication Critical patent/KR100195506B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 다이 패드에 중간에 긴 개구부가 형성되어 있으며, 그 개구부에 근접하게 양변에 복수개의 요철(凹凸)이 형성되어 있으며, 다이 패드의 양변에 형성된 요(凹)부에 내부 리드의 일측이 삽입된 구조를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지를 제공함으로써, 다이 패드에 반도체 칩이 실장된 구조에 있어서는 반도체 칩의 크기가 축소되더라도 다이 패드의 요부에 내부 리드가 삽입된 구조를 갖기 때문에 반도체 칩의 설계 구조 특히, 크기에 무관하게 반도체 칩과 리드 프레임의 내부 리드 사이를 전기적으로 연결 할 수 있는 장점이 있다.
그리고, 다이 패드의 긴 개구부를 통해 성형 수지가 충전되어 반도체 칩, 리드 프레임 및 성형 수지 사이의 결합력이 증가되며, LOC 구조에 있어서, 반도체 칩의 센터 패드들이 노출되어 내부 리드들과 전기적으로 연결할 수 있는 창(window)의 역할을 하는 장점이 있다.
또한, 다이 패드에 형성된 요철 부분에 성형 수지가 충전되어 반도체 칩, 리드 프레임 및 성형 수지 사이의 결합력이 증가되는 장점이 있다.

Description

범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
본 발명은 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 반도체 칩의 설계 구조에 무관하게 반도체 칩을 실장할 수 있는 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
통상적으로 반도체 칩 패키지에 사용되는 리드 프레임은 반도체 칩의 설계 구조 특히, 본딩 패드의 설계 구조에 따라서 다른 구조를 갖고 있다.
즉, 본딩 패드가 반도체 칩의 외측에 형성된 에지 패드(edge pad)인 경우에는 다이 패드를 갖는 리드 프레임이 주로 사용되며, 반도체 칩을 다이 패드에 부착시키는 접착 수단으로 은-에폭시(Ag-epoxy) 접착제가 사용된다.
그리고, 본딩 패드가 반도체 칩의 중간에 형성된 센터 패드(center pad)인 경우에는 다이 패드가 없으며, 반도체 칩의 센터 패드에 근접하게 리드들이 부착될 수 있도록 형성된(LOC ; Lead On Chip) 리드 프레임이 사용되며, 리드들을 부착시키는 수단으로는 양면 접착성이 있는 폴리이미드 테이프(polyimide tape)가 사용된다.
도면을 참조하면서 더욱 상세하게 다이 패드를 갖는 리드 프레임과, LOC형 리드 프레임 및 그들을 이용한 반도체 칩 패키지에 관하여 설명하겠다.
도 1은 종래 기술의 실시 예에 따른 다이 패드를 갖는 리드 프레임을 나타내는 평면도이다.
도 1을 참조하면, 종래 기술에 따른 다이 패드(12)를 갖는 리드 프레임(10)은 중간에 반도체 칩이 실장될 수 있는 직사각형 형상의 다이 패드(12)가 형성되어 있으며, 그 다이 패드(12)에 이격되어 복수개의 리드들(15)이 형성되어 있다.
여기서, 리드(15)는 반도체 칩의 본딩 패드들과 전기적으로 연결될 내부 리드(14)와, 그 내부 리드(14)와 일체로 형성되어 있으며, 패키지 몸체에 대하여 외부로 돌출될 외부 리드(16)로 구분된다.
성형 공정에서 겔 상태의 성형 수지가 흘러 넘치는 것을 방지하기 위한 댐바(18)가 내부 리드(14)와 외부 리드(16)를 가로지르는 방향으로 연결·형성되어 있다.
다이 패드(12)와 일체로 형성된 타이 바들(19)은 그 다이 패드(19)의 적어도 양측과 연결되어 지지하게 된다.
그리고, 외부 리드(16)의 말단은 상기한 리드 프레임(10)의 상·하 양측에 형성된 가이드 레일 부분(13)과 일체로 형성되어 있다.
또한, 타이 바들(19)도 가이드 레일 부분(13)과 일체로 형성된 구조를 갖는다.
여기서, 가이드 레일 부분(13)은 리드들(15) 및 타이 바들(19)을 지지하고, 리드 프레임(10)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
도 2는 도 1의 리드 프레임에 반도체 칩이 실장된 상태를 나타내는 평면도이다.
도 3은 도 1의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 종래 기술에 따른 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지(100)는 상부면에 복수개의 본딩 패드들(23)이 형성된 반도체 칩(20)이 리드 프레임의 다이 패드(12)에 은-에폭시 접착제(40)에 의해 부착된다.
통상적으로 다이 패드(12)에 부착되는 반도체 칩(20)은 본딩 패드들(23)이 그 반도체 칩의 외측에 형성된 에지 패드형 반도체 칩이다.
에지 패드들(23)은 그들에 각기 대응되는 내부 리드들(14)과 본딩 와이어(30)에 의해 전기적으로 연결된다.
그리고, 반도체 칩(20), 내부 리드(14) 및 본딩 와이어(30)를 포함하는 전기적 연결 부분이 에폭시 계열의 성형 수지에 봉지되어 패키지 몸체(50)가 형성된다.
여기서, 내부 리드들(14)과 일체로 형성되어 있으며, 패키지 몸체(50)에 대하여 외부로 돌출된 외부 리드들(16)이 외부 전자 장치의 실장 구조에 맞게 절곡되어 있다.
상기한 실시 예에서는 외부 리드들(16)이 면 실장 형태인 걸 윙 타입(gull wing type)으로 절곡되어 있다.
이와 같은 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지는 반도체 칩의 크기에 맞게 리드 프레임이 설계되기 때문에―또는, 반대로 리드 프레임의 설계 구조에 맞게 반도체 칩의 구조가 설계되기 때문에―반도체 칩의 설계 구조가 다를 경우, 예를 들면 반도체 칩이 축소되거나, 센터 패드를 갖는 반도체 칩은 리드 프레임에 실장하더라도 패키지 신뢰성이 떨어진다.
좀더 상세히 설명하면, 어떤 반도체 칩의 설계 구조에 맞게 고정된 구조를 갖는 리드 프레임에 있어서, 반도체 칩의 크기가 축소되거나, 센터 패드를 갖는 반도체 칩이 리드 프레임에 실장될 경우, 그 본딩 패드들과 내부 리드를 전기적으로 연결하는 본딩 와이어의 길이가 길어지기 때문에 전기적 특성 및 성형 공정에서 본딩 와이어가 쳐지거나 끊어지는 문제점이 발생된다.
따라서, 반도체 칩의 설계 구조에 맞는 리드 프레임을 각기 생산하여 사용해야되므로 생산 비용이 증가하는 문제점을 안고 있다.
도 4는 종래 기술의 다른 실시 예에 따른 LOC용 리드 프레임을 나타내는 평면도이다.
도 4를 참조하면, 종래 기술에 따른 LOC용 리드 프레임(110)은 각기 일정한 간격을 두고 이격·배치된 복수개의 리드(115)가 형성되어 있다.
리드들(115)은 칩의 본딩 패드들과 각기 전기적으로 연결될 내부 리드들(114)과 형성 공정 이후에 패키지 몸체의 외부로 돌출되며, 상기 내부 리드들(114)과 일체로 형성된 외부 리드(116)로 구분된다.
그리고, 성형 공정에서 겔 상태의 성형 수지가 흘러 넘치는 것을 막기 위한 댐바(118)가 내부 리드(114)와 외부 리드(116)를 가로지르는 방향으로 연결·형성되어 있다.
양측에 2렬로 형성된 리드들(115)의 마주보는 양측에 타이 바들(119)이 형성된 구조를 갖는다.
그리고, 외부 리드(116)의 말단은 상기한 리드 프레임(110)의 상·하 양측에 형성된 가이드 레일 부분(113)과 일체로 형성되어 있다.
또한, 타이 바들(119)도 가이드 레일 부분(113)과 일체로 형성된 구조를 갖는다.
가이드 레일 부분(113)은 리드들(115) 및 타이 바들(119)을 지지하고, 리드 프레임(110)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
도 5는 도 4의 리드 프레임에 반도체 칩이 실장된 상태를 나타내는 평면도이다.
도 6은 도 4의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 종래 기술에 따른 LOC 패키지(200)는 상부면에 센터 패드들(123)이 형성된 반도체 칩(120)이 구비되며, 그 센터 패드(123) 부분의 양측에 폴리이미드 테이프(140)를 이용하여 도 4의 리드 프레임의 내부 리드들(114)이 센터 패드에 근접하게 부착되어 있으며, 센터 패드들(123)과 각기 대응되는 내부 리드들(114)이 본딩 와이어(130)에 의해 전기적으로 연결된 구조를 갖는다.
그리고, 반도체 칩(120), 내부 리드들(114) 및 본딩 와이어(130)를 포함하는 전기적 연결 부분이 에폭시 계열의 성형 수지에 봉지되어 패키지 몸체(150)가 형성된다.
여기서, 내부 리드들(114)과 일체로 형성되어 있으며, 패키지 몸체(150)에 대하여 외부로 돌출된 외부 리드들(116)이 외부 전자 장치의 실장 구조에 맞게 절곡되어 있다.
상기한 실시 예에서는 외부 리드들(116)이 면 실장 형태인 걸 윙 타입으로 절곡되어 있다.
이와 같은 LOC용 리드 프레임을 이용한 반도체 칩 패키지는 주로 센터 패드를 갖는 반도체 칩이 통상적으로 부착되며 센터 패드 이외의 구조를 갖는 반도체 칩을 LOC용 리드 프레임에 실장 하기에는 구조적 문제점을 안고 있다.
여기서, 말하는 구조적 문제점이란, 에지 패드를 갖는 반도체 칩을 LOC용 리드 프레임에 실장할 경우에 내부 리드 사이의 간격이 반도체 칩의 에지 패드의 간격보다 좁은 구조를 갖고 있을 경우에는 반도체 칩을 실장한다는 의미가 없어진다.
그리고, 에지 패드가 LOC용 리드 프레임의 내부 리드 사이에 노출된다 하더라도 와이어 본딩이 곤란한 문제점이 발생된다.
또한, 에지 패드가 노출될 수 있는 충분한 공간을 갖는 LOC용 리드 프레임은 리드 프레임 설계 구조상 초다핀화에 대응하지 못하는 문제점을 안고 있다.
즉, 통상적인 리드 프레임은 반도체 칩의 설계 구조에 맞게 리드 프레임이 설계되기 때문에 반도체 칩의 구조, 특히 본딩 패드의 구조에 맞는 리드 프레임이 사용되어야 하는 문제점이 있다.
본 발명의 목적은 반도체 칩의 설계 구조에 무관하게 반도체 칩을 실장할 수 있는 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지를 제공하는데 있다.
도 1은 종래 기술의 실시 예에 따른 다이 패드를 갖는 리드 프레임을 나타내는 평면도.
도 2는 도 1의 리드 프레임에 반도체 칩이 실장된 상태를 나타내는 평면도.
도 3은 도 1의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
도 4는 종래 기술의 다른 실시 예에 따른 리드 온 칩용 리드 프레임을 나타내는 평면도.
도 5는 도 4의 리드 프레임에 반도체 칩이 실장된 상태를 나타내는 평면도.
도 6은 도 4의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
도 7은 본 발명에 따른 리드 프레임을 나타내는 평면도.
도 8은 도 7의 리드 프레임의 상부면에 반도체 칩이 실장된 상태를 나타내는 평면도.
도 9는 도 7의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
도 10은 도 7의 리드 프레임의 상부면에 반도체 칩이 실장된 상태를 나타내는 평면도.
도 11은 도 7의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
도 12는 도 7의 리드 프레임의 하부면에 반도체 칩이 실장된 상태를 나타내는 평면도.
도 13은 도 7의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
※ 도면의 주요 부분에 대한 설명 ※
210 : 리드 프레임 212 : 다이 패드
213 : 가이드 레일 부분 214 : 내부 리드
215 : 리드 216 : 외부 리드
217a : 철(凸)부 217b : 요(凹)부
217c : 개구부(開口部) 218 : 댐바
219 : 타이 바 220, 320, 420 : 반도체 칩
230, 330, 430 : 본딩 와이어 240, 340 : 은-에폭시 접착제
440 : 폴리이미드 테이프 250, 350, 450 : 패키지 몸체
상기 목적을 달성하기 위하여, 일면의 중간에 개구부가 형성되어 있으며, 그 개구부에 근접하게 양변에 복수개의 요철(凹凸)이 형성된 다이 패드와; 상기 다이 패드의 양변에 형성된 요(凹)부에 일측이 삽입된 복수개의 내부 리드와; 상기 내부 리드와 일체로 형성된 외부 리드와; 상기 내부 리드와 외부 리드를 가로지는 방향으로 연결·형성된 댐바와; 상기 다이 패드의 요철이 형성된 양변에 이웃하는 양변과 일체로 형성되어 있으며, 상기 다이 패드를 지지하는 복수개의 타이 바; 및 상기 외부 리드 및 타이 바를 지지하며, 상·하 말단에 형성된 가이드 레일 부분을 포함하는 것을 특징으로 하는 범용성을 갖는 리드 프레임을 제공한다.
상기 다른 목적을 달성하기 위하여, 복수개의 본딩 패드들이 형성된 반도체 칩과; 일면의 중간에 개구부가 형성되어 있으며, 그 개구부에 근접하게 양변에 복수개의 요철(凹凸)이 형성되어 있으며, 그 일면에 상기 반도체 칩이 부착된 다이 패드와; 상기 다이 패드의 양변에 형성된 요(凹)부에 일측이 삽입되어 있으며, 상기 본딩 패드에 각기 대응되어 전기적으로 연결된 복수개의 내부 리드와; 상기 반도체 칩과 내부 리드를 포함하는 전기적 연결 부분이 봉지된 패키지 몸체; 및 상기 내부 리드와 일체로 형성되어 있으며, 상기 패키지 몸체에 대하여 외부로 돌출된 외부 리드를 포함하는 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 7은 본 발명에 따른 리드 프레임을 나타내는 평면도이다.
도 7을 참조하면, 본 발명에 따른 범용성을 갖는 리드 프레임(210)은 반도체 칩이 실장되는 다이 패드(212)는 직사각형의 구조를 갖고 있으며, 그 다이 패드(212)의 두 장변에 복수개의 요철(217a, 217b)이 형성되어 있으며, 그 요부(217b)에 각각 리드(215)의 내부 리드(214)의 일측이 삽입되어 있다.
하지만, 요부(217b)에 삽입된 내부 리드들(214)의 일측은 다이 패드(212)에 이격되어 삽입된 구조를 갖는다.
2렬로 요철(217a, 217b)이 형성된 다이 패드(212)의 중간에 반도체 칩의 센터 패드들이 노출될 긴 개구부(217c)가 형성되어 있다.
내부 리드들(214)과 일체로 형성되어 있으며, 외부의 전자 장치와 전기적으로 접속될 외부 리드(216)가 형성되어 있다.
성형 공정시 액상의 성형 수지가 유출되는 것을 방지하기 위한 댐바(218)가 상기 내부 리드(214)와 외부 리드(216)를 가로지는 방향으로 연결·형성되어 있다.
그리고, 상기 다이 패드(212)의 장변에 이웃하는 양 단변과 연결되어 있으며, 상기 다이 패드(212)를 지지하는 복수개의 타이 바(219)가 형성되어 있다.
또한, 외부 리드(216) 말단 및 타이 바(8219의 말단과 연결되어 리드 프레임(210) 전체를 지지하는 가이드 레일 부분(213)이 상·하 양 말단에 형성된 구조를 갖는다.
본 발명에 따른 리드 프레임(210)에 있어서, 다이 패드(212) 및 내부 리드(214)의 설계 구조에 대하여 좀더 상세히 설명하면, 다이 패드(212)에 형성된 복수개의 요철(217a, 217b)은 다이 패드(212)의 중심에 대하여 2렬로 일정한 간격을 가지고 형성되어 있으며, 요부(217b)의 폭은 내부 리드(214)의 폭보다는 넓게 형성되어 있다.
여기서, 다이 패드(212)에 형성된 요철(217a, 217b)은 내부 리드(214)의 설계 구조에 따라서 그 요철(217a, 217b)의 간격이 일정하게 형성되지 않을 수도 있다.
또한, 다이 패드(212)와 내부 리드(214)의 상부면은 동일면에 형성된 구조를 갖는다.
여기서, 긴 개구부(217c) 및 다이 패드(212) 안쪽으로 내부 리드들(214)을 삽입 시킨 이유는 후술하겠다.
도 8은 도 7의 리드 프레임의 상부면에 반도체 칩이 실장된 상태를 나타내는 평면도이다.
도 9는 도 7의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도이다.
도 8 및 도 9를 참조하면, 도 7의 리드 프레임(210)을 이용한 반도체 칩 패키지(300)는 상부면에 복수개의 에지 패드(223)가 형성된 반도체 칩(220)이 구비되며, 도 7의 리드 프레임의 다이 패드(212) 상부면에 반도체 칩(220)의 하부면이 은-에폭시 접착제(240)에 의해 부착되며, 에지 패드들(223)은 그들(223)에 각기 대응되는 내부 리드들(214)과 본딩 와이어(230)에 의해 전기적으로 연결된 구조를 갖는다.
그리고, 반도체 칩(220), 내부 리드들(214) 및 본딩 와이어(230)를 포함하는 전기적 연결 부분이 에폭시 계열의 성형 수지에 봉지되어 패키지 몸체(250)가 형성된다.
여기서, 패키지 몸체(250)에 대하여 외부로 돌출된 외부 리드들(216)은 도 7에서 언급된 것처럼 내부 리드들(214)과 일체로 형성되어 있다.
그리고, 외부 리드들(216)은 외부 전자 장치에 실장될 수 있도록 절곡되어 있다.
본 발명의 실시 예에서는 외부 리드(216)가 면 실장 형태인 걸 윙 타입으로 절곡되어 있다.
도 10 및 도 11을 도 8 및 도 9와 비교하면, 도 10 및 도 11의 다이 패드(212)에 실장된 반도체 칩(320)의 크기가 도 8 및 도 9에 실장된 반도체 칩(220)의 크기보다는 크다.
여기서, 본 발명의 실시 예에서 내부 리드들(214)이 다이 패드의 요부(217b)에 삽입된 궁극적인 이유는, 내부 리드(214)가 다이 패드(212)의 내부로 연장되어 형성되기 때문에, 반도체 칩의 크기가 축소되었을 때에도 내부 리드들(214)과 반도체 칩(320)의 에지 패드(323)와의 전기적 연결을 가능하게 하기 위해서이다.
종래에는 반도체 칩의 크기에 맞게 리드 프레임이 설계되었지만, 본 발명의 실시 예에서는 반도체 칩의 크기가 축소되더라도, 본 발명에 따른 리드 프레임(210)을 그대로 사용할 수 있다.
부가적으로, 종래에는 내부 리드와 내부 리드가 근접하게 설계될 경우에 내부 리드 사이에 전기적 간섭 현상과 같은 노이즈 문제가 발생되었지만, 본 발명에서는 그 내부 리드(214) 사이에 다이 패드의 철부들(217a)이 개재됨으로써, 그 다이 패드(212) 자체가 그라운드 역할을 하게 되므로 내부 리드(214) 사이의 전기적 간섭은 억제될 수 있다.
즉, 다이 패드(212)는 금속이면서 전기적으로 절연되어 있기 때문에 다이 패드의 철부(217a)는 내부 리드들(214) 사이에 발생되는 전기적 간섭을 막을 수 있는 그라운드의 역할을 하게 된다.
그러므로, 다이 패드의 철부(217a)는 전기 간섭을 막는 방파제 역할을 하게 된다.
그리고, 성형 공정에서 리드 프레임의 다이 패드(214)에 요철(217a, 217b)이 형성되어 있기 때문에, 성형 공정에서 성형 수지가 그 요철(217a, 217b) 부분에 채워짐으로써, 반도체 칩(220, 230), 리드 프레임(210) 및 성형 수지 사이의 결합력이 증가된다.
또한, 도 9 및 도 11의 실시 예에서는 다이 패드(212)에 긴 개구부(217c)가 형성되어 있기 때문에, 성형 공정에서 에폭시 계열의 성형 수지가 긴 개구부(217c)에 충전되어 반도체 칩(220, 320), 리드 프레임(210) 및 성형 수지 사이의 결합력이 증가된다.
도 12는 도 7의 리드 프레임의 하부면에 반도체 칩이 실장된 상태를 나타내는 평면도이다.
도 13은 도 7의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도이다.
도 12 및 도 13을 참조하면, 도 7의 리드 프레임(210)을 이용한 LOC 패키지(500)는 상부면에 복수개의 센터 패드들(423)이 형성된 반도체 칩(420)이 구비되며, 반도체 칩(420)의 상부면에 도 7의 리드 프레임의 내부 리드들(214)이 폴리이미드 테이프(440)에 의해 부착된다.
여기서, 센터 패드들(423)은 다이 패드(212)에 형성된 긴 개구부(217c)에 노출되게 리드 프레임(210)에 부착된다.
긴 개구부(217c)에 노출된 센터 패드들(423)과 그들(423)에 각기 대응되는 내부 리드들(214)이 본딩 와이어(430)에 의해 전기적으로 연결된 구조를 갖는다.
반도체 칩(420), 내부 리드들(214) 및 본딩 와이어(430)를 포함하는 전기적 연결 부분이 에폭시 계열의 성형 수지에 의해 봉지되어 패키지 몸체(450)가 형성된다.
여기서, 패키지 몸체(450)에 대하여 외부로 돌출된 외부 리드들(216)은 도 7에서 언급된 것처럼 내부 리드들(214)과 일체로 형성되어 있다.
그리고, 외부 리드들(216)은 외부 전자 장치에 실장될 수 있도록 절곡되어 있다.
본 발명의 실시 예에서는 외부 리드들이 면 실장 형태인 걸 윙 타입으로 절곡되어 있다.
도 8 내지 도 11에서는 긴 개구부(217c)가 반도체 칩, 리드 프레임 및 성형 수지 사이의 결합력을 증가시키는 부가적인 역할을 하게 되지만, 본 실시 예에서는 상기한 부가적인 역할 이외에, 주 역할인 LOC 구조를 구현하기 위해 센터 패드(423)가 외부로 노출될 수 있도록 한다.
따라서, 본 발명의 의한 구조를 따르면, 내부 리드들이 다이 패드의 내측으로 형성된 요부에 삽입되어 있으며, 그 다이 패드의 중심에 긴 개구부가 형성된 범용성을 갖는 리드 프레임은 반도체 칩의 설계 구조에 무관하게 반도체 칩을 실장할 수 있는 이점(利點)이 있다.
그리고, 다이 패드의 긴 개구부를 통해 성형 수지가 충전되어 반도체 칩, 리드 프레임 및 성형 수지 사이의 결합력이 증가되며, LOC 구조에 있어서, 반도체 칩의 센터 패드들이 노출되어 내부 리드들과 전기적으로 연결할 수 있는 창(window)의 역할을 하는 이점이 있다.
그리고, 다이 패드에 형성된 요철 부분에 성형 수지가 충전되어 반도체 칩, 리드 프레임 및 성형 수지 사이의 결합력이 증가되는 이점이 있다.

Claims (13)

  1. 일면의 중간에 개구부가 형성되어 있으며, 그 개구부에 근접하게 양변에 복수개의 요철(凹凸)이 형성된 다이 패드와;
    상기 다이 패드의 양변에 형성된 요(凹)부에 일측이 삽입된 복수개의 내부 리드와;
    상기 내부 리드와 일체로 형성된 외부 리드와;
    상기 내부 리드와 외부 리드를 가로지는 방향으로 연결· 형성된 댐바와;
    상기 다이 패드의 요철이 형성된 양변에 이웃하는 양변과 일체로 형성되어 있으며, 상기 다이 패드를 지지하는 복수개의 타이 바; 및
    상기 외부 리드 및 타이 바를 지지하며, 상·하 말단에 형성된 가이드 레일 부분을 포함하는 것을 특징으로 하는 범용성을 갖는 리드 프레임.
  2. 제 1항에 있어서, 상기 다이 패드와 내부 리드가 동일면 상에 형성된 것을 특징으로 하는 범용성을 갖는 리드 프레임.
  3. 제 1항에 있어서, 상기 다이 패드의 요부에 삽입된 내부 리드가 다이 패드와 이격된 것을 특징으로 하는 범용성을 갖는 리드 프레임.
  4. 복수개의 본딩 패드들이 형성된 반도체 칩과;
    일면의 중간에 개구부가 형성되어 있으며, 그 개구부에 근접하게 양변에 복수개의 요철(凹凸)이 형성되어 있으며, 그 일면에 상기 반도체 칩이 부착된 다이 패드와;
    상기 다이 패드의 양변에 형성된 요(凹)부에 일측이 삽입되어 있으며, 상기 본딩 패드에 각기 대응되어 전기적으로 연결된 복수개의 내부 리드와;
    상기 반도체 칩과 내부 리드를 포함하는 전기적 연결 부분이 봉지된 패키지 몸체; 및
    상기 내부 리드와 일체로 형성되어 있으며, 상기 패키지 몸체에 대하여 외부로 돌출된 외부 리드를 포함하는 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  5. 제 4항에 있어서, 상기 반도체 칩은 그 상부면의 외측에 본딩 패드들이 형성된 에지 패드형 반도체 칩인 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  6. 제 5항에 있어서, 상기 반도체 칩의 하부면이 상기 다이 패드의 상부면에 부착된 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  7. 제 4항에 있어서, 상기 반도체 칩은 그 상부면의 중간에 본딩 패드들이 형성된 센터 패드형 반도체 칩인 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  8. 제 7항에 있어서, 상기 반도체 칩의 본딩 패드들이 상기 다이 패드의 개구부에 노출되게 부착된 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  9. 제 8항에 있어서, 상기 본딩 패드들이 상기 다이 패드의 개구부를 통해서 상기 내부 리드들과 전기적으로 연결된 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  10. 제 4항에 있어서, 상기 다이 패드와 내부 리드가 동일면 상에 형성된 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  11. 제 4항에 있어서, 상기 요부에 삽입된 내부 리드가 상기 다이 패드에 이격된 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  12. 제 4항에 있어서, 상기 패키지 몸체가 에폭시 계열의 성형 수지인 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  13. 제 12항에 있어서, 상기 성형 수지가 상기 개구부에 충전되는 것을 특징으로 하는 범용성을 갖는 리드 프레임을 이용한 반도체 칩 패키지.
KR1019960055750A 1996-11-20 1996-11-20 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 KR100195506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960055750A KR100195506B1 (ko) 1996-11-20 1996-11-20 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960055750A KR100195506B1 (ko) 1996-11-20 1996-11-20 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR19980037055A KR19980037055A (ko) 1998-08-05
KR100195506B1 true KR100195506B1 (ko) 1999-06-15

Family

ID=19482698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055750A KR100195506B1 (ko) 1996-11-20 1996-11-20 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR100195506B1 (ko)

Also Published As

Publication number Publication date
KR19980037055A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
KR960009136A (ko) 반도체 패키지 및 그 제조방법
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
US5861668A (en) Semiconductor package
KR0179925B1 (ko) 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100195506B1 (ko) 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR200286323Y1 (ko) 반도체패키지
KR100191855B1 (ko) 센터 패드형 반도체 패키지와 그의 리드 프레임 구조
KR200154510Y1 (ko) 리드 온 칩 패키지
KR0152913B1 (ko) 버텀 리드형 반도체 패키지의 리드 프레임
KR200161011Y1 (ko) 리드 프레임
KR950006443Y1 (ko) 반도체 패키지용 리드프레임
JP2801890B2 (ja) 延長されたタイバーを有するリードフレーム及びこれを用いた半導体チップパッケージ
KR19980064432U (ko) 캐패시터 내장형 반도체 패키지
KR100273277B1 (ko) 버텀리드형반도체패키지
KR19980034145A (ko) 요철이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR0136825Y1 (ko) 반도체 장치의 팩케지
KR200159720Y1 (ko) 반도체 패키지
JPS61194861A (ja) 樹脂封止型半導体装置
KR20000006787U (ko) 멀티 칩 패키지
KR20010045680A (ko) 리드 온 칩형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee