JPH06132444A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06132444A
JPH06132444A JP4281370A JP28137092A JPH06132444A JP H06132444 A JPH06132444 A JP H06132444A JP 4281370 A JP4281370 A JP 4281370A JP 28137092 A JP28137092 A JP 28137092A JP H06132444 A JPH06132444 A JP H06132444A
Authority
JP
Japan
Prior art keywords
tab
semiconductor chip
semiconductor device
resin
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4281370A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Yukihiro Sato
幸弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP4281370A priority Critical patent/JPH06132444A/ja
Publication of JPH06132444A publication Critical patent/JPH06132444A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【目的】 表面実装型樹脂封止型半導体装置における実
装時信頼度向上。 【構成】 タブ4と、このタブ4上にのみ固定される半
導体チップ5と、この半導体チップ5の周囲に内端を臨
ませるリード3と、前記リード3の外端を除く全体をモ
ールド樹脂1からなるパッケージ2で被ってなる表面実
装型の樹脂封止型半導体装置であって、前記タブ4は半
導体チップ5よりも遙かに小さく形成され、半導体チッ
プ5とタブ4との接着面積の低減によって、半導体チッ
プ5とタブ4との間の水分に起因する実装時の水分の急
激な気化,膨張(水蒸気爆発)によるタブ4と半導体チ
ップ5との剥離,樹脂クラックの発生を抑止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、特に表面実
装型樹脂封止型半導体装置に関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。このため、電子機器に組み込まれる電子部品の多く
は、表面実装が可能な構造に移行してきている。表面実
装型集積回路(IC)パッケージについては、たとえ
ば、工業調査会発行「電子材料」1984年9月号、昭
和59年9月1日発行、P55〜P64に記載されてい
る。この文献には、「チップを搭載するICパッケージ
は、小型化,多ピン化が進み、従来のDIP(デュアル
インラインパッケージ)からミニフラット(SOPとも
呼ばれている。スモールアウトラインパッケージ),Q
FP(クワッドフラットパッケージ),フイルムキャリ
ヤ,LCC(リードレスチップキャリヤ,セラミック基
板使用)などへ変わってきている。さらに最近はPLC
C(プラスチックリーディッドチップキャリヤ)も市場
に現れてきている。」旨記載されている。また、同文献
には、一般のフラットパッケージにおける端子形状の種
類としては、(a)J型リード(Rolled−und
er),(b)ガルウイング(Gull−wing,
(c), バットリード(Butt−lead),(d)
フラットリード(Flat−lead)がある旨記載さ
れている。
【0003】一方、日経BP社発行「日経エレクトロニ
クス」1988年6月13日号、P114〜P118に
は、表面実装型プラスチック・パッケージ封止LSI
(表面実装型樹脂封止型半導体装置)において、吸湿管
理が必要である旨記載されている。この文献には、吸湿
管理が重要なのは、「表面実装型パッケージは吸湿する
とハンダ付けで割れることがある」からであり、このこ
とはメーカーとユーザともに広く認識されてきた旨記載
されている。また、この文献には、実装時のリフロー・
ハンダ付け(約240℃の赤外線リフロー,約215℃
の蒸気相リフロー)において、チップ(半導体チップ)
周辺にすり鉢状にクラックが発生した状態や、チップ表
面とモールド樹脂およびダイ・パッドとモールド樹脂の
間で剥離が生じた状態が示されている。また、クラック
はチップの上縁から樹脂内に延びている状態も記載され
ている。
【0004】他方、特開昭60−171733号公報に
は、タブを従来のものより小さくし、かつインナーリー
ド部分を長くして半導体ペレットをタブおよびインナー
リードの先端部分にマウントすることにより、機械的強
度を低減させることなく、大型の半導体ペレット(半導
体チップ)の実装を可能にした技術が開示されている。
また、特開昭63−224245号公報には、半導体チ
ップとタブが同じ大きさとなっている例が開示されてい
る。
【0005】
【発明が解決しようとする課題】表面実装型樹脂封止型
半導体装置は、図7に示すように、モールド樹脂1から
なるパッケージ2の周囲からリード3を突出させる外観
形状となっている。また、パッケージ2内においては、
タブ4の上面に半導体チップ5が固定されている。そし
て、前記半導体チップ5の図示しない電極と前記リード
3の内端が導電性のワイヤ6で電気的に接続されてい
る。このような半導体装置において、前記モールド樹脂
1内に吸湿されかつタブ3とモールド樹脂1の間に溜ま
った水分は、半導体装置の実装時の熱によって気化しか
つ急激に膨張する(水蒸気爆発)。この結果、同図のよ
うにモールド樹脂1がタブ4から剥離(剥離による空隙
7)したり、タブ4の端や半導体チップ5の端からクラ
ック9が延びてしまう。また、極端な場合には、パッケ
ージ2(モールド樹脂1)が割れてしまう。
【0006】一方、半導体チップをタブおよびリード
(インナーリード)の内端に固定する構造においては、
リフロー実装時の熱による熱応力がタブとインナーリー
ド内端間に集中し、樹脂クラックの発生を招き、ワイヤ
断線や耐湿性の低下を誘発し易いことが判明した。
【0007】本発明の目的は、実装時水蒸気爆発の起き
難い表面実装型樹脂封止型半導体装置を提供することに
ある。本発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の表面実装型樹脂
封止型半導体装置にあっては、半導体チップを固定する
タブが半導体チップよりも小さく形成されている。ま
た、タブの角は直角とならずに丸みを帯びるように形成
されている。
【0009】また、本発明の他の実施例としては、タブ
が半導体チップよりも小さく形成されているとともに、
タブは円形となっている。
【0010】また、本発明の他の実施例としては、タブ
が半導体チップよりも小さく形成されているとともに、
タブには透孔としてのスリットがそれぞれ四方向に沿う
ように設けられている。
【0011】また、本発明の他の実施例としては、タブ
が半導体チップよりも小さく形成されているとともに、
タブは枠体となっている。
【0012】
【作用】上記のように半導体チップよりもタブの大きさ
を小さくした本発明の半導体装置は、半導体チップとタ
ブの接触面積が小さくなることから、タブと半導体チッ
プとの間の水分は少なくなり、半導体装置の実装時の熱
による水分の気化および膨張による熱応力は小さなもの
となるため、半導体チップからのモールド樹脂の剥離や
クラック発生が防止できる。
【0013】また、タブが半導体チップよりも小さく形
成されかつタブが円形となっている本発明の半導体装置
は、半導体チップとタブとの接触面積の縮小化による実
装時の熱応力の低減化とともに、タブが円形となってい
ることによってタブの周辺での応力が分散されるためク
ラックの発生を抑えることができる。
【0014】また、タブが半導体チップよりも小さく形
成されているとともに、タブには透孔としてのスリット
がそれぞれ四方向に沿うように設けられている本発明の
半導体装置は、半導体チップとタブとの接触面積の縮小
化による実装時の熱応力の低減化とともに、タブに透孔
が設けられていることから半導体チップとモールド樹脂
との接触面積増大によって接着力が大きくなり、タブと
モールド樹脂との剥離やクラックの発生を抑えることが
できる。
【0015】また、タブ4を枠体とした本発明の半導体
装置は、半導体チップとタブとの接触面積の縮小化によ
る実装時の熱応力の低減化とともに、タブにおける透孔
を大きくしてタブを枠体としているため、半導体チップ
とタブの接触面積をさらに小さくできる。また、半導体
チップとモールド樹脂との接触面積は、タブが枠体とな
り、透孔が大きくなったことによって広くなり、タブと
モールド樹脂との剥離やクラックの発生を抑えることが
できる。
【0016】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の断面図、図2は同じく半導体チップおよびタブならび
にリード内端を示す平面図である。本発明による半導体
装置、すなわち表面実装型樹脂封止型半導体装置は図1
に示すように、外観的にはモールド樹脂1によって形成
されたパッケージ2と、このパッケージ2の周囲から突
出する複数のリード3とからなっている。リード3の端
子形状は特に限定はされないが、ガルウイング型表面実
装形状となっている。また、前記モールド樹脂1の中心
部分には、タブ4が配置されるとともに、このタブ4上
には半導体チップ5が図示しない接着材を介して固定さ
れている。また、前記半導体チップ5の電極10と、パ
ッケージ2内に位置するリード3部分、すなわちインナ
ーリード11の内端は、図2にも示すように導電性のワ
イヤ6で接続されている。
【0017】一方、これが本発明の特徴の一つである
が、前記半導体チップ5が固定されるタブ4は、図2に
も示すように半導体チップ5よりも小さく形成されてい
る。これは、半導体チップ5とタブ4との接着面積をで
きるだけ小さくすることによって、半導体チップ5とタ
ブ4との界面に溜まる水分に起因する実装リフロー時の
水分の急激な気化膨張(水蒸気爆発)による半導体チッ
プ5とタブ4との剥離,モールド樹脂1内でのクラック
発生を抑止するものである。また、半導体チップ5はタ
ブ4にしか固定されず、リード3の内端には接触しな
い。これは半導体チップ5がタブ4とリード3の内端部
に固定されると、実装リフロー時の熱によって、熱応力
が作用してリード内端とタブ間のモールド樹脂部分にク
ラックが発生すること、およびワイヤの断線を嫌うこと
による。
【0018】前記タブ4は、半導体チップ5にワイヤを
ボンディングするに際して、ボンディング不良を起こさ
せない範囲でできるだけ小さいことが望ましい。また、
タブ4の角部とモールド樹脂1との間で、熱応力が作用
した場合、両者間に大きな応力が作用しないように、前
記タブ4の角部は丸み12を帯びるように形成されてい
る。これにより、タブ4の角部に対応するモールド樹脂
部分に応力が集中するようなことがなくなり、クラック
発生が防止できる。なお、前記タブ4は両端をそれぞれ
タブ吊りリード13で支持されている。ここで、一実施
例による各部の寸法のあらましを述べる。前記半導体チ
ップ5は0.4mmとなり、0.15mmの厚さのタブ
4上に載る。リード3の厚さは、前記タブ4と同様に厚
さが0.15mmとなる。リード3の内端と半導体チッ
プ5の周縁との間隔は、0.2〜0.8mmとなる。そ
して、これらを封止するパッケージ2の厚さは2.2m
mとなる。前記半導体チップ5上のモールド樹脂1の厚
さと、前記タブ4の下のモールド樹脂1の厚さは略同一
寸法となり、0.775mmとなっている。タブ4の一
辺の長さは、たとえば半導体チップ5の一辺の長さの半
分となっている。
【0019】
【発明の効果】(1)本発明の表面実装型樹脂封止型半
導体装置は、半導体チップとタブとの接着面積が小さい
ことから、半導体チップとタブ間に溜まった水分に起因
する実装時の水蒸気爆発が起き難くなり、パッケージの
タブ側であるパッケージ下面側の樹脂クラックの発生を
防止できるという効果が得られる。
【0020】(2)本発明の表面実装型樹脂封止型半導
体装置は、半導体チップよりもタブを小さくし、かつタ
ブの周縁が半導体チップの周縁よりも内側に位置してい
るため、タブ端からパッケージの半導体チップ側である
パッケージ上面側の樹脂クラックの発生を抑止できると
いう効果が得られる。
【0021】(3)本発明の表面実装型樹脂封止型半導
体装置は、半導体チップよりもタブを小さくし、かつタ
ブの周縁が半導体チップの周縁よりも内側に位置してい
るため、タブ端からインナーリード先端(内端)間の距
離が長くなり、タブとインナーリード間の樹脂クラック
の発生を抑止できるという効果が得られる。
【0022】(4)本発明の表面実装型樹脂封止型半導
体装置は、半導体チップよりもタブを小さくしてあるこ
とと、タブは半導体チップよりも遙かに小さいことか
ら、タブには小さな半導体チップから大きな半導体チッ
プまでの搭載が可能となり、リードやタブ等で構成され
るリードフレームの共用化が可能となるという効果が得
られる。
【0023】(5)本発明の表面実装型樹脂封止型半導
体装置は、タブの角部が丸みが付けられて応力が分散さ
れる構造となっていることから、タブの角部におけるモ
ールド樹脂において実装時大きな熱応力が加わらなくな
り、樹脂クラックが発生し難くなり、耐湿性向上が図れ
るという効果が得られる。
【0024】(6)上記(1)〜(5)により、本発明
によれば、実装時水蒸気爆発等が起き難い信頼度の高い
表面実装型樹脂封止型半導体装置を提供することができ
る。
【0025】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。たとえば、
図3は前記タブ4を円形状にした例を示すものである。
このタブ4の場合、タブの周縁(周辺)での応力が、矩
形の角部に比較して分散されるため、樹脂クラックの発
生が抑止できるという効果が得られる。また、タブは円
形状以外に楕円形状等タブ周縁が曲面のものも同様に樹
脂クラックの発生を抑止できる。
【0026】図4は本発明の他の実施例によるタブ等を
示す図である。この例では、タブ4は半導体チップ5よ
りも遙かに小さくなるとともに、タブ4の中心からそれ
ぞれ独立して四方向に延びるスリット(透孔)20を有
している。また、タブ4の角部は応力分散のため丸み1
2が付けられている。この構造によれば、本発明の半導
体装置は、半導体チップ5とタブ4との接触面積の縮小
化による実装時の熱応力の低減化とともに、タブ4に透
孔20が設けられていることから、この透孔20内にも
モールド樹脂1が入り込み、モールド樹脂1と半導体チ
ップ5との接触面積増大によって接着力が大きくなり、
タブ4とモールド樹脂1との剥離や樹脂クラックの発生
を抑えることができるという効果が得られる。
【0027】図5は本発明の他の実施例によるタブ等を
示す図である。この例では、タブ4における透孔20を
大きくしてタブ4を枠体とした構造となっている。この
タブ構造では、透孔20を大きくすることにより、半導
体チップ5とタブ4の接着面積をさらに小さくすること
ができ、実装時の水蒸気爆発の発生を抑えることができ
る。また、この例では、タブ4の枠体部分が半導体チッ
プ5の電極10の下方に位置するように設計すれば、ワ
イヤボンディング時に枠体が電極10を支えるため、確
実なワイヤボンディングが行なえるという効果が得られ
る。
【0028】図6は本発明の他の実施例によるタブ等を
示す図である。この例では、交差する二本のタブ吊りリ
ード13によって半導体チップ5を支持する構造を示
す。本来タブ4は半導体チップ5を支持して、半導体チ
ップ5の電極10に対するワイヤボンディングやレジン
モールドを確実に行わせればよい。したがって、この例
では一定幅を有する二本の交差するタブ吊りリード13
で半導体チップ5を支持する。この支持構造では、タブ
吊りリード13で半導体チップ5を支持するため、支持
面積が小さくなり、実装時の水蒸気爆発が抑止できる。
また、実装時タブ吊りリード13と半導体チップ5との
界面の水分は、タブ吊りリード13の表面を通ってパッ
ケージ2外に抜ける。したがって、半導体チップ5とタ
ブ吊りリード13の剥離および樹脂クラックの発生を抑
えることができる。また、タブ吊りリード13による半
導体チップ5の支持は、半導体チップ5の対角線部分を
支持する構造となるため、確実な支持が可能となる。な
お、タブ吊りリード13の両端は細くなり、半導体装置
の製造におけるタブ吊りリード13の切断が容易にでき
るようになっている。
【0029】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は少なくとも樹脂で封
止した物品の製造には適用できる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の断面図で
ある。
【図2】本発明の半導体装置における半導体チップおよ
びタブならびにリード内端を示す平面図である。
【図3】本発明の他の実施例によるタブを円形とした半
導体装置における要部の平面図である。
【図4】本発明の他の実施例によるタブに透孔としての
スリットを設けた半導体装置における要部の平面図であ
る。
【図5】本発明の他の実施例によるタブを枠体とした半
導体装置における要部の平面図である。
【図6】本発明の他の実施例による半導体装置の要部を
示す平面図である。
【図7】従来の半導体装置における不良状態を示す模式
的断面図である。
【符号の説明】
1…モールド樹脂、2…パッケージ、3…リード、4…
タブ、5…半導体チップ、6…ワイヤ、7…空隙、9…
クラック、10…電極、11…インナーリード、12…
丸み、13…タブ吊りリード、20…透孔。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 タブと、このタブ上にのみに固定される
    半導体チップと、この半導体チップの周囲に内端を臨ま
    せるリードと、前記リードの内端と前記半導体チップの
    電極を接続する導電性のワイヤと、前記リードの外端を
    除く全体をモールド樹脂からなるパッケージで被ってな
    る半導体装置であって、前記タブは半導体チップよりも
    小さくなっていることを特徴とする半導体装置。
  2. 【請求項2】 前記タブは円形または楕円形となってい
    ることを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記タブは少なくとも1つ以上の透孔が
    設けられていることを特徴とする請求項1記載の半導体
    装置。
  4. 【請求項4】 前記タブは枠形状となっていることを特
    徴とする請求項3記載の半導体装置。
JP4281370A 1992-10-20 1992-10-20 半導体装置 Pending JPH06132444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4281370A JPH06132444A (ja) 1992-10-20 1992-10-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4281370A JPH06132444A (ja) 1992-10-20 1992-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH06132444A true JPH06132444A (ja) 1994-05-13

Family

ID=17638178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4281370A Pending JPH06132444A (ja) 1992-10-20 1992-10-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH06132444A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546443A (en) * 1992-10-26 1996-08-13 Ericsson Ge Mobile Communications, Inc. Communication management technique for a radiotelephone system including microcells
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法
CN100433302C (zh) * 2004-05-13 2008-11-12 三菱电机株式会社 半导体微型器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546443A (en) * 1992-10-26 1996-08-13 Ericsson Ge Mobile Communications, Inc. Communication management technique for a radiotelephone system including microcells
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
CN100433302C (zh) * 2004-05-13 2008-11-12 三菱电机株式会社 半导体微型器件
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JP2000058735A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
KR950006970B1 (ko) 반도체 장치 및 그 제조방법
JPH06132444A (ja) 半導体装置
US20020145207A1 (en) Method and structure for integrated circuit package
JPH07176664A (ja) 半導体装置およびその製造方法
KR950025966A (ko) 볼 그리드 어레이 리드프레임
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
JPH06216306A (ja) 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法
JPH01220465A (ja) 半導体装置
JPS5988857A (ja) 半導体装置
JP3372169B2 (ja) 半導体パッケージ
JP2572092Y2 (ja) 半導体素子パッケージ
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR200159861Y1 (ko) 반도체 패키지
KR940010548B1 (ko) 반도체 리드 프레임
JPH03104141A (ja) 半導体装置
JPS59224147A (ja) 半導体装置
KR0119755Y1 (ko) 반도체 패키지
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JPH06120396A (ja) 半導体装置
JPS61101061A (ja) 半導体装置
JPH0214558A (ja) 半導体集積回路装置