CN100433302C - 半导体微型器件 - Google Patents

半导体微型器件 Download PDF

Info

Publication number
CN100433302C
CN100433302C CNB2005100558678A CN200510055867A CN100433302C CN 100433302 C CN100433302 C CN 100433302C CN B2005100558678 A CNB2005100558678 A CN B2005100558678A CN 200510055867 A CN200510055867 A CN 200510055867A CN 100433302 C CN100433302 C CN 100433302C
Authority
CN
China
Prior art keywords
chip
micro
silicon structure
sensor chip
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100558678A
Other languages
English (en)
Other versions
CN1697160A (zh
Inventor
大谷浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1697160A publication Critical patent/CN1697160A/zh
Application granted granted Critical
Publication of CN100433302C publication Critical patent/CN100433302C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/067—Horizontally disposed broiling griddles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/02—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Food Science & Technology (AREA)
  • Pressure Sensors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供一种半导体微型器件，具有：矩形的硅微型结构芯片；具有固定硅微型结构芯片的芯片焊盘的引脚框架，包括该芯片焊盘与所说硅微型结构芯片接触的接触部；以及，将所说硅微型结构芯片和所说引脚框架的局部封装起来的树脂封装材料；其特征是，所说引脚框架的芯片焊盘具有低于所说接触部以避免与所说硅微型结构芯片接触的非接触部，该非接触部至少在与硅微型结构芯片的对角部位相对应的位置上形成。本发明的半导体微型器件在所说非接触部和所说硅微型结构芯片之间的间隙中填充有所说树脂封装材料，芯片焊盘和硅微型结构芯片二者通过树脂粘接。

Description

半导体微型器件
技术领域
本发明涉及具有硅微型结构芯片的树脂封装型半导体微型器件，特别是涉及可使硅微型结构芯片承受的热变形得到缓和的微型器件。
背景技术
作为具有微小可动零件的硅微型结构芯片，有可感知汽车或航空器等的加速度的加速度传感器或角加速度传感器、以及充分利用微细加工技术得到的静电驱动器等。例如，加速度传感器用的传感器芯片，具有由悬臂支承的可动部、以及靠近可动部配置的固定部，一旦处于加速状态，传感器芯片的可动部即发生微小移动，将可动部与固定部之间微小的距离变化作为电阻变化进行检测，从而测出加速度。
上述这些硅微型结构芯片是粘接在芯片安装台上使用的。通常，硅微型结构芯片和安装台是由线膨胀系数不同的材质形成的。因此，当器件的温度升高时，硅微型结构芯片与安装台的热膨胀产生差异，从而在硅微型结构芯片上产生拉伸或压缩应力，有可能导致芯片发生变形即热变形。随着硅微型结构芯片的小型化，即使硅微型结构芯片产生微小热变形，也很可能引起误动作等重大问题的发生。
特开2001-208627号公报公开了一种解决芯片热变形问题的方法。即，在将由玻璃底座和硅膜片构成的传感器芯片固定在气密玻璃上而成的半导体压力检测装置中，在传感器芯片或气密玻璃的某一个上，形成有面积比传感器芯片的粘接侧面积小的圆形凸部，将该凸部的表面作为粘接面。与不形成凸部的情况相比，传感器芯片和气密玻璃二者的粘接面积要小。因此，传感器芯片从粘接面直接接受的热变形减小。此外，芯片的除被固定在凸部表面上的区域之外的非固定区域是不与气密玻璃接触的，因而不会接受热变形。
特开平6-289048号公报所公开的是下述电容式加速度传感器，其包括：将硅片制成的可动电极层夹在两片玻璃制固定电极层中间而构成的传感器芯片、以及、固定该传感器芯片的氧化铝基板。该文献的传感器所公开的，也同样是为了抑制热变形，在传感器芯片或基板的某一个上，形成面积比传感器芯片的粘接侧面积小的凸部。此外，还公开了替代凸部而使面积比传感器芯片的粘接侧面积小的衬垫介于传感器芯片与基板之间的方案。由于传感器芯片是通过凸部或衬垫进行粘接的，因而粘接面积小，可减小传感器芯片承受的热变形。
作为该文献所涉及的发明的另一种方案，公开的是使用天然橡胶类粘接剂等作为传感器芯片和基板之间的粘接层的方案，通过粘接层缓和内应力从而能够抑制传感器芯片的热变形。
对于近年来的半导体微型器件，从使用的方便性考虑，人们希望能够以经过树脂封装的IC芯片的形式提供。IC芯片型微型器件，是将硅制传感器芯片固定在金属制引脚框架(lead frame)的芯片焊盘(diepad)上，以树脂封装材料进行浇铸而制成。这种半导体微型器件，由于其整个硅微型结构芯片与芯片焊盘或树脂封装材料接触，因而与过去的非树脂封装的微型器件相比，硅微型结构芯片承受的热变形的状况和分布更为复杂，以过去的方法无法充分消除热变形。
此外，在通常的树脂封装型微型器件中，引脚框架由薄铜膜形成，半导体芯片由硅形成。因此，引脚框架的线膨胀系数和半导体芯片传感器的线膨胀系数二者之差将达到5倍左右。这种差异大大超过专利文献1和2中所使用的芯片安装台和传感器芯片的线膨胀系数之差，意味着传感器芯片上所产生的热变形更大。因此，若仿照现有技术形成凸部，则为了能够实质上消除热变形，必须使凸部表面的粘接面积非常小。而这样一来，有可能导致无法可靠地进行传感器芯片的模片接合，制造过程中芯片产生晃动，废品发生率上升。
发明内容
为此，本发明提供一种传感器芯片的热变形的影响小、具有高性能和高可靠性的树脂封装型半导体微型器件。
此外，本发明提供一种具有如下形式的引脚框架的半导体微型器件，即，该引脚框架在制造过程中能够可靠地进行模片接合。
本发明的半导体微型器件，包括：矩形的硅微型结构芯片；具有固定所说硅微型结构芯片的芯片焊盘的引脚框架，包括该芯片焊盘包括与所说硅微型结构芯片接触的接触部；将所说硅微型结构芯片和所说引脚框架的局部封装起来的树脂封装材料；所说引脚框架的芯片焊盘具有低于所说接触部以避免与所说硅微型结构芯片接触的非接触部；所说接触部具有中央支承部和多个条形支承部，所说条形支承部是一端连接在所说中央支承部上、在与所说硅微型结构芯片的边平行的方向上延伸，该非接触部至少在与硅微型结构芯片的四个角部相对应的位置上形成，在所说非接触部和所说硅微型结构芯片之间的间隙中填充有所说树脂封装材料，芯片焊盘和硅微型结构芯片二者通过树脂粘接。
这里所说的接触部，是指对硅微型结构芯片进行支承的部分，硅微型结构芯片通过模片接合被固定在该部分上。
而非接触部是指比接触部低的台阶形部分，即使硅微型结构芯片被模片接合在接触部上时也不与芯片接触的部分。处于该非接触部和硅微型结构芯片之间的空间，在进行树脂封装处理时将被树脂填充。在制造完毕的半导体微型器件中，硅微型结构芯片通过接触部以及填充于非接触部与芯片之间的树脂封装材料使整个芯片得到支承并被固定。
我们发现，若在本发明中，芯片焊盘的接触部在矩形硅微型结构芯片的对角线方向上形成，则会出现芯片的热变形增大的倾向。为此，将本发明中所使用的引脚框架的芯片焊盘这样进行设计，即，减小与硅微型结构芯片的对角线相对应的区域中所形成的接触部的面积。也就是说，本发明中使用的芯片焊盘，其非接触部在与硅微型结构芯片的对角线相对应的区域的局部或整个区域形成。
根据本发明，通过减小芯片对角线上的接触部的面积，可减小芯片承受的热变形，从而得到可靠性高的半导体微型器件。
由于非接触部经树脂封装处理被填充，因此，最终制成品的半导体微型器件内的硅微型结构芯片，不仅得到接触部而且得到树脂封装材料的支承。因此，与不进行树脂封装而在非接触部存在有空隙的半导体微型器件相比，硅微型结构芯片的抗冲击性提高。
附图说明
对于本发明，将结合附图在下面做详细说明。
图1是本发明所涉及的半导体微型器件的概略图。
图2A是本发明实施方式1所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图2B是图2A所示微型器件的A-A向剖视图。
图3A是本发明实施方式1的变型例所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图3B是图3A所示微型器件的A-A向剖视图。
图4A是本发明实施方式2所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图4B是图4A所示微型器件的A-A向剖视图。
图5A是本发明实施方式2的变型例所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图5B是图5A所示微型器件的A-A向剖视图。
图6A是本发明实施方式2的另一个变型例所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图6B是图6A所示微型器件的A-A向剖视图。
图7A是本发明实施方式3所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图7B是图7A所示微型器件的A-A向剖视图。
图8A是本发明实施方式3的变型例所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图8B是图8A所示微型器件的A-A向剖视图。
图9A是本发明实施方式3的另一个变型例所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图9B是图9A所示微型器件的A-A向剖视图。
图10A是本发明实施方式4所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图10B是图10A所示微型器件的A-A向剖视图。
图11A是本发明实施方式4的变型例所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图11B是图11A所示微型器件的A-A向剖视图。
图12A是本发明实施方式5所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图12B是图12A所示微型器件的A-A向剖视图。
图13A是本发明实施方式5的变型例所涉及的微型器件的芯片焊盘和传感器芯片的俯视图。
图13B是图13A所示微型器件的A-A向剖视图。
具体实施方式
本发明的半导体微型器件，包括：具有可动部的矩形的硅微型结构芯片、具有固定所说硅微型结构芯片的芯片焊盘的引脚框架、以及将硅微型结构芯片和引脚框架的局部封装起来的树脂封装材料；芯片焊盘具有与硅微型结构芯片接触而对该芯片进行支承的接触部、以及不与硅微型结构芯片接触的非接触部。在该半导体微型器件中，非接触部至少在与硅微型结构芯片的对角线相对应的位置上形成。在非接触部与所说硅微型结构芯片之间填充有树脂封装材料。
由铜箔等构成的引脚框架，经压力加工或蚀刻加工成形。引脚框架具有芯片焊盘、内引脚以及外引脚。硅微型结构芯片等半导体芯片，被模片接合(die bond)在芯片焊盘上，并通过引线接合(wire bonding)等与内引脚电气地相连接。外引脚经压力而加工和弯曲加工加工成与安装半导体微型器件的插座和电极的规格相符的外形。
树脂封装材料选择具有优异的绝缘性、高频特性、强度、粘接强度、耐湿性以及成形性、特别是在高温下上述特性优异的树脂。可采用环氧树脂作为树脂封装材料。
若使非接触部形成于与硅微型结构芯片的四个角部相对应的位置上，则可进一步减小硅微型结构芯片的对角线上所产生的热变形，因而是优选的。
若使接触部形成于与芯片的中央部位相对应的位置上，则可避免硅微型结构芯片中央部位因自重作用下垂而引起硅微型结构芯片整体弯曲，因而是优选的。
硅微型结构芯片通常具有引线接合用的接合焊盘(bonding pad)，与其它半导体芯片和内引脚之间通过引线接合实现连接。在本发明中，最好是，芯片焊盘的非接触部不在与硅微型结构芯片的形成有接合焊盘的位置相对应的位置上形成。这是因为，在引线接合过程中可由接触部承受作用在硅微型结构芯片上的作用力，从而防止硅微型结构芯片在引线接合过程中弯曲。此外，还能够得到在引线接合过程中减轻芯片摆动、避免接合发生偏差或引线断裂而产生废品的效果，因而是优选的。
接触部与非接触部二者必须设计成进行模片接合之后能够稳定地对硅微型结构芯片进行支承。接触部的最佳形成位置，以在芯片的四个角部、芯片边部、芯片中央部位等容易使芯片实现平衡的位置为宜。这是因为，即使为了减轻热变形的影响而减小接触部的面积，也能够稳定地对芯片进行支承。
接触部可以以细长的条形、圆形、椭圆形、三角形、四边形、点状等任意的形状形成，还可以以这些形状组合而成的复合形状形成。
非接触部可以是凹部或切除部。凹部是在芯片焊盘的、与硅微型结构芯片进行模片接合的一侧的表面形成凹陷从而使芯片焊盘的厚度变薄的部分。可利用干式蚀刻、湿式蚀刻等蚀刻技术或用模具进行压力加工等过去已知的技术形成。当将硅微型结构构芯片模片接合在芯片焊盘上时，将处于硅微型结构芯片与凹部二者局部分开的状态。之后，当以树脂封装材料进行浇铸加工时，树脂封装材料将通过硅微型结构芯片与凹部二者局部分开的部分填充到凹部中，使得凹部和芯片之间通过树脂封装材料接合。
当凹部的底部因热膨胀而伸长时，热变形将通过树脂封装材料传递到硅微型结构芯片上。但是，热变形在经由比金属软质的树脂封装材料传递的过程中得到缓和，到达硅微型结构芯片时已变得足够小。因此，形成有凹部的半导体微型器件与未设置凹部者相比，热变形的影响明显得到抑制。而芯片焊盘上形成有凹部的引脚框架可维持与现有的引脚框架大致同等的强度。
切除部是以冲压或蚀刻等方法设置在芯片焊盘上的贯通开口。切除部是将成为热变形之起因的金属部分去除而形成，因而对于抑制作用于硅微型结构芯片的热变形非常有效。但是，由于引脚框架由非常薄的金属片形成，因此，在芯片焊盘上设置切除部有可能导致引脚框架的强度降低过多。若通过浇铸加工使切除部被树脂封装材料填充，则树脂能够补偿切除部引起的强度的降低，因而在最终成品阶段不会出现任何问题。因此，最好这样设计引脚框架，即，使之具有一定的强度而在直到浇铸加工为止的制造工序中不会发生变形。例如，设置补强部以使切除部不易变形，或者直到进行浇铸加工为止以辅助板对引脚框架进行支承，从而解决芯片焊盘的强度问题。只要引脚框架具有一定的厚度或由强度高的材料形成，即使形成切除部后也能够保持足够的强度，因而适合形成切除部。
(实施方式1)
将树脂封装型半导体微型器件1的概略图示于图1A和图1B。作为硅微型结构芯片的具有可动部的传感器芯片2、以及、半导体芯片(ASIC)7，被模片接合在引脚框架的芯片焊盘31上。传感器芯片2和半导体芯片7二者经设置在各自表面上的接合焊盘21、71通过引线33电气地连接。并且，半导体芯片7通过引线33与引脚框架的内引脚电气地连接。传感器芯片2、半导体芯片7、芯片焊盘31以及内引脚32以树脂封装材料9浇铸而与外部隔绝。
图2A是本发明所涉及的半导体微型器件的第1实施方式，省略了半导体芯片7和内引脚32而仅将传感器芯片2和芯片焊盘31示于图中。
在芯片焊盘31的表面，形成有对传感器芯片2进行支承的接触部4、以及厚度的一半左右被蚀刻掉而形成的凹部5。
接触部4由位于传感器芯片2的中心的圆形的中央支承部41、以及从中央支承部41向四个方向延伸的4个条形支承部42构成。中央支承部41在该例中做成了圆形，但也可以做成四边形等多边形以及椭圆形等任意的形状。条形支承部42在该例中是向与传感器芯片2的边大体垂直的四个方向延伸的，但并不限定于此，只要不在传感器芯片2的对角线方向形成，可以向任意方向延伸而形成。作为变型例，还可以形成从中央支承部41向三个方向延伸的3条条形支承部42。
在图2A中，大致为矩形的凹部5按照纵2×横2进行设置，在凹部5与凹部5之间设置有条形支承部42。由于中央支承部41是位于形成有4个凹部5的区域的大致中心位置上的，因此，各凹部5的一个角部成为被切成扇形的形状。
形成有4个凹部5的区域的最大尺寸最好比传感器芯片2的尺寸大一圈。这样形成，可使得传感器芯片2的边缘与芯片焊盘31之间的间距较大，因而可使传感器芯片2承受的热变形更小。如图2A所示，从芯片焊盘的上方进行观察时，可见到凹部5的一部分将硅微型结构芯片的周围围起来。进行浇铸加工时，树脂封装材料从凹部5和传感器芯片2之间的间隙进入凹部5内，对凹部和传感器芯片2之间进行填充。
凹部5可利用干式蚀刻、湿式蚀刻等已知技术形成。
图2B是图2A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的中央支承部41上。而且，凹部5中填充有树脂封装材料9。
在图2B中，凹部5的深度越深，存在于凹部5的底部51与传感器芯片2之间的树脂封装材料9的厚度越厚。并且，树脂封装材料9的厚度越厚，从凹部5的底部51向传感器芯片2传递的热变形越能够得到缓和。因此，凹部5的深度越深，减小芯片承受的热变形的效果越好。但是，加深凹部5的深度，将导致蚀刻所需时间延长、成本增加。最好是，将凹部5的深度设计得可使芯片承受的热变形在容许范围内。
本发明的半导体微型器件的制造工序，包括：在引脚框架的芯片焊盘31上形成规定的凹部5和接触部4；将硅微型结构芯片(传感器芯片)2模片接合在芯片焊盘31的接触部4的局部或全部上；对传感器芯片2、芯片焊盘31以及内引脚32的局部以树脂封装材料9进行浇铸加工。
在对传感器芯片2进行模片接合的工序中，例如也可以使传感器芯片2仅与中央支承部41粘接。此时，4个条形支承部42对传感器芯片2的底部进行的支承使传感器芯片2保持水平。
在进行浇铸加工的工序中，树脂封装材料9被填充到凹部5与传感器芯片2之间的间隙中。而且，浇铸加工之后，条形支承部42与传感器芯片2之间也被树脂封装材料固定。
在图3A中，作为本实施方式的变型例，示出了在芯片焊盘31上替代凹部5而形成有切除部6的微型器件1。其中，接触部4做成与图2A相同的形状。在芯片焊盘31的表面形成有4处大致为矩形的切除部6。切除部6可利用冲压、切削、干式蚀刻、湿式蚀刻等已知技术形成。
图3B是图3A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的中央支承部41上。而且，在切除部6中填充有树脂封装材料9。
由图3B可知，切除部6不会使传感器芯片2发生热变形，与图2的形式相比，传感器芯片2的性能更为稳定。但是，在该形式中，接触部4被完全刻透，引脚框架的强度差。因此，在进行传感器芯片2的模片接合等引脚框架要承受作用力的工序时，操作时要注意。
(实施方式2)
图4(A)是本发明所涉及的半导体微型器件的第2实施方式，省略了半导体芯片7和内引脚32而仅将传感器芯片2和芯片焊盘31示于图中。该实施方式中所使用的传感器芯片2具有能够通过引线接合与其它半导体芯片7实现电气连接的形状。作为图示的传感器芯片2，沿着矩形传感器芯片2的某一边，在传感器芯片2的上表面上形成有4个引线接合用的接合焊盘21。
在芯片焊盘31的表面形成有对传感器芯片2进行支承的接触部4、以及厚度的一半左右被蚀刻掉而形成的凹部5。
接触部4由两个部分构成。一个部分是对构成传感器芯片的边缘的4个边之中的、形成有接合焊盘21的那一边(图4A中为芯片的右边)的底部进行支承的接合焊盘支承部43。另一个部分是对传感器芯片2的与上述边相向的对边(图4A中为芯片的左边)的底部进行支承的对边支承部44。
接合焊盘支承部43能够承接施加在传感器芯片2的接合焊盘21上的应力，因而能够有效避免由引线接合时的应力导致的芯片倾斜。
对边支承部44与接合焊盘支承部43共同起作用，在从传感器芯片2的模片接合到进行浇铸加工为止的期间，对传感器芯片2稳定地进行支承。
在图4A中，形成有大致为矩形的凹部5。凹部5的横向尺寸、即接合焊盘支承部43与对边支承部44之间的距离比传感器芯片的横向尺寸短。这样一来，可将传感器芯片2的左右缘部通过模片接合固定在接合焊盘支承部43和对边支承部44上。凹部5的纵向尺寸以大于传感器芯片2的纵向尺寸为宜。这样形成，可加大传感器芯片2的上边和下边与芯片焊盘31之间的间隔距离，因而能够减小传感器芯片2承受的热变形。
如图4A所示，从芯片焊盘上方进行观察时，可在硅微型结构芯片的上下边的外侧看到凹部的局部。进行浇铸加工时，树脂封装材料从凹部5和传感器芯片2之间的间隙进入凹部5内，对凹部与传感器芯片2之间进行填充。
凹部5可利用干式蚀刻、湿式蚀刻等已知技术形成。
图4B是图4A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的接合焊盘支承部43和对边支承部44上。而且，凹部5中填充有树脂封装材料9。
在图4B中，凹部5的深度越深，存在于凹部5的底部51与传感器芯片2之间的树脂封装材料9的厚度越厚。并且，树脂封装材料9的厚度越厚，从凹部5的底部51向传感器芯片2传递的热变形越能够得到缓和。因此，凹部5的深度越深，减小芯片承受的热变形的效果越好。但是，加深凹部5的深度，将导致蚀刻所需时间延长、成本增加。最好是，将凹部5的深度设计得可使芯片承受的热变形在容许范围内。
本发明的半导体微型器件的制造工序，包括：在引脚框架的芯片焊盘31上形成规定的凹部5和接触部4；将硅微型结构芯片(传感器芯片)2模片接合在芯片焊盘31的接触部4的局部或全部上；在传感器芯片2与其它半导体芯片7等之间进行引线接合的工序；对传感器芯片2、芯片焊盘31以及内引脚32以树脂封装材料9进行浇铸加工。
在对传感器芯片2进行模片接合的工序中，传感器芯片2通常是粘接在接合焊盘支承部43和对边支承部44上的。这样一来，直到浇铸加工工序为止，可使传感器芯片2稳定地得到支承。
在进行浇铸加工的工序中，树脂封装材料9被填充到凹部5和传感器芯片2之间的间隙中。
在图5A中，作为本实施方式的变型例，示出了在芯片焊盘31上替代凹部5而形成有切除部6的微型器件1。其中，接触部4做成与图4A相同的形状。在芯片焊盘31的表面形成有大致为矩形的切除部6。切除部6可利用冲压、切削、干式蚀刻、湿式蚀刻等已知技术形成。
图5B是图5A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被粘接在芯片焊盘31的接合焊盘支承部43和对边支承部44上。而且，在切除部6中填充有树脂封装材料9。
由图5B可知，切除部6不会使传感器芯片2发生热变形，与图4A的形式相比，传感器芯片2的性能更为稳定。但是，在该形式中，由于切除部6的存在，引脚框架的强度差。因此，在进行传感器芯片2的模片接合工序等引脚框架要承受作用力的工序时，操作时要注意。
图6A和图6B示出本实施方式的微型器件1的另一个变型例。在该变型例中，非接触部由凹部5和切除部6构成。非接触部，其纵向上的上下部分是切除部6，在这些切除部6之间形成有凹部5。接触部4与图4A和图5A同样，由接合焊盘支承部43和对边支承部44构成。这种形式的特点是，与图4A相比，因具有切除部6因而减小热变形的效果好，而与图5A相比，因具有凹部5因而引脚框架的强度高。
切除部6和凹部5在非接触部中的布局，并不限定于图6A所示，例如也可以设计成在横向的左右部分形成切除部6、在这些切除部6之间形成有凹部5这样一种形式。此外，也可以设计成切除部6和凹部5呈条纹状设置的形式。还可以将凹部5设计成在纵向和横向上形成的栅格状，将被凹部5围起来的区域作为切除部6。
(实施方式3)
图7A是本发明所涉及的半导体微型器件的第3实施方式，省略了半导体芯片7和内引脚32而仅将传感器芯片2和芯片焊盘31示于图中。该实施方式中所使用的传感器芯片2，如图1A所示具有能够通过引线接合与其它半导体芯片7实现电气连接的形状。作为图示的传感器芯片2，沿着矩形传感器芯片2的一个边，在传感器芯片2的上表面上形成有4个引线接合用的接合焊盘21。
在芯片焊盘31的表面形成有对传感器芯片2进行支承的接触部4、以及厚度的一半左右被蚀刻掉而形成的凹部5。
接触部4由两个部分构成。一个部分是对构成传感器芯片的缘部的4个边之中的、形成有接合焊盘21的那一边(图7A中为芯片的右边)的底部进行支承的接合焊盘支承部43。另一个部分是对传感器芯片2的与上述边相向的对边(图7A中为芯片的左边)的底部的大体中心部分进行支承的对边支承部44。该实施方式与图4的实施方式相比，对边支承部44的形状不同。
接合焊盘支承部43能够承接施加在传感器芯片2的接合焊盘21上的应力，因而能够有效避免引线接合时的应力导致的芯片倾斜。
对边支承部44与接合焊盘支承部43共同起作用，在从传感器芯片2的模片接合到进行浇铸加工为止的期间，对传感器芯片2稳定地进行支承。本实施方式中的对边支承部44与图4的实施方式相比面积要小，因此，尽管传感器芯片2的稳定支承性稍微变差，但能够进一步减小传感器芯片2承受的热变形。
在图7A中，凹部5是以在大致为矩形的左边上有小的大致为矩形的突出部(对边支承部44)突出出来的形状形成。凹部5的最小横向尺寸、即接合焊盘支承部43与对边支承部44之间的距离，比传感器芯片的横向尺寸短。这样一来，能够通过模片接合将传感器芯片2的左右缘部固定在接合焊盘支承部43和对边支承部44上。凹部的最大横向尺寸是除去对边支承部44时的横向尺寸，在图7A中，与芯片的横向尺寸大致相同。但是，最大横向尺寸并不限定于此。例如，可将最大横向尺寸改变成，模片接合传感器芯片2时可使凹部5的左缘部之中的、未形成对边支承部44的部分与传感器芯片2二者分开。这样形成，可使得传感器芯片2的左边与芯片焊盘31局部分开，因而能够进一步减小传感器芯片2承受的热变形。
凹部5的纵向尺寸以大于传感器芯片2的纵向尺寸为宜。这样形成，可加大传感器芯片2的上边和下边与芯片焊盘31之间的间隔距离，因而能够进一步减小传感器芯片2承受的热变形。
如图7A所示，从芯片焊盘上方进行观察时，可在硅微型结构芯片的上下边的外侧和左边的外侧的局部(不与对边支承部44接触的部分)看到凹部的局部。进行浇铸加工时，树脂封装材料从凹部5和传感器芯片2之间的间隙进入凹部5内，将凹部与传感器芯片2之间填充。
凹部5可利用干式蚀刻、湿式蚀刻等已知技术形成。
图7B是图7A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的接合焊盘支承部43和对边支承部44上。而且，凹部5中填充有树脂封装材料9。
在图7B中，凹部5的深度越深，存在于凹部5的底部51与传感器芯片2之间的树脂封装材料9的厚度越厚。并且，树脂封装材料9的厚度越厚，从凹部5的底部51向传感器芯片2传递的热变形越能够得到缓和。因此，凹部5的深度越深，减小芯片承受的热变形的效果越好。但是，加深凹部5的深度，将导致蚀刻所需时间延长、成本增加。最好是，将凹部5的深度设计得可使芯片承受的热变形在容许范围内。
本发明的半导体微型器件的制造工序，包括：在引脚框架的芯片焊盘31上形成规定的凹部5和接触部4；将硅微型结构芯片(传感器芯片)2模片接合在芯片焊盘31的接触部4的局部或全部上；在传感器芯片2与其它半导体芯片7等之间进行引线接合；对传感器芯片2、芯片焊盘31以及内引脚32以树脂封装材料9进行浇铸加工。
在对传感器芯片2进行模片接合的工序中，传感器芯片2通常是粘接在接合焊盘支承部43和对边支承部44上的。这样一来，直到浇铸加工工序为止，可使传感器芯片2稳定地得到支承。
在进行浇铸加工的工序中，树脂封装材料9被填充到凹部5和传感器芯片2之间的间隙中。
在图8A中，作为本实施方式的变型例，示出了在芯片焊盘31上替代凹部5而形成有切除部6的微型器件1。其中，接触部4做成与图7A相同的形状。在芯片焊盘31的表面形成有大致为矩形的切除部6。切除部6可利用冲压、切削、干式蚀刻、湿式蚀刻等已知技术形成。
图8B是图8A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被粘接在芯片焊盘31的接合焊盘支承部43和对边支承部44上。而且，在切除部6中填充有树脂封装材料9。
由图8B可知，切除部6不会使传感器芯片2发生热变形，与图7A的形式相比，传感器芯片2的性能更为稳定。但是，在该形式中，接触部4被完全刻透，引脚框架的强度差。因此，在进行传感器芯片2的模片接合工序等引脚框架要承受作用力的工序时，操作时要注意。
图9A和图9B示出本实施方式的微型器件1的另一个变型例。在该变型例中，非接触部由凹部5和切除部6构成。非接触部，其纵向上的上下部分是切除部6，在这些切除部6之间形成有凹部5。接触部4与图7A和图8A同样，由接合焊盘支承部43和对边支承部44构成。这种形式的特点是，与图7A相比，因具有切除部6因而减小热变形的效果好，而与图8A相比，因具有凹部5因而引脚框架的强度高。特别是，以凹部5与对边支承部44相连续为宜。由于对边支承部44是呈突出的切片形状形成的，因而容易导致强度降低，但通过与凹部5相连续可得到补强。
切除部6和凹部5在非接触部中的布局，并不限定于图9A所示，例如也可以设计成在横向的左右部分形成切除部6、在这些切除部6之间形成有凹部5这样一种形式。此外，也可以设计成切除部6和凹部5呈条纹状设置的形式。还可以将凹部5设计成在纵向和横向上形成的栅格状，将被凹部5围起来的区域作为切除部6。
(实施方式4)
图10A是本发明所涉及的半导体微型器件的第4实施方式，省略了半导体芯片7和内引脚32而仅将传感器芯片2和芯片焊盘31示于图中。该实施方式中所使用的传感器芯片2，如图1所示具有能够通过引线接合与其它半导体芯片7实现电气连接的形状。作为图示的传感器芯片2，沿着矩形传感器芯片2的一个边，在传感器芯片2的上表面上形成有4个引线接合用的接合焊盘21。
在芯片焊盘31的表面，形成有对传感器芯片2进行支承的接触部4、以及厚度的一半左右被蚀刻掉而形成的凹部5。接触部4由三个部分构成。第1部分是对构成传感器芯片的缘部的4个边之中的、形成有接合焊盘21的传感器芯片2的一个边(图10A中为芯片的右边)的底部进行支承的接合焊盘支承部43。第2部分是对传感器芯片2的与上述边相向的对边(图10A中为芯片的左边)的底部进行支承的对边支承部44。第3部分是位于传感器芯片2的中心的圆形的中央支承部41。
接合焊盘支承部43能够承接施加在传感器芯片2的接合焊盘21上的应力，因而能够有效避免由引线接合时的应力导致的芯片倾斜。
对边支承部44和中央支承部41与接合焊盘支承部43共同起作用，在从传感器芯片2的模片接合到进行浇铸加工为止的期间，对传感器芯片2稳定地进行支承。
此外，中央支承部41对于防止传感器芯片2弯曲是有效的。这种形式，特别适合于传感器芯片2的尺寸较大的情况、以及传感器芯片2的厚度薄而容易弯曲的情况。中央支承部41在该例中为圆形，但也可以做成四边形等多边形、椭圆形等任意的形状。
在芯片焊盘31表面的接合焊盘支承部43与对边支承部44之间，在除去中央支承部41之外的区域形成有凹部5。凹部5可利用干式蚀刻、湿式蚀刻等已知技术形成。
在图10A中，形成有外形大致为矩形的凹部5、以及形成于凹部5的大致中央的中央支承部41。凹部5的横向尺寸、即接合焊盘支承部43与对边支承部44之间的距离比传感器芯片的横向尺寸短。这样一来，可将传感器芯片2的左右缘部通过模片接合固定在接合焊盘支承部43和对边支承部44上。凹部5的纵向尺寸以大于传感器芯片2的纵向尺寸为宜。这样形成，可加大传感器芯片2的上边和下边与芯片焊盘31之间的间隔距离，因而能够减小传感器芯片2承受的热变形。
如图10A所示，从芯片焊盘上方进行观察时，可在硅微型结构芯片的上下边的外侧看到凹部的局部。进行浇铸加工时，树脂封装材料从凹部5和传感器芯片2之间的间隙进入凹部5内，将凹部与传感器芯片2之间填充。
凹部5，可利用干式蚀刻、湿式蚀刻等已知技术形成。
中央支承部41，在该例中在凹部5的中央形成有一个，但并不限定于此，例如也可以使面积较小的中央支承部41隔开距离形成多个。这些中央支承部41的布局最好能够使传感器芯片2容易实现平衡。
图10B是图10A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的接合焊盘支承部43、对边支承部44和中央支承部41上。而且，凹部5中填充有树脂封装材料9。
在图10B中，凹部5的深度越深，存在于凹部5的底部51与传感器芯片2之间的树脂封装材料9的厚度越厚。并且，树脂封装材料9的厚度越厚，从凹部5的底部51向传感器芯片2传递的热变形越能够得到缓和。因此，凹部5的深度越深，减小芯片承受的热变形的效果越好。但是，加深凹部5的深度，将导致蚀刻所需时间延长、成本增加。最好是，将凹部5的深度设计得可使芯片承受的热变形在容许范围内。
本发明的半导体微型器件的制造工序，包括：在引脚框架的芯片焊盘31上形成规定的凹部5和接触部4；将硅微型结构芯片(传感器芯片)2模片接合在芯片焊盘31的接触部4的局部或全部上；在传感器芯片2与其它半导体芯片7等之间进行引线接合的工序；对传感器芯片2、芯片焊盘31以及内引脚32以树脂封装材料9进行浇铸加工。
在对传感器芯片2进行模片接合的工序中，传感器芯片2是模片接合在3个支承部4之中的至少两个上的，但尤以模片接合在接合焊盘支承部43上为佳。这样一来，在引线接合的工序中，能够更为稳定地保持住传感器芯片2。
作为进行模片接合的支承部的组合例，可以从下述方法之中选择任意一种：模片接合在接合焊盘支承部43和对边支承部44上的方法、模片接合在接合焊盘支承部43和中央支承部41上的方法、以及模片接合在接合焊盘支承部43和对边支承部44和中央支承部41上的方法。无论采用哪一种组合，传感器芯片2均能够稳定地得到支承直到浇铸加工工序为止。
在进行浇铸加工的工序中，树脂封装材料9被填充到凹部5和传感器芯片2之间的间隙中。
在图11A中，示出本实施方式的微型器件1的变型例。在该变型例中，非接触部由凹部5和切除部6构成，在凹部5的局部上形成有中央支承部41。作为非接触部，其纵向上的上下部分是切除部6，在这些切除部6之间形成有凹部5。切除部6可利用冲压、切削、干式蚀刻、湿式蚀刻等已知技术形成。接触部4与图10同样，由接合焊盘支承部43和对边支承部44和中央支承部41构成。
图11B是图11A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的接合焊盘支承部43、对边支承部44和中央支承部41上。而且，在凹部5和切除部6中填充有树脂封装材料9。
图11A所示形式的特点是，与图10A相比，因具有切除部6因而减小热变形的效果好。
切除部6和凹部5在非接触部中的布局，并不限定于图11A所示，例如也可以设计成在横向的左右部分形成切除部6、在这些切除部6之间形成有凹部5这样一种形式。此外，也可以设计成切除部6和凹部5呈条纹状设置的形式。还可以将凹部5设计成在纵向和横向上形成的栅格状，将被凹部5围起来的区域作为切除部6。
(实施方式5)
图12A是本发明所涉及的半导体微型器件的第5实施方式，省略了半导体芯片7和内引脚32而仅将传感器芯片2和芯片焊盘31示于图中。该实施方式中所使用的传感器芯片2，如图1所示具有能够通过引线接合与其它半导体芯片7实现电气连接的形状。作为图示的传感器芯片2，沿着矩形传感器芯片2的一个边，在传感器芯片2的上表面上形成有4个引线接合用的接合焊盘21。
在芯片焊盘31的表面，形成有对传感器芯片2进行支承的接触部4、以及厚度的一半左右被蚀刻掉而形成的凹部5。
接触部4由三个部分构成。第1部分是对构成传感器芯片的缘部的4个边之中的、形成有接合焊盘21的传感器芯片2的一个边(图12A中为芯片的右边)的底部进行支承的接合焊盘支承部43。第2部分是仅对传感器芯片2的与上述边相向的对边(图12A中为芯片的左边)的底部的大体中心部分进行支承的对边支承部44。第3部分是位于传感器芯片2的中心的圆形的中央支承部41。
接合焊盘支承部43能够承接施加在传感器芯片2的接合焊盘21上的应力，因而能够有效避免由引线接合时的作用力导致的芯片倾斜。
对边支承部44和中央支承部41与接合焊盘支承部43共同起作用，在从传感器芯片2的模片接合到进行浇铸加工为止的期间，对传感器芯片2稳定地进行支承。
此外，中央支承部41对于防止传感器芯片2弯曲是有效的。这种形式，特别适合于传感器芯片2的尺寸较大的情况、以及传感器芯片2的厚度薄而容易弯曲的情况。中央支承部41在该例中为圆形，但也可以做成四边形等多边形、椭圆形等任意的形状。
本实施方式的对边支承部44，与图10A的实施方式相比面积要小，因此，尽管传感器芯片2的稳定支承性稍差，但能够进一步减小传感器芯片2承受的热变形。
在图12A中，凹部5的外形是以在大致为矩形的左边上有小的大致为矩形的突出部(对边支承部44)突出出来的形状形成。在凹部5的大约中央形成有中央支承部41。凹部5的最小横向尺寸、即接合焊盘支承部43与对边支承部44之间的距离比传感器芯片的横向尺寸短。这样一来，能够通过模片接合将传感器芯片2的左右缘部固定在接合焊盘支承部43和对边支承部44上。凹部的最大横向尺寸是除去对边支承部44时的横向尺寸，在图12A中，与芯片的横向尺寸大致相同。但是，最大横向尺寸并不限定于此。例如，可将最大横向尺寸改变成，模片接合传感器芯片2时可使凹部5的左缘部之中的、未形成对边支承部44的部分与传感器芯片2二者分开。这样形成，可使得传感器芯片2的左边与芯片焊盘31局部分开，因而能够进一步减小传感器芯片2承受的热变形。
凹部5的纵向尺寸以大于传感器芯片2的纵向尺寸为宜。这样形成，可加大传感器芯片2的上边和下边与芯片焊盘31之间的间隔距离，因而能够进一步减小传感器芯片2承受的热变形。
如图12A所示，从芯片焊盘上方进行观察时，可在硅微型结构芯片的上下边的外侧和左侧的外方的局部(不与对边支承部44接触的部分)看到凹部的局部。进行浇铸加工时，树脂封装材料从凹部5和传感器芯片2之间的间隙进入凹部5内，将凹部与传感器芯片2之间填充。
凹部5可利用干式蚀刻、湿式蚀刻等已知技术形成。
中央支承部41在该例中在凹部5的中央形成有一个，但并不限定于此，例如也可以使面积较小的中央支承部41隔开距离形成多个。这些中央支承部41的布局最好能够使传感器芯片2容易实现平衡。
图12B是图12A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的接合焊盘支承部43、对边支承部44和中央支承部41上。而且，凹部5中填充有树脂封装材料9。
在图12B中，凹部5的深度越深，存在于凹部5的底部51与传感器芯片2之间的树脂封装材料9的厚度越厚。并且，树脂封装材料9的厚度越厚，从凹部5的底部51向传感器芯片2传递的热变形越能够得到缓和。因此，凹部5的深度越深，减小芯片承受的热变形的效果越好。但是，加深凹部5的深度，将导致蚀刻所需时间延长、成本增加。最好是，将凹部5的深度设计得可使芯片承受的热变形在容许范围内。
本发明的半导体微型器件的制造工序，包括：在引脚框架的芯片焊盘31上形成规定的凹部5和接触部4；将硅微型结构芯片(传感器芯片)2模片接合在芯片焊盘31的接触部4的局部或全部上；在传感器芯片2与其它半导体芯片7等之间进行引线接合的工序；对传感器芯片2、芯片焊盘31以及内引脚32以树脂封装材料9进行浇铸加工。
在对传感器芯片2进行模片接合的工序中，传感器芯片2是模片接合在3个支承部4之中的至少两个上的，但尤以模片接合在接合焊盘支承部43上为佳。这样一来，在引线接合的工序中，能够更为稳定地保持住传感器芯片2。
作为进行模片接合的支承部的组合例，可以从下述方法中选择任意一种：模片接合在接合焊盘支承部43和对边支承部44上的方法、模片接合在接合焊盘支承部43和中央支承部41上的方法、以及模片接合在接合焊盘支承部43和对边支承部44和中央支承部41上的方法。无论采用哪一种组合，传感器芯片2均能够稳定地得到支承直到浇铸加工工序为止。
在进行浇铸加工的工序中，树脂封装材料9被填充到凹部5和传感器芯片2之间的间隙中。
在图13A中，示出本实施方式的微型器件1的变型例。在该变型例中，非接触部由凹部5和切除部6构成，在凹部5的局部上形成有中央支承部41。作为非接触部，其纵向上的上下部分是切除部6，在这些切除部6之间形成有凹部5。切除部6可利用冲压、切削、干式蚀刻、湿式蚀刻等已知技术形成。接触部4与图12同样，由接合焊盘支承部43和对边支承部44和中央支承部41构成。
图13B是图13A所示微型器件进行树脂封装后的A-A向剖视图，在该剖视图中，传感器芯片2被模片接合在芯片焊盘31的接合焊盘支承部43、对边支承部44和中央支承部41上。而且，在凹部5和切除部6中填充有树脂封装材料9。
图13A所示形式的特点是，与图12A相比，因具有切除部6因而减小热变形的效果好。特别是，以凹部与对边支承部44相连续为宜。由于对边支承部44是呈突出的切片形状形成的，因而容易导致强度降低，但通过与凹部5相连续可得到补强。
切除部6和凹部5在非接触部中的布局，并不限定于图13A所示，例如也可以设计成在横向的左右部分形成切除部6、在这些切除部6之间形成有凹部5这样一种形式。此外，也可以设计成切除部6和凹部5呈条纹状设置的形式。还可以将凹部5设计成在纵向和横向上形成的栅格状，将被凹部5围起来的区域作为切除部6。
对于本发明，结合最佳实施方式和附图进行了说明，但还可以有各种变化和变更，这对于本领域技术人员来说是不言而喻的。这种变化和变更只要不超出权利要求书所确定的定义便应当理解为属于本发明的范围。

Claims (4)

1.一种半导体微型器件，其特征在于，该微型器件包括：
矩形的硅微型结构芯片；
具有固定所说硅微型结构芯片的芯片焊盘的引脚框架，包括该芯片焊盘与所说硅微型结构芯片接触的接触部；以及，
将所说硅微型结构芯片和所说引脚框架的局部封装起来的树脂封装材料；
所说引脚框架的芯片焊盘具有低于所说接触部以避免与所说硅微型结构芯片接触的非接触部；
所说接触部具有中央支承部和多个条形支承部，所说条形支承部是一端连接在所说中央支承部上、在与所说硅微型结构芯片的边平行的方向上延伸，
该非接触部至少在与硅微型结构芯片的四个角部相对应的位置上形成，
在所说非接触部和所说硅微型结构芯片之间的间隙中填充有所说树脂封装材料，芯片焊盘和硅微型结构芯片二者通过树脂粘接。
2.一种半导体微型器件，其特征在于，该微型器件包括：
矩形的硅微型结构芯片；
具有固定所说硅微型结构芯片的芯片焊盘的引脚框架，包括该芯片焊盘与所说硅微型结构芯片接触的接触部；
将所说硅微型结构芯片和所说引脚框架的局部封装起来的树脂封装材料；以及，
沿着所说硅微型结构芯片的一边形成的引线接合用的接合焊盘；
所说引脚框架的芯片焊盘具有低于所说接触部以避免与所说硅微型结构芯片接触的非接触部，
所说接触部包括接合焊盘支承部和对边支承部，所说接合焊盘支承部支承形成有接合焊盘的所说一边，所说对边支承部与所说接合焊盘支承部相向且支承与所说一边相向的一边，
该非接触部至少在与硅微型结构芯片的中央部相对应的位置、和与除了所说一边以及所说相向的一边之外的硅微型结构芯片的两边相对应的位置上形成，
在所说非接触部和所说硅微型结构芯片之间的间隙中填充有所说树脂封装材料，芯片焊盘和硅微型结构芯片二者通过树脂粘接。
3.如权利要求1或2所说的半导体微型器件，其特征是，所说非接触部是在芯片焊盘上形成的凹部。
4.如权利要求1或2所说的半导体微型器件，其特征是，所说非接触部是在芯片焊盘上开口而形成的切除部。
CNB2005100558678A 2004-05-13 2005-03-15 半导体微型器件 Expired - Fee Related CN100433302C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP143035/04 2004-05-13
JP2004143035A JP2005327830A (ja) 2004-05-13 2004-05-13 半導体マイクロデバイス

Publications (2)

Publication Number Publication Date
CN1697160A CN1697160A (zh) 2005-11-16
CN100433302C true CN100433302C (zh) 2008-11-12

Family

ID=35308607

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100558678A Expired - Fee Related CN100433302C (zh) 2004-05-13 2005-03-15 半导体微型器件

Country Status (6)

Country Link
US (1) US20050253208A1 (zh)
JP (1) JP2005327830A (zh)
KR (1) KR100668098B1 (zh)
CN (1) CN100433302C (zh)
DE (1) DE102005011863A1 (zh)
TW (1) TWI281730B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104949668A (zh) * 2015-06-19 2015-09-30 北京信息科技大学 一种微型三自由度单循环式pmma气流陀螺

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI251939B (en) * 2005-05-24 2006-03-21 Siliconware Precision Industries Co Ltd Lead-frame type semiconductor package and lead frame thereof
US7304395B2 (en) * 2005-07-05 2007-12-04 Oki Electric Industry Co., Ltd. Semiconductor chip package
DE102008005153A1 (de) * 2008-01-18 2009-07-23 Robert Bosch Gmbh Druckmessmodul
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
CN101930961B (zh) * 2009-06-22 2012-08-22 南茂科技股份有限公司 封装结构
DE102010001075A1 (de) * 2010-01-21 2011-07-28 Robert Bosch GmbH, 70469 Niederdrucksensor
US20150268261A1 (en) * 2014-03-18 2015-09-24 Trw Automotive U.S. Llc Circuit mounting apparatus and method using a segmented lead-frame
TWI563601B (en) * 2015-11-26 2016-12-21 Phoenix Pioneer Technology Co Ltd Package device and its lead frame and manufacturing method of lead frame

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
JPH06132444A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
US20030001289A1 (en) * 2001-06-29 2003-01-02 Matsushita Electric Industrial Co., Ltd. Resin-sealed semiconductor device and manufacturing method thereof
CN1466201A (zh) * 2002-06-28 2004-01-07 矽品精密工业股份有限公司 芯片座具凹部的半导体封装件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
TW393744B (en) * 1998-11-10 2000-06-11 Siliconware Precision Industries Co Ltd A semicondutor packaging
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
CN1387678A (zh) * 2000-09-08 2002-12-25 Asm技术新加坡私人有限公司 一种模具
DE10134586A1 (de) * 2001-07-17 2003-02-06 Siemens Ag Sensoreinrichtung zum Erfassen einer Dehnungsbeanspruchung
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
TWI245429B (en) * 2003-12-23 2005-12-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor device, method for fabricating the same and lead frame thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
JPH06132444A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
US20030001289A1 (en) * 2001-06-29 2003-01-02 Matsushita Electric Industrial Co., Ltd. Resin-sealed semiconductor device and manufacturing method thereof
CN1466201A (zh) * 2002-06-28 2004-01-07 矽品精密工业股份有限公司 芯片座具凹部的半导体封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104949668A (zh) * 2015-06-19 2015-09-30 北京信息科技大学 一种微型三自由度单循环式pmma气流陀螺
CN104949668B (zh) * 2015-06-19 2017-10-20 北京信息科技大学 一种微型三自由度单循环式pmma气流陀螺

Also Published As

Publication number Publication date
US20050253208A1 (en) 2005-11-17
JP2005327830A (ja) 2005-11-24
CN1697160A (zh) 2005-11-16
TWI281730B (en) 2007-05-21
DE102005011863A1 (de) 2005-12-15
TW200537652A (en) 2005-11-16
KR100668098B1 (ko) 2007-01-11
KR20060043502A (ko) 2006-05-15

Similar Documents

Publication Publication Date Title
CN100433302C (zh) 半导体微型器件
US6348726B1 (en) Multi row leadless leadframe package
US7571647B2 (en) Package structure for an acceleration sensor
JP4674113B2 (ja) 半導体装置及びその製造方法
US20090166827A1 (en) Mechanical isolation for mems devices
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US20130161702A1 (en) Integrated mems device
EP2568498A2 (en) Bond pad support structure for semiconductor device
US20040163472A1 (en) Acceleration sensor formed on surface of semiconductor substrate
US8252695B2 (en) Method for manufacturing a micro-electromechanical structure
US8614491B2 (en) Package interface plate for package isolation structures
JP2006029827A (ja) 慣性センサ
CN102180436A (zh) 半导体器件及其制造方法
US9315378B2 (en) Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using wire bonding
KR20050010038A (ko) 미세 기계 구성요소 및 대응 제조 방법
US8836099B2 (en) Leadless package housing having a symmetrical construction with deformation compensation
CN204424242U (zh) 带边缘缓冲的晶片封装结构及晶片级芯片封装结构
US5760467A (en) Semiconductor device lead frame having sunk die pad portions
US20120104520A1 (en) Mems sensor
US20030160308A1 (en) Semiconductor device
CN113629023A (zh) 一种封装结构及其封装方法
CN106644247A (zh) 具有复合腔体的压力传感器及其制造方法
JP4396009B2 (ja) 集積化センサ
US20210292160A1 (en) Method for producing a wafer connection
US9064707B2 (en) Bonding contact area on a semiconductor substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20100315