KR20050010038A - 미세 기계 구성요소 및 대응 제조 방법 - Google Patents

미세 기계 구성요소 및 대응 제조 방법 Download PDF

Info

Publication number
KR20050010038A
KR20050010038A KR10-2004-7020059A KR20047020059A KR20050010038A KR 20050010038 A KR20050010038 A KR 20050010038A KR 20047020059 A KR20047020059 A KR 20047020059A KR 20050010038 A KR20050010038 A KR 20050010038A
Authority
KR
South Korea
Prior art keywords
chip
assembly
capped
chips
sensor
Prior art date
Application number
KR10-2004-7020059A
Other languages
English (en)
Inventor
뉘히터볼프강
피셔프랑크
하크프리더
그라프에크하르트
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20050010038A publication Critical patent/KR20050010038A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 기판(15a - 15e) 상에 장착된 칩(18; 18a - 18e)을 포함하는 미세 기계 구성요소에 관한 것이고, 상기 칩은 그의 주위 영역에 대해 상승된 캡핑되는 칩 영역(19; 19a - 19e)과 캡핑되는 칩 영역(19; 91a - 19e)의 주위에 제공되는 조립 영역(9)을 갖는다. 상기 칩(18; 18a - 18e)은 캡핑되는 칩 영역(19; 19a - 19e)이 기판(15a - 15e)에 대면하여 그로부터 이격되는 방식으로 조립 영역(9)에 연결된 조립 장치(16)에 의해, 기판(15a - 15e) 상에 장착된다. 캡핑되는 칩 영역(19; 19a - 19e)은 칩(18; 18a - 18e) 아래에서 하부 충진부(20)에 의해 둘러싸인다. 본 발명은 또한 대응 제조 방법에 관한 것이다.

Description

미세 기계 구성요소 및 대응 제조 방법 {Micromechanical Component and Corresponding Production Method}
양호한 미세 기계 구성요소 및 구조물, 특히 센서 및 액츄에이터에 대해 본 발명이 사용될 수 있지만, 실리콘 표면 미세 가공 기술로 제조 가능한 미세 기계 구성요소, 예를 들어 가속도 센서와 관련된 기본적인 문제점이 설명되어 있다.
독일 특허 제195 37 814호에서, 기능적인 층 시스템의 구조 및 표면 미세 가공 시의 센서의 밀봉 캡핑을 위한 방법이 설명되어 있다. 여기서, 공지된 기술적인 방법에 의한 센서 구조물의 제조가 설명되어 있다. 상기 밀봉 캡핑은 예를 들어 KHO 에칭과 같은 많은 비용이 드는 성형 공정에 의해 구성되는 실리콘으로부터 분리된 캡핑 웨이퍼에 의해 이루어진다. 캡핑 웨이퍼는 유리 땜질(밀봉 유리)에 의해 센서를 갖는 기판(센서 웨이퍼) 상에 적층된다. 이를 위해, 각각의 센서 칩에 대해, 캡핑의 충분한 부착 및 밀봉성을 보장하기 위해 넓은 결합 범위가 필요하다. 이는 센서 웨이퍼당 센서 칩의 개수를 상당히 제한한다. 큰 공간 요구 및 캡핑 웨이퍼의 많은 비용이 드는 제조에 기초하여, 센서 캡핑을 위한 상당한 비용이 낭비된다.
다른 캡핑 기술은 유럽 특허 제0 721 587호에 제안되어 있다. 여기서, 예를 들어 용량성 가속도 센서와 같은 미세 기계 구성요소의 구조 홈이 절연 물질로 덮이거나 충진되는 층 구조가 설명되어 있다. 이러한 절연 물질 층 상에, 박막층이 적층되어, 구성요소 구조물의 이동 요소 위에 윈도우 개구가 적층되도록 구성된다. 이러한 윈도우 개구를 통해, 절연 물질 및 구성요소 구조물의 기능층 아래에 존재하는 하부 희생층이 선택적으로 유공 박막층 및 기능층에 대해 에칭된다. 그 다음, 윈도우 개구는 박막층 내에서 덮개층에 의해 폐쇄되어, 밀봉된 구멍 공간이 이동 요소에 의해 생성된다. 이러한 구멍 공간은 기계적 안정성의 개선을 위해 고정된 센서 영역에 대해 지지될 수 있다.
다른 캡핑 기술이 미국 특허 제5,919,364호에 개시되어 있다. 이러한 방법에서, 희생층 에칭 시에 반응물이 침투할 수 있는 얇은 가스 투과성의 폴리실리콘 박막이 박막층으로서 삽입된다.
모든 언급된 방법은 센서의 기능 요소가 구성된 박막층의 적층 후에 선택적으로 기능 요소에 대해 에칭되는 추가의 상부 희생층으로 덮이는 간단한 원리에 기초한다. 여기서, 센서의 이동 부분은 자유롭게 놓인다. 이러한 원리는 이미 예를 들어 "정전기 구동식 진공 캡슐 폴리실리콘 공명기: 제Ⅰ부. 설계 및 제조", 알. 레크텐베르크 등, 센서즈 앤드 액츄에이터즈 A 45 (1994), 57면과, "미세 입자 인장 폴리실리콘의 기계식 공명 트랜스듀서에의 응용", 하. 구켈 등, 센서즈 앤드 액츄에이터즈 A 21-23 (1990), 346면과, 여기서 인용된 문헌에서 변형된 형태로 개시되어 있다.
또한, 독일 특허 제100 05 555호, 독일 특허 제100 06 035호, 및 독일 특허 제100 17 422호에서, 두껍고 안정된 실리콘층이 캡핑 또는 덮개층으로서 삽입되는 캡핑 방법이 개시되어 있다. 이러한 공개 공보에서 설명된 방법의 목적은 덮개층의 안정성이 충분한 층 두께를 갖는 적절한 재료(세 가지 모든 경우에 에피폴리실리콘)를 사용함으로써 보장되는 것이다. 불리하게는, 모든 방법에서, 충분히 두꺼운 덮개층이 고비용 및 근본적인 기술적 어려움에 의해 신뢰할 수 있게 제작될 수 있다 (예를 들어, 토포그래피, 광 리소그래피에서의 마스킹 정렬, 도핑 프로파일에 기초한 수직 트랙 저항, 두꺼운 박막층의 홈 형성 시의 불균일성(트렌칭 시의 포켓 형성) 등).
불리하게는, 얇은 캡핑층을 형성하는 캡핑 방법에서, 플라스틱 하우징 내로의 조립 시의 부하에 대한 캡핑의 안정성이 작다. 따라서, 예를 들어 압출 프레싱 방법(전사 성형)에서의 센서의 압출 시에, 재료는 과압에 의해 움직이고, 이는 얇은 캡핑층의 손상으로 이어질 수 있다.
본 발명은 둘레에 대해 상승된 캡핑되는 칩 영역과, 캡핑되는 칩 영역의 둘레에 제공된 조립 영역을 포함하는, 기부 상에 조립되는 칩을 갖는 미세 기계 구성요소, 및 대응 제조 방법에 관한 것이다.
도1은 본 발명의 실시예에서 사용되는 미세 기계 가속도 센서 형태의 센서 칩을 도시한다.
도2는 IC 웨이퍼 및 그 위에 조립되는 본 발명의 실시예에 따른 센서 칩의 도면이다.
도3은 본 발명의 실시예에서의 이후의 공정 단계를 도시한다.
도4는 본 발명의 실시예에 따른 플라스틱 하우징 내의 개별화된 센서-칩/IC 칩 쌍의 패키징을 도시한다.
본 발명에 의하면, 청구범위 제1항에 따른 미세 기계 구성요소 및 청구범위 제9항에 따른 대응 제조 방법이 제공되고, 미세 기계 구성요소 구조물은 캡핑 구조물에 의해 밀봉식으로 폐쇄될 수 있으며, 이를 위해 단지 비교적 얇은 덮개층이 삽입될 수 있다. 또한, 구성요소는 예를 들어 PLCC, SOIC, QFN, MLF, CSP와 같은 매우 작은 표준 플라스틱 하우징 내에 패키징될 수 있다.
본 발명은 미세 기계 센서의 더 양호한 기능성을 가능케 하고, 이는 기생 커패시턴스가 감소하고 따라서 평가 회로에 대한 더 많은 자유도가 제공되기 때문이다. 본 발명의 다른 장점은 시스템 기능이 웨이퍼면 상에서 테스트될 수 있는, "패키지 내 시스템" 통합을 위한 간단한 방식의 제공이다.
본 발명의 핵심은 공지된 방법에 의한 칩 구조물 위에 캡핑 구조물을 갖는 칩의 제조이고, 여기서 종래 기술에 반하여 얇은 덮개층이 충분하고, 이는 밀봉 캡핑된 칩이 본 발명에 따라 칩-온-웨이퍼(chip-on-wafer) 플립-칩 조립에 의해 기부, 예를 들어 평가 IC 상에서 하방을 향해 접속면과 접촉하기 때문이다. 플립-칩 조립 시에, 결합 후에, "하부 충진부(플라스틱 화합물/접착제에 의한 하부 충진부)"가 칩과 기부 사이에 제공되며, 이는 공지된 방식으로 플립-칩과 기부 사이의 결합을 고정시킨다. 이를 위해, 하부 충진부는 그의 경화 후에 캡핑된 칩의 얇은 캡핑 구조물을 안정화하여, 센서 구조물은 주위 유입물에 대해 높은 안정성으로 밀봉되고 무엇보다도 다음의 성형 패키징 시의 높은 가압력에 대해 보호된다.
칩-온-웨이퍼 플립-칩 조립 후에, 시스템 칩/기부는 기부 또는 칩 상에 존재하는 금속 접속부에 의해 테스트될 수 있다. 다음의 절단 시에, 칩은 양호한 두께의 기판에 의해 보호되며, 후방면은 하부 충진부 내에 밀봉식으로 매설된다. 이후의 처리에서, 칩/기부 시스템은 플라스틱 내에 표준 패키징된다.
센서의 박층 캡핑에도 불구하고 높은 안정성이 센서 공정에서의 비용 절감 및 센서 기술의 단순화를 제공한다. 이에 의해, 캡핑층의 두꺼운 보호 구조물이생략될 수 있거나 보호부의 두께가 현저하게 감소될 수 있어서, 동일한 칩 표면 상에서 높은 기본 커패시티가 생성된다. 시스템은 웨이퍼면 상에서 테스트될 수 있다. 전기 결합부의 작은 기생 커패시티가 기능성의 개선을 제공한다.
센서 웨이퍼의 웨이퍼 두께는 캡핑 후에 예를 들어 정밀 연삭 또는 화학 기계적 연마에 의해 대부분 임의로 감소될 수 있고, 이는 캡핑이 CMP 단계에서 안정하기 때문이다. 하우징은 작게 형성될 수 있다. 사용자에 대한 호환성이 있으며, 이는 표준 플라스틱 하우징이 사용 가능하기 때문이다. 많은 비용이 드는 플립-칩 조립을 위해 약간 상승된 비용은 센서 제조 시의 절감을 통해 보상된다.
종속항에서, 본 발명의 각각의 보호 대상의 양호한 실시예 및 개선이 제공된다.
양호한 실시예에 따르면, 조립 영역은 금속화 영역이고, 조립 장치는 플립-칩 조립을 위한 납땜 범프로 구성된다.
다른 양호한 실시예에 따르면, 기부는 IC-칩이다.
다른 양호한 실시예에 따르면, 칩은 캡핑되는 칩 영역 아래에서 센서 및/또는 액츄에이터 구조물을 포함하는 센서 및/또는 액츄에이터 칩이다.
다른 양호한 실시예에 따르면, 기부는 리드 프레임 상에 조립되고, 구성요소는 플라스틱 패키징에 의해 둘러싸인다.
다른 양호한 실시예에 따르면, 캡핑되는 칩 영역은 기판 상에 제공된 기능 영역을 덮기 위한 캡 형상의 덮개를 포함하고, 캡 형상의 덮개는 적어도 하나의 유공 덮개층을 포함하고, 덮개층은 적어도 하나의 폐쇄층에 의해 폐쇄된다.
본 발명의 실시예가 도면에 도시되며 다음의 설명에서 상세하게 설명된다.
도면에서, 동일한 도면 부호는 동일하거나 기능적으로 동일한 요소를 표시한다.
도1은 본 발명의 실시예에서 사용되는 미세 기계 가속도 센서 형태의 센서 칩을 도시한다.
도1에서, 도면 부호 1은 도1에서 척도에 따라 도시되지 않은 비교적 두꺼운 실리콘 기판 웨이퍼를 표시한다. 도면 부호 2는 이산화규소 희생층, 도면 부호 3은 에피폴리실리콘의 기능층, 도면 부호 4는 이동 구조물, 예를 들어 전극 핑거, 도면 부호 5는 예를 들어 센서 구조물이 매설된 공동(11)을 폐쇄하는 전형적으로 2 ㎛ 내지 10 ㎛의 두께를 갖는 에피폴리실리콘 또는 LPCVD 실리콘의 유공 캡핑층을 표시한다. 도면 부호 6은 예를 들어 전형적으로 2 ㎛ 내지 8 ㎛의 두께를 갖는 이산화규소, 질화규소, BPSG, PSG 등의 폐쇄층이다. 도면 부호 7은 플립-칩 결합을 위한 납땜 범프(납땜 융기부)를 위한 개방된 금속 접촉면(9)을 포함하는 금속화층을 표시한다. 도면 부호 8은 예를 들어 전형적으로 200 ㎚ 내지 1.5 ㎛의 두께를 갖는 이산화규소 또는 질화규소의 수동층을 표시한다. 도면 부호 10은 다시 전극 핑거(4)와 연결되는 도시되지 않은 도체 스트립 면에 대해 접촉하는 접속 스탬프를 도시한다.
도1에서, 도면 부호 18은 센서 칩 전체를 표시하고, 도면 부호 19는 그의 둘레에 대해 상승된 캡핑되는 칩 영역을 표시한다.
도2는 IC 웨이퍼 및 그 위에 조립되는 본 발명의 실시예에 따른 센서 칩의 도면을 도시한다.
도2에서, 도면 부호 15는 IC 와이퍼 전체를 표시한다. IC 와이퍼(15)는 복수의 IC 칩(15a 내지 15e)을 포함한다. IC 칩(15a 내지 15e) 상에, 표준 플립-칩 공정을 위한 납땜 범프(16)가 미리 보통의 방식으로 준비된다. 통상, IC 칩(15a 내지 15e)은 캡핑 영역(19a, 19b, ...)을 갖는 센서 칩(18a, 18b, ...)보다 약간 더 크다. 따라서, 접속 패드(17)가 IC 칩(15a 내지 15e) 상에서 이후에 패키징 시에 테스트 또는 와이어 결합을 위해 사용되는 납땜 범프(16)를 갖는 영역 외부에 배열된다.
도2의 도면은 플립-칩 조립을 달성하기 위해, 웨이퍼 결합 시에 존재하며 분리되어 예비 테스트될 수 있는 IC 칩(15a 내지 15e) 상에서 대체로 분리되어 공지된 방식으로 테스트될 수 있는 센서 칩(18a, 18b, ...)의 적층을 도시한다. 센서칩(18a, 18b, ...)의 이러한 플립-칩 조립 시에, 센서 칩은 각각의 캡핑되는 칩 영역(19a, 19b, ...)이 납땜 범프(16)에 의해 둘러싸이고 IC 칩(15a 내지 15e)의 표면으로부터 이격되도록 조립된다. 이와 관련하여, 납땜 범프(16)를 IC 칩(15a 내지 15e)이 아닌 센서 칩(18a, 18b, ...) 상에 제공하는 것도 당연히 가능하다는 것을 알아야 한다.
도3은 본 발명의 실시예에서의 이후의 공정 단계를 도시한다.
도3에 따르면, 이제 모든 센서 칩(18a 내지 18e)이 대응하는 IC 칩(15a 내지 15e) 상에 플립-칩 결합되어 있다. 플립-칩 결합 후에, 플라스틱 화합물 또는 플라스틱 접착제로 이루어진 하부 충진부(20)가 각각의 센서 칩(18a 내지 18e)과 그에 속하는 IC 칩(15a 내지 15e) 사이의 간극 내로 삽입된다. 이는 통상 해제 단계를 통해 일어나고, 이 때 모세관력이 하부 충진부를 센서 칩(18a 내지 18e)과 IC 칩(15a 내지 15e) 사이로 당긴다. 하부 충진부(20)는 그 다음 경화되어 한편으로 플립-칩 결합의 안정성을 높인다. 또한, 하부 충진부(20)는 플라스틱 하우징 내에서의 이후의 조립 시에 얇은 캡핑 박막을 안정화한다. 하부 충진부(20)의 경화 후에, 시스템은 웨이퍼면 상에서 테스트될 수 있고, 이는 전기 접속부(17)가 자유롭게 접근되기 때문이다.
하부 충진부(20)의 일반적인 장점은 그가 대체로 과압이 없이 설치될 수 있으며 따라서 캡핑에 대한 부하가 작용되지 않는 것이다. 경화 후에, 하부 충진부는 압출 시에 고정된 센서 영역 또는 둘레 영역 상에서 성형 압력에 대해 지지되는 형태로 캡핑을 안정화한다. 고전적인 하부 충진 재료 이외에, 먼저 압력이 없이삽입될 수 있으며 그 다음 다음의 망상 결합 단계(온도에 의한 경화, 수분에 의한 망상 결합, ...)에 의해 경화될 수 있는 모든 재료가 삽입될 수 있다. 유리하게는, 하부 충진부(20)의 열 팽창 계수는 센서 칩 또는 IC 칩의 실리콘에 맞춰진다.
마지막으로, 도시되지 않은 방법의 단계에서, 센서 칩/IC 칩 쌍의 개별화가 절단 공정을 통해 이루어진다.
도4는 본 발명의 실시예에 따른 플라스틱 하우징 내의 개별화된 센서 칩/IC 칩 쌍의 패키징을 도시한다.
도4에서, 도면 부호 22는 IC 칩/센서 칩 쌍이 예를 들어 납땜에 의해 그 위에 조립되는 리드 프레임을 표시한다. 도면 부호 25는 리드 프레임(22)의 내부 영역의 외부 영역에 대한 결합부이다. 도면 부호 30은 이렇게 구성된 결합부를 코팅하는 플라스틱 하우징을 표시한다. 코팅 시에, 100 바아까지의 매우 높은 정수압이 발생한다. 여기서, 하부 충진부(20)는 얇은 센서 캡핑을 보호하고 압력을 수용한다. 상부면에서, 센서 구조물은 기판-웨이퍼(1)에 의해 보호된다. 기판 굽힘은 작고, 얇은 센서 캡핑의 최대 신장을 결정한다. 또한, 납땜 범프(16)는 단단한 스페이서와 같이 작용하여 센서 칩과 얇은 센서 캡핑의 굽힘을 감소시킨다. 양호하게는, 납땜 범프(16)는 센서 칩의 소정의 구조에서, 최적의 안정성이 발생하도록 배열된다. 이러한 결합에서, 센서 구조물은 주위 유입물 및 높은 압력에 대해 밀봉식으로 보호된다. 이로부터, 하부 충진부와 플라스틱 패키징(30)은 그들의 열 팽창 계수가 가능한 한 서로 잘 맞춰진다. 따라서, 이후에 온도 변화 시에 현저한 변형이 발생하지 않는다.
본 발명이 위에서 양호한 실시예에 따라 설명되었지만, 본 발명은 그에 제한되지 않으며 다양한 방식으로 변형될 수 있다.
예시적으로 언급한 실리콘 기판뿐만 아니라, 특히 양호한 미세 기계 기본 재료가 사용될 수 있다.
본 발명에 따른 방법은 특히 표면 미세 기계식 또는 벌크 미세 기계식의 모든 센서 및 액츄에이터 구성요소에 대해 적용될 수 있다. 또한, 예를 들어 통합된 평가 회로를 갖는 센서 또는 액츄에이터 구조물을 칩 상에 설치하여 이를 다른 ASIC에 의해 패키징하는 것이 가능하다.
상기 예에서, 조립 영역은 금속화 영역이고 조립 장치는 플립-칩 조립을 위한 납땜 범프로 구성되지만, 예를 들어 비등방성 및 등방성 접착제 또는 열압축성 본드 등과 같은 다른 조립 방식도 가능하다.
도면 부호 리스트
1: 기판 웨이퍼
2: 희생층
3: 폴리실리콘-기능층
4: 전극 핑거
5: 캡핑층
6: 폐쇄층
7: 접촉 패드
8: 수동층
9: 금속 접촉면
10: 접속 스탬프
11: 공동
15; 15a - 15e: 기부, IC-웨이퍼
16: 납땜 범프
17: 접촉 패드
18; 18a - 18e: 센서 칩
19; 19a - 19e: 캡핑 영역
20: 충진부
22: 리드 프레임
25: 결합 와이어
30: 플라스틱 패키징

Claims (17)

  1. 둘레에 대해 상승된 캡핑되는 칩 영역(19; 19a - 19e)과, 캡핑되는 칩 영역(19; 19a - 19e)의 둘레에 제공된 조립 영역(9)을 포함하는, 기부(15a - 15e) 상에 조립되는 칩(18; 18a - 18e)을 갖는 미세 기계 구성요소이며,
    칩(18; 18a - 18e)은 조립 영역(9)과 결합된 조립 장치(16)에 의해 기부(15a - 15e) 상에서, 캡핑되는 칩 영역(19; 19a - 19e)이 기부(15a - 15e)에 대면하여 그로부터 이격되도록 조립되고,
    캡핑되는 칩 영역(19; 19a - 19e)은 칩(18; 18a - 18e) 아래에서 하부 충진부(20)에 의해 둘러싸이는 미세 기계 구성요소.
  2. 제1항에 있어서, 조립 영역(9)은 금속화 영역이고, 조립 장치(16)는 플립-칩 조립을 위한 납땜 범프로 구성된 것을 특징으로 하는 미세 기계 구성요소.
  3. 제1항에 있어서, 조립 영역(9)은 접착 영역이고, 조립 장치(16)는 접착 장치로 구성된 것을 특징으로 하는 미세 기계 구성요소.
  4. 제1항에 있어서, 조립 영역(9)은 용접 영역이고, 조립 장치(16)는 용접 구역으로 구성된 것을 특징으로 하는 미세 기계 구성요소.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 기부(15a - 15e)는 IC 칩인 것을 특징으로 하는 미세 기계 구성요소.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 칩(18; 18a - 18e)은 캡핑되는 칩 영역(19; 19a - 19e) 아래에서 센서 및/또는 액츄에이터 구조물을 포함하는 센서 및/또는 액츄에이터 칩인 것을 특징으로 하는 미세 기계 구성요소.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 기부(15a - 15e)는 리드 프레임(22) 상에 조립되고, 구성요소는 플라스틱 패키징(30)에 의해 둘러싸이는 것을 특징으로 하는 미세 기계 구성요소.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 캡핑되는 칩 영역(19; 19a - 19e)은 기판(1) 상에 제공된 기능 영역(4)을 덮기 위한 캡 형상의 덮개(5, 6, 8)를 포함하고, 캡 형상의 덮개(5, 6, 8)는 적어도 하나의 유공 덮개층(5)을 포함하고, 덮개층(5)은 적어도 하나의 폐쇄층(6)에 의해 폐쇄되는 것을 특징으로 하는 미세 기계 구성요소.
  9. 미세 기계 구성요소를 제조하기 위한 방법이며,
    둘레에 대해 상승된 캡핑되는 칩 영역(19; 19a - 19e)과, 캡핑되는 칩 영역(19; 19a - 19e)의 둘레에 제공된 조립 영역(9)을 포함하는 칩(18; 18a - 18e)을준비하는 단계와,
    캡핑되는 칩 영역(19; 19a - 19e)이 기부(15a - 15e)에 대면하여 그로부터 이격되도록 조립 영역(9)과 연결된 조립 장치(16)에 의해 기부(15a - 15e) 상에 칩(18; 18a - 18e)을 조립하는 단계와,
    캡핑되는 칩 영역(19; 19a - 19e)이 칩(18; 18a - 18e) 아래에서 하부 충진부(20)에 의해 둘러싸이도록 칩(18; 18a - 18e)을 둘러싸는 단계를 포함하는 방법.
  10. 제9항에 있어서, 조립 영역(9)은 금속화 영역이고, 조립 장치(16)는 플립-칩 조립을 위한 납땜 범프로 구성된 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 조립 영역(9)은 접착 영역이고, 조립 장치(16)는 접착 장치로 구성된 것을 특징으로 하는 방법.
  12. 제9항에 있어서, 조립 영역(9)은 용접 영역이고, 조립 장치(16)는 용접 구역으로 구성된 것을 특징으로 하는 방법.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서, 기부(15a - 15e)는 IC 칩인 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 복수의 칩(18a - 18e)이 웨이퍼 결합 시에 복수의 IC 칩(15a - 15e) 상에 조립되고, 그 다음 구성요소가 개별화되는 것을 특징으로 하는 방법.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서, 칩(18; 18a - 18e)은 캡핑되는 칩 영역(19; 19a - 19e) 아래에서 센서 및/또는 액츄에이터 구조물을 포함하는 센서 및/또는 액츄에이터 칩인 것을 특징으로 하는 방법.
  16. 제9항 내지 제15항 중 어느 한 항에 있어서, 기부(15a - 15e)는 리드 프레임(22) 상에 조립되고, 구성요소는 플라스틱 패키징(30)에 의해 둘러싸이는 것을 특징으로 하는 방법.
  17. 제9항 내지 제16항 중 어느 한 항에 있어서, 캡핑되는 칩 영역(19; 19a - 19e)은 기판(1) 상에 제공된 기능 영역(4)을 덮기 위한 캡 형상의 덮개(5, 6, 8)를 포함하고, 캡 형상의 덮개(5, 6, 8)는 적어도 하나의 유공 덮개층(5)을 포함하고, 덮개층(5)은 적어도 하나의 폐쇄층(6)에 의해 폐쇄되는 것을 특징으로 하는 방법.
KR10-2004-7020059A 2002-06-12 2003-02-21 미세 기계 구성요소 및 대응 제조 방법 KR20050010038A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10226033.8 2002-06-12
DE10226033A DE10226033A1 (de) 2002-06-12 2002-06-12 Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
PCT/DE2003/000552 WO2003106328A2 (de) 2002-06-12 2003-02-21 Mikromechanisches bauelement und entsprechendes herstellungsverfahren

Publications (1)

Publication Number Publication Date
KR20050010038A true KR20050010038A (ko) 2005-01-26

Family

ID=29594417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7020059A KR20050010038A (ko) 2002-06-12 2003-02-21 미세 기계 구성요소 및 대응 제조 방법

Country Status (6)

Country Link
US (1) US20050253240A1 (ko)
EP (1) EP1554218A2 (ko)
JP (1) JP2005528995A (ko)
KR (1) KR20050010038A (ko)
DE (1) DE10226033A1 (ko)
WO (1) WO2003106328A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335971B2 (en) * 2003-03-31 2008-02-26 Robert Bosch Gmbh Method for protecting encapsulated sensor structures using stack packaging
JP2006231439A (ja) * 2005-02-23 2006-09-07 Sony Corp 微小機械素子とその製造方法、半導体装置、ならびに通信装置
US7332808B2 (en) * 2005-03-30 2008-02-19 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US20070069367A1 (en) * 2005-09-28 2007-03-29 Honeywell International Inc. Reduced stress on SAW die with surrounding support structures
DE102005053682A1 (de) * 2005-11-10 2007-05-16 Bosch Gmbh Robert Sensor, Sensorbauelement und Verfahren zur Herstellung eines Sensors
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
DE102006023701A1 (de) * 2006-05-19 2007-11-22 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
JP5070778B2 (ja) * 2006-09-20 2012-11-14 株式会社デンソー 力学量センサ
JP2010514172A (ja) * 2006-12-22 2010-04-30 パルス・エムイーエムエス・アンパルトセルスカブ 低い熱膨張係数を有するアンダーフィル剤を用いるマイクロフォン組立品
US8134227B2 (en) * 2007-03-30 2012-03-13 Stats Chippac Ltd. Stacked integrated circuit package system with conductive spacer
JP5130845B2 (ja) * 2007-09-19 2013-01-30 大日本印刷株式会社 センサーパッケージおよびその製造方法
DE102008043517B4 (de) * 2008-11-06 2022-03-03 Robert Bosch Gmbh Sensormodul und Verfahren zur Herstellung eines Sensormoduls
DE102008043773A1 (de) * 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
JP5911144B2 (ja) * 2010-07-02 2016-04-27 国立研究開発法人産業技術総合研究所 微小機械システム
DE102011083719B4 (de) 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
DE102012219616B4 (de) * 2012-10-26 2021-05-20 Robert Bosch Gmbh Mikromechanisches Bauelement mit Bondverbindung
DE102013102213B4 (de) * 2013-03-06 2020-01-02 Snaptrack, Inc. Miniaturisiertes Bauelement mit Dünnschichtabdeckung und Verfahren zur Herstellung
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6803755B2 (en) * 1999-09-21 2004-10-12 Rockwell Automation Technologies, Inc. Microelectromechanical system (MEMS) with improved beam suspension
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US6768628B2 (en) * 2001-04-26 2004-07-27 Rockwell Automation Technologies, Inc. Method for fabricating an isolated microelectromechanical system (MEMS) device incorporating a wafer level cap
US6710461B2 (en) * 2002-06-06 2004-03-23 Lightuning Tech. Inc. Wafer level packaging of micro electromechanical device

Also Published As

Publication number Publication date
WO2003106328A2 (de) 2003-12-24
WO2003106328A3 (de) 2004-07-15
US20050253240A1 (en) 2005-11-17
EP1554218A2 (de) 2005-07-20
DE10226033A1 (de) 2003-12-24
JP2005528995A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
KR20050010038A (ko) 미세 기계 구성요소 및 대응 제조 방법
JP5834098B2 (ja) 微小電気機械部品の製造方法、および微小電気機械部品とその用途
US6621158B2 (en) Package for sealing an integrated circuit die
US8338208B2 (en) Micro-electro-mechanical system having movable element integrated into leadframe-based package
US7508064B2 (en) Package for sealing an integrated circuit die
US8916408B2 (en) Leadframe-based premolded package having air channel for microelectromechanical system (MEMS) device
US6146917A (en) Fabrication method for encapsulated micromachined structures
US8279615B2 (en) Encapsulation module method for production and use thereof
EP1096259B1 (en) High-vacuum packaged microgyroscope and method for manufacturing the same
US20050186703A1 (en) Method for packaging semiconductor chips and corresponding semiconductor chip system
EP1860418A1 (en) A method for fabricating a pressure sensor using SOI wafers
EP3092499B1 (en) Robust inertial sensors
KR101048085B1 (ko) 기능성 소자 패키지 및 그 제조 방법
JP5968483B2 (ja) ビアコンタクトを備える構成素子およびその製造方法
EP2573514B1 (en) Composite sensor and method for manufacturing same
JP2005538551A (ja) 応力除去手段を具備するマイクロチップ
KR20100021480A (ko) 구성요소 제조 방법 및 구성요소
JP4383854B2 (ja) マイクロメカニカルキャップ構造及び相応する製造方法
JP2010078425A (ja) 加速度センサ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid