JP2005538551A - 応力除去手段を具備するマイクロチップ - Google Patents

応力除去手段を具備するマイクロチップ Download PDF

Info

Publication number
JP2005538551A
JP2005538551A JP2004534620A JP2004534620A JP2005538551A JP 2005538551 A JP2005538551 A JP 2005538551A JP 2004534620 A JP2004534620 A JP 2004534620A JP 2004534620 A JP2004534620 A JP 2004534620A JP 2005538551 A JP2005538551 A JP 2005538551A
Authority
JP
Japan
Prior art keywords
microchip
package
thermal expansion
expansion coefficient
isolator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004534620A
Other languages
English (en)
Inventor
ハーネイ、キーラン・ピー
ロング、ルイス
Original Assignee
アナログ・デバイスズ・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ・デバイスズ・インク filed Critical アナログ・デバイスズ・インク
Publication of JP2005538551A publication Critical patent/JP2005538551A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Gyroscopes (AREA)

Abstract

パッケージ化されたマイクロチップ（１０）は、マイクロチップ熱膨張係数を持つ応力に敏感なマイクロチップ（１６）と、パッケージ熱膨張係数を持つパッケージ（１２）と、アイソレータ熱膨張係数を持つアイソレータ（２４）とを具備する。アイソレータ（２４）は、応力に敏感なマイクロチップ（１６）とパッケージ（１２）との間に結合されている。具体的には、マイクロチップ熱膨張係数は、パッケージ熱膨張係数よりアイソレータ熱膨張係数に近い値となっている。

Description

本発明は一般にマイクロチップに関し、特に、本発明はマイクロチップのパッケージ化技術に関する。
マイクロエレクトロメカニカルシステム（「ＭＥＭＳ」）は、より多くの応用分野で用いられている。 例えば、ＭＥＭＳは近年、飛行機のピッチ角を検出するジャイロスコープ、及び、自動車のエアバッグを適時に膨張させる加速時計として用いられている。簡単に言うと、ＭＥＳのような装置は、一般に、基板上に自在に保持された構造物と、この自在に保持された構造物の動作データを検出し検出した動作データを１以上の外部装置（例えば、外部コンピュータ）に送信する電子機器とからなっている。この外部装置は検出したデータを処理し計測された特性値（例えば、ピッチ角や加速度）を算出する。
関連する電子素子、基板、及び可動構造は一般に、パッケージ内に固定された１以上のダイ（ここでは単に「ダイ」と称す）上に形成される。例えば、パッケージは一般にダイを気密シールするものであり、セラミックまたはプラスチックで製造される。パッケージには、電子素子が動作データを外部の装置に伝送できるような相互間の接続が含まれる。パッケージにダイを固定させるために、ダイの底面は一般に、パッケージの内面（例えば、接着パッド）に（例えば、接着剤または半田により）接着されている。従って、ダイの底面はほぼ全域にわたってパッケージの内面に接着されている。問題は、しかしながら、二つの面の温度が変化したときに発生する可能性がある。特に、二つの面は一般に異なった熱膨張係数を持つので、パッケージからダイの基板に機械的応力を与えることがある。この応力（この技術分野では「線形応力」と称し、この場合熱により引き起こされる）は、基板を曲げたり収縮させたりして予期できない望ましくない湾曲を起こすことがある。このような曲げや収縮は、ダイ構造の動作と電子素子の機能に影響を与え、計測された特性値（例えば、加速度）を示す出力データとして誤った出力データを出力する原因となる。同様にして、パッケージに加えられる機械的に引き起こされた線形応力またはねじれ応力はダイに伝えられ、同じような望ましくない影響を与える。
本発明の一つの特徴によれば、パッケージ化されたマイクロチップは、マイクロチップ熱膨張係数を持つ応力に敏感なマイクロチップと、パッケージ熱膨張係数を持つパッケージと、アイソレータ熱膨張係数を持つアイソレータとを具備する。アイソレータは、応力に敏感なマイクロチップとパッケージとの間に結合されている。具体的な実施形態によれば、マイクロチップ熱膨張係数は、パッケージ熱膨張係数よりアイソレータ熱膨張係数に近い値となっている。
ある実施形態によれば、マイクロチップ熱膨張係数とアイソレータ熱膨張係数との差は、マイクロチップ熱膨張係数とパッケージ熱膨張係数との差よりも小さい。さらに、応力に敏感なマイクロチップはＭＥＭＳ装置であってもよく、この応力に敏感なマイクロチップには、基板熱膨張係数を持つ基板上に自在に保持された可動構造が含まれる。かかる場合、マイクロチップ熱膨張係数は、基板熱膨張係数の関数であってもよい。
具体的には、応力に敏感なマイクロチップにはマイクロチップ面があり、アイソレータにはまたアイソレータ面がある。アイソレータ面はマイクロチップ面と対向し結合している。アイソレータ面はマイクロチップ面の一部分にのみ結合している。他の実施の形態においては、パッケージはパッケージ面を持ち、パッケージ面の一部分はアイソレータに結合されている。パッケージ面の面積はアイソレータ面の面積よりも大きい。パッケージは、他の材料もあるがとりわけセラミック材でできている。パッケージ化されたマイクロチップにはまた、アイソレータをパッケージに固定する応力吸収材が含まれていてもよい。
本発明の他の特徴によれば、センサーは、基板熱膨張係数を持つ基板に自在に保持された可動構造物を具備するダイと、アイソレータ熱膨張係数を持つアイソレータと、前記ダイを保持する内部空洞を形成するパッケージを有する。パッケージはまたパッケージ熱膨張係数を持つ。アイソレータは基板とパッケージとの間に結合されている。基板熱膨張係数は、具体的には、マイクロチップ熱膨張係数よりアイソレータ熱膨張係数に近い値を持つ。
ある実施形態によれば、センサーはパッケージに固定された蓋を持つ。この蓋は内部空洞を閉じる。センサーにはまた、アイソレータをパッケージに固定する応力吸収材が含まれていてもよい。さらに、パッケージの内部空洞には空洞面を持ってもよく、基板は基板面を持ってもよい。このようにアイソレータは基板面の一部分と空洞面の一部分との間に隙間を形成させる。ダイは、例えば、ジャイロスコープ、加速度計、又は他のＭＥＭＳ装置の内のいずれか１つであってもよい。
本発明の具体例では、パッケージ化されたマイクロチップ（例えば、マイクロエレクトロメカニカルシステム、ここでは「ＭＥＭＳ」とも称す）には、マイクロチップをパッケージの内部に固定するアイソレータが含まれる。アイソレータの材料と寸法とはパッケージからもたらされるマイクロチップの応力（例えば、線形応力及びねじれ応力）を最小にするように選定される。この実施の形態及び他の実施の形態を以下に説明する。
図１は、本発明の種々の実施形態に用いることができるパッケージ化されたマイクロチップ１０の概略部分断面を示す。具体的実施形態において、パッケージ化されたマイクロチップ１０は、ジャイロスコープとして用いられたＭＥＭＳ装置である。従って、この目的のために、種々の実施形態がＭＥＭＳジャイロスコープとしてここで説明される。従って、図１及び２に示したＭＥＭＳ装置はジャイロスコープ１０である。しかしながら、ＭＥＭＳジャイロスコープとしての種々の実施形態の説明は典型例を示すのみであり本発明のすべての実施形態を制限することを意図するものでないことに注意すべきである。従って、実施の形態によっては、集積回路のような他の形式のマイクロチップ装置に適用することができる。加えて、本発明の実施の形態を、ＭＥＭＳベースの光学スイッチング装置及びＭＥＭＳベースの加速度計のような他の形式のＭＥＭＳ装置にも適用することができる。さらに、本発明の実施の形態を、胴体をプラスチックにしたパッケージ等の気密シールされていないパッケージに組み込まれたマイクロチップ装置に適用することも可能である。
図１に示したジャイロスコープ１０には、通常のパッケージ１２と、パッケージを気密シールする蓋１４と、シールされた内部３２に固定された通常のジャイロスコープダイ１６とが含まれる。ジャイロスコープダイ１６には、与えられた座標に対する相対角位置を計測する周知の機械的構造と電子素子（以下に図２に関連して説明する）とが含まれる。パッケージ１２から突き出た複数のピン２２がジャイロスコープダイ１６と電気的に接続されているので、ジャイロスコープ電子素子と外部装置（例えばコンピュータ）との間の電気的通信が可能となっている。
ジャイロスコープダイ１６は、パッケージ１２の内部面に直接接続するのではなく、アイソレータ２４に接着され、アイソレータ２４がパッケージ１２の内部３２に接着されている。具体的には、図２に、図１に示したパッケージ化されたマイクロチップ１０を直線２−２に沿って切断した概略断面が示されている。この図は、パッケージ１２とその蓋１４と、ダイ１６と、アイソレータ２４とを明確に示している。
先に説明したとおり、ダイ１６には、回転角を機械的に検出する一般的なシリコンＭＥＭＳ構造１８が含まれ、それに電子素子２０が付随する。このような構造１８と電子素子２０（両方とも図２に概略的に示されている）は、例えば絶縁性ウエハー上のシリコンに形成され、１対のシリコン層の間に酸化膜がある。一例として、ＭＥＭＳ構造１８には、例えば、シリコン基板２６上に複数の湾曲材により可動自在に保持された１以上の振動可能な質量体２６が含まれる。この構造１８には、振動可能な質量体体を動かしその動きを検出するコムドライブ（comb drive）と検出装置が含まれる。従って電子素子２０には、例えば、コムドライブと検出機構とに接続された駆動及び検出電子装置と信号送信回路とが含まれる。電線２３は付属電子素子２０とピン２２とを電気的に接続する。典型的なＭＥＭＳジャイロスコープは、両方ともマサチューセッツ州ノースウッドのアナログ・デバイス・インクにより出願された出願番号60/354,610及び60/354,610である同時係属の米国仮特許出願にもっと詳細に説明されている。これらの仮特許出願に開示された事項はそのすべてを参考として本出願に組み込むものとする。
他の実施の形態においては、ＭＥＭＳ構造１８と付随の電子素子２０とは異なったダイの上に置かれる。例えば、ＭＥＭＳ構造１８を有するダイ１６を、第１のアイソレータ２４を介してパッケージ１２に装着するとともに、付随の電子素子２０を有するダイ１６を第２のアイソレータ２４を介してパッケージ１２に装着してもよい。あるいは、両方のダイ１６を同じアイソレータ２４に装着してもよい。場合によっては、一方のダイ１６（すなわち応力に敏感なダイ１６）をアイソレータ２４上に装着し、他方のダイ１６（すなわち応力に敏感でないダイ１６）をパッケージ１２に直接装着してもよい。しかし図示の実施例の原理はこれらの実施形態にも適用されることに注意すべきである。
マイクロチップ、及び／又は、集積回路であるダイ１６は、線形応力及びねじれ応力の両方に敏感である。この文脈で、「敏感」とは一般に、ダイ１６上の構造、及び／又は、ダイ１６上の電子素子２０が応力を受けたとき害を受ける可能性があることを言う。例えば、上述のように、ダイ１６に加わる応力により質量を支えるたわみが曲がったりちぢんだりする。それにより、質量が所定の割合及び角度で振動しない可能性があり、求積問題（quadrature problem）を引き起こす可能性がある。さらなる例として、コムドライブの位置がずれることもあり、あるいは、電子素子が破損することもある。例示したこれらの望ましくない問題により、ＭＥＭＳダイ１６から得られたデータに誤りを多く発生させる可能性がある。従って、これらの理由により、ダイ１６又は他のマイクロチップは「応力に敏感」であると見なすことができる。
これらの応力に関する問題を解決するために、アイソレータ２４は、パッケージ１２よりもダイ１６に近い熱膨張係数を持つ材料により形成される。言い換えれば、アイソレータ２４の熱膨張係数はパッケージ１２の熱膨張係数よりもダイ基板２６の熱膨張係数に近い値にすべきである。具体的実施の形態において、パッケージ１２は、一般に熱膨張係数が１℃当たり約７ｐｐｍである酸化アルミニウムのようなセラミック材により形成されている。さらには、具体的実施の形態において、基板２６は、一般に熱膨張係数が１℃当たり約４ｐｐｍのシリコンである。従って、具体的実施の形態において、アイソレータ２４の熱膨張係数は７よりも４に近くなっている。アイソレータ２４は具体的には、基板２６に適合するシリコンにより形成されている。このようにアイソレータ２４の熱膨張係数は約４である。従って、アイソレータ２４と基板２６の両方は、温度変化に応じて実質的に同じ割合で伸縮する。他の実施の形態においては、アイソレータ２４はシリコン以外の材料により形成される。しかしながらこのような材料は、具体的にはパッケージ１２より基板２６の熱膨張係数に近い熱膨張係数を持つ。
このような好ましい結果をもたらすにもかかわらず、それでもやはりアイソレータ２４は、酸化アルミニウムのパッケージ１２に接触しているので、前述の線形応力を受ける。しかし、アイソレータ２４はダイの性能に最小限の影響しか与えないレベルにまでこのような応力を減衰させる。
ダイ１６の材料とアイソレータ２４の材料とを適合させることに加えて、具体的実施の形態において、アイソレータ２４はまた、ねじれ応力の影響を最小限にするような寸法とする。この目的のために、アイソレータ２４とダイ１６との接着面は接触面が最小限になるような大きさにする。より具体的には、アイソレータ２４は上面２８でダイ１６の底面３０と接着している。アイソレータの上面２８は、ダイ１６の底面３０より小さい面積を持ち、このようにして、ダイ底面３０とパッケージ１２との間に隙間が形成される。従って、ダイ底面３０の比較的広い部分はパッケージからもたらされる直接的なねじれ応力を受けることがない。熱膨張係数に基づいて材料を適合させる過程と同様に、アイソレータ２４とダイ１６の相対的な大きさを選定する過程を「適合」させると称する。
パッケージに組み込まれたダイ１６の種々の要素の典型的な寸法は以下の通りである。図２において、Ｘ方向は長さを示し、Ｙ方向は高さ（厚さ）を示し、Ｚ方向（図示していないがＸ方向とＹ方向とに垂直な方向）は幅を示す。
パッケージ１２：高さ：０．１２インチ。
ダイ１６：長さ：０．１７インチ、幅：０．１４０インチ、高さ：０．０２７インチ。
アイソレータ２４：長さ：０．０８４インチ、幅：０．０８４インチ、高さ：０．０２６インチ。
このような相対的寸法を持つパッケージ化されたマイクロチップはここに記載した目的を十分満足する。もちろん、これらの寸法はほんの参考として記載したものである。他の実施の形態は、このような具体的寸法に制限されるものではない。従って、上記制限内で、異なった寸法のアイソレータ２４、パッケージ１２、及びダイ１６を持つパッケージ化されたマイクロチップ１０には、相応の応力の減衰がもたらされる。ある実施の形態においては、アイソレータ２４／ダイ１６の相対的な大きさが上述に適合しているが、材料は適合していない。他の実施の形態においては、アイソレータ２４／ダイ１６の相対的な大きさは適合していないが、材料は上述に適合している。
具体的実施の形態において、アイソレータ２４はシリコンウエハーであり、ダイ底面３０とパッケージの内面の両方に接着剤で接着されている。この接着剤も応力吸収特性を持つことが好ましく、それにより前記応力がさらに減衰する。例示した実施の形態において、接着剤は、カリフォルニア州、サンディエゴのデクスター・エレクトロニクス・マテリアルズから出荷されているデクスター・プロダクトの品番ＱＭＩ３５５５のような銀含有ガラス接着剤（silver filled glass adhesive material）である。デクスター・エレクトロニクス・マテリアルズは、ドイツのロックタイト社の１部門である。
アイソレータ２４をダイ１６とパッケージ１２に接着するために他のタイプの材料を用いても良い。そのような材料として、他の銀含有ガラス材、エポキシ、シネートエステル、及びシリコーンが含まれる。種々の実施の形態ではこれらの接着剤が応力吸収特性を持つことが好ましくはあるが、必ずしも必要ではない。加えて、他の一般的な手段をアイソレータ２４をダイ１６とパッケージ１２に接着するために用いてもよい。つまり、接着剤３４についての議論は例示であり、本発明の種々の実施形態を限定するものではない。
代わりの実施の形態において、アイソレータ２４は、ダイ１６と一体化されており、従って同じ材料となっている。他の実施の形態において、アイソレータ２４はパッケージ１２と一体化されている（すなわち、アイソレータ２４はパッケージ１２に組み込まれている）。このような実施の形態においては、アイソレータ２４とパッケージ１２は、熱膨張係数がダイ１６の熱膨張係数と比較的近い材料から作られる。例えば、パッケージ１２は窒化アルミニウム（ＡＩＮ）で作ってもよい。
図３は、図１及び２に示したパッケージ化されたマイクロチップ１０の組立工程を例示したものである。工程はステップ３００から始まり、ここで接着剤３４によりアイソレータ２４をパッケージ１２の内面に接着する。本技術分野における通常の知識を有する者にとっては既知であるが、この内面は一般に「ダイ接着パッド」と呼ばれている。工程はステップ３２０に進み、ここで基板２６の底面３０がアイソレータ２４の上面２８に接着される。ダイ１６は次いで、パッケージ１２と電気的に接続される（ステップ３０４）。続いて、ステップ３０６にて、蓋１４がパッケージ１２の上部に固定され、内部がシールされる。必要に応じて、蓋１４をパッケージ１２に固定する前に、パッケージ内部３２にガスを注入してもよい。
代替的な実施の形態において、ステップ３００と３０２は逆にする。言い換えれば、このような実施の形態において、アイソレータ２４を最初に基板２６に接着し、次にアイソレータ２４を（基板２６が付着した状態で）パッケージ１２の内部３２に接着する。
本発明の種々の実施形態を例示したが、本技術分野における通常の知識を有する者にとって、本発明の技術範囲を逸脱することなくより有利な種々の変更と改造を加えることができることは明らかである。
前述の発明及び発明の利点は、添付図及び詳細な説明によりさらによく理解されよう。
本発明の具体例により作られたパッケージ化されたマイクロチップの概略部分断面を示す。 図１に示したパッケージ化されたマイクロチップを直線２−２に沿って切断した概略断面を示す。 図１及び２に示したパッケージ化されたマイクロチップの製造工程を示す。

Claims (20)

  1. パッケージ化されたマイクロチップであって、
    マイクロチップ熱膨張係数を持つ応力に敏感なマイクロチップと、
    パッケージ熱膨張係数を持つパッケージと、
    アイソレータ熱膨張係数を持つアイソレータであって、応力に敏感なマイクロチップとパッケージとの間に結合されているアイソレータと、
    を具備し、
    前記マイクロチップ熱膨張係数は、パッケージ熱膨張係数よりアイソレータ熱膨張係数に近い値である、
    パッケージ化されたマイクロチップ。
  2. 前記マイクロチップ熱膨張係数と前記アイソレータ熱膨張係数との差は、前記マイクロチップ熱膨張係数と前記パッケージ熱膨張係数との差よりも小さい、請求項１に記載のパッケージ化されたマイクロチップ。
  3. 前記応力に敏感なマイクロチップはＭＥＭＳ装置である、請求項１に記載のパッケージ化されたマイクロチップ。
  4. 前記応力に敏感なマイクロチップには基板上に自在に保持された可動構造が含まれる、請求項３に記載のパッケージ化されたマイクロチップ。
  5. 前記基板は、基板熱膨張係数を持ち、前記マイクロチップ熱膨張係数は、前記基板熱膨張係数の関数である、請求項４に記載のパッケージ化されたマイクロチップ。
  6. 前記応力に敏感なマイクロチップにはマイクロチップ面があり、前記アイソレータには前記マイクロチップ面と対向し結合するアイソレータ面があり、該アイソレータ面は、マイクロチップ面の一部分にのみ結合している、請求項６に記載のパッケージ化されたマイクロチップ。
  7. 前記パッケージはパッケージ面を持ち、前記パッケージ面の一部は前記アイソレータに結合されていて、前記パッケージ面の面積は前記アイソレータ面の面積よりも大きい、請求項６に記載のパッケージ化されたマイクロチップ。
  8. 前記パッケージはセラミック材でできている、請求項１に記載のパッケージ化されたマイクロチップ。
  9. 前記アイソレータを前記パッケージに固定する応力吸収材を具備する、請求項１に記載のパッケージ化されたマイクロチップ。
  10. 基板熱膨張係数を持つ基板に自在に保持された可動構造物を具備するダイと、
    アイソレータ熱膨張係数を持つアイソレータと、
    前記ダイを収納する内部空洞を形成するパッケージパッケージであって、パッケージ熱膨張係数を持つパッケージと、
    を具備するセンサーであって、
    前記アイソレータは前記基板と前記パッケージとの間に結合され、
    前記基板熱膨張係数は、マイクロチップ熱膨張係数よりアイソレータ熱膨張係数に近い値を持つ、センサー。
  11. パッケージに固定された蓋であって、前記内部空洞を閉じる蓋を具備する、請求項１０に記載のセンサー。
  12. 前記ダイはジャイロスコープ又は加速度計である、請求項１０に記載のセンサー。
  13. さらに、前記アイソレータを前記パッケージに固定する応力吸収材が含まれる、請求項１０に記載のセンサー。
  14. 前記パッケージの内部空洞は空洞面を持ち、前記基板は基板面を持ち、前記アイソレータは前記基板面の一部分と前記空洞面の一部分との間に隙間を形成させる、請求項１０に記載のセンサー。
  15. 前記パッケージはセラミック材からなる、請求項１０に記載のセンサー。
  16. パッケージ化されたマイクロチップであって、
    マイクロチップ熱膨張係数を持つ応力に敏感なマイクロチップと、
    前記応力に敏感なマイクロチップをパッケージ化する手段であって、パッケージ熱膨張係数を持つパッケージ化手段と、
    前記応力に敏感なマイクロチップを前記パッケージ化手段に固定する手段であって、固定手段熱膨張係数を持つ固定手段と、
    前記マイクロチップ熱膨張係数は、前記パッケージ熱膨張係数よりも前記固定手段熱膨張係数に近い値を持つ、
    パッケージ化されたマイクロチップ。
  17. 前記パッケージ化手段にはセラミック材が含まれる、請求項１６に記載のパッケージ化されたマイクロチップ。
  18. 前記固定手段を前記パッケージ化手段に固定する応力吸収材をさらに含む、請求項１６に記載のパッケージ化されたマイクロチップ。
  19. 前記固定化手段は前記応力吸収材の一部分とパッケージ化手段の一部分との間に隙間を形成させる、請求項１６に記載のパッケージ化されたマイクロチップ。
  20. 前記応力に敏感なマイクロチップには基板上に自在に置かれた可動構造が含まれる、請求項１６に記載のパッケージ化されたマイクロチップ。
JP2004534620A 2002-09-04 2003-09-04 応力除去手段を具備するマイクロチップ Pending JP2005538551A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/234,215 US6768196B2 (en) 2002-09-04 2002-09-04 Packaged microchip with isolation
PCT/US2003/027815 WO2004022477A1 (en) 2002-09-04 2003-09-04 Microchip with thermal stress relief means

Publications (1)

Publication Number Publication Date
JP2005538551A true JP2005538551A (ja) 2005-12-15

Family

ID=31977372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004534620A Pending JP2005538551A (ja) 2002-09-04 2003-09-04 応力除去手段を具備するマイクロチップ

Country Status (6)

Country Link
US (1) US6768196B2 (ja)
EP (1) EP1534624A1 (ja)
JP (1) JP2005538551A (ja)
CN (1) CN100408470C (ja)
AU (1) AU2003270331A1 (ja)
WO (1) WO2004022477A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007218902A (ja) * 2006-01-06 2007-08-30 Honeywell Internatl Inc 分離応力アイソレータ
JP2008008634A (ja) * 2006-06-27 2008-01-17 Fujitsu Media Device Kk 角速度センサ
WO2008023465A1 (en) * 2006-08-25 2008-02-28 Kyocera Corporation Microelectronic machine mechanism device, and its manufacturing method
JP2015002314A (ja) * 2013-06-18 2015-01-05 セイコーエプソン株式会社 電子デバイス、電子機器、および移動体
JP2017028271A (ja) * 2015-07-23 2017-02-02 アナログ・デバイシズ・インコーポレーテッド 積層ダイのための応力隔離特徴
EP3192771A1 (en) 2016-01-13 2017-07-19 Seiko Epson Corporation Electronic device, electronic apparatus, and moving object

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588532B (en) * 2002-03-29 2004-05-21 Realtek Semiconductor Corp Management device and method of NAT/NAPT session
US6946742B2 (en) * 2002-12-19 2005-09-20 Analog Devices, Inc. Packaged microchip with isolator having selected modulus of elasticity
US7166911B2 (en) 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US20040041254A1 (en) * 2002-09-04 2004-03-04 Lewis Long Packaged microchip
US20050056870A1 (en) * 2002-12-19 2005-03-17 Karpman Maurice S. Stress sensitive microchip with premolded-type package
KR100622372B1 (ko) * 2004-06-01 2006-09-19 삼성전자주식회사 복수개의 구성유닛을 포함하는 자이로센서 및 그 제조방법
CN100406373C (zh) * 2004-07-07 2008-07-30 日月光半导体制造股份有限公司 微镜元件封装构造
US7262493B2 (en) * 2005-01-06 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for mounting electrical devices
JP4740678B2 (ja) * 2005-07-27 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置
WO2007020700A1 (ja) * 2005-08-18 2007-02-22 C & N Inc 加速度センサ装置およびセンサ装置
WO2008003051A2 (en) * 2006-06-29 2008-01-03 Analog Devices, Inc. Stress mitigation in packaged microchips
US20080222884A1 (en) * 2007-03-14 2008-09-18 Honeywell International Inc. Packaging for chip-on-board pressure sensor
US7694610B2 (en) * 2007-06-27 2010-04-13 Siemens Medical Solutions Usa, Inc. Photo-multiplier tube removal tool
US7798010B2 (en) * 2007-10-11 2010-09-21 Honeywell International Inc. Sensor geometry for improved package stress isolation
US7830003B2 (en) * 2007-12-27 2010-11-09 Honeywell International, Inc. Mechanical isolation for MEMS devices
US8257119B2 (en) * 2008-12-19 2012-09-04 Honeywell International Systems and methods for affixing a silicon device to a support structure
US8614491B2 (en) * 2009-04-07 2013-12-24 Honeywell International Inc. Package interface plate for package isolation structures
US20110042137A1 (en) * 2009-08-18 2011-02-24 Honeywell International Inc. Suspended lead frame electronic package
US9215519B2 (en) 2010-07-30 2015-12-15 Invensense, Inc. Reduced footprint microphone system with spacer member having through-hole
US8803262B2 (en) 2012-01-17 2014-08-12 Rosemount Aerospace Inc. Die attach stress isolation
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9212908B2 (en) 2012-04-26 2015-12-15 Analog Devices, Inc. MEMS gyroscopes with reduced errors
EP2879986B1 (en) * 2012-07-31 2017-04-12 Hewlett-Packard Development Company, L.P. Device including interposer between semiconductor and substrate
US8841738B2 (en) 2012-10-01 2014-09-23 Invensense, Inc. MEMS microphone system for harsh environments
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
DE102013101731A1 (de) 2013-02-21 2014-09-04 Epcos Ag Drucksensorsystem
DE102013101732A1 (de) * 2013-02-21 2014-08-21 Epcos Ag Sensorsystem
EP2947692B1 (en) 2013-12-20 2020-09-23 Analog Devices, Inc. Integrated device die and package with stress reduction features
US9731959B2 (en) * 2014-09-25 2017-08-15 Analog Devices, Inc. Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
CN105712283B (zh) * 2014-12-02 2018-07-31 北京自动化控制设备研究所 一种lcc封装应力释放结构
DE102014119396A1 (de) * 2014-12-22 2016-06-23 Endress + Hauser Gmbh + Co. Kg Druckmesseinrichtung
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
ITUB20154017A1 (it) * 2015-09-30 2017-03-30 St Microelectronics Srl Dispositivo incapsulato di materiale semiconduttore a ridotta sensibilita' nei confronti di stress termo-meccanici
DE102015117736A1 (de) * 2015-10-19 2017-04-20 Endress+Hauser Gmbh+Co. Kg Druckmesseinrichtung
US10278281B1 (en) * 2015-10-30 2019-04-30 Garmin International, Inc. MEMS stress isolation and stabilization system
CN105668507A (zh) * 2016-01-22 2016-06-15 中国科学院地质与地球物理研究所 Mems芯片的封装结构及封装方法
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
CN108622847A (zh) * 2018-05-03 2018-10-09 河北美泰电子科技有限公司 Mems传感器的封装方法及封装结构
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
RU2748290C1 (ru) * 2020-09-15 2021-05-21 Акционерное общество "Инерциальные технологии "Технокомплекса" (АО "ИТТ") Чувствительный элемент микромеханического акселерометра
CN114804006A (zh) * 2021-01-29 2022-07-29 华为技术有限公司 封装结构、基板、封装方法
CN114112120A (zh) * 2021-11-12 2022-03-01 南京英锐创电子科技有限公司 传感器封装结构及方法
CN115285934A (zh) * 2022-08-10 2022-11-04 河北美泰电子科技有限公司 一种解决mems惯性芯片焊接应力的装配方法及装配外壳

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710744A (en) 1985-04-08 1987-12-01 Honeywell Inc. Pressure transducer package
US4800758A (en) 1986-06-23 1989-01-31 Rosemount Inc. Pressure transducer with stress isolation for hard mounting
US4872047A (en) 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
US4948757A (en) 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
US4740410A (en) 1987-05-28 1988-04-26 The Regents Of The University Of California Micromechanical elements and methods for their fabrication
US4918032A (en) 1988-04-13 1990-04-17 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
US5105258A (en) * 1990-11-21 1992-04-14 Motorola, Inc. Metal system for semiconductor die attach
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH04258176A (ja) 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体圧力センサ
DE4107658A1 (de) 1991-03-09 1992-09-17 Bosch Gmbh Robert Montageverfahren fuer mikromechanische sensoren
US5315155A (en) 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
IL106790A (en) 1992-09-01 1996-08-04 Rosemount Inc A capacitive pressure sensation consisting of the bracket and the process of creating it
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5994161A (en) * 1997-09-03 1999-11-30 Motorola, Inc. Temperature coefficient of offset adjusted semiconductor device and method thereof
US5945605A (en) 1997-11-19 1999-08-31 Sensym, Inc. Sensor assembly with sensor boss mounted on substrate
JP2002005951A (ja) * 2000-06-26 2002-01-09 Denso Corp 半導体力学量センサ及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007218902A (ja) * 2006-01-06 2007-08-30 Honeywell Internatl Inc 分離応力アイソレータ
JP2008008634A (ja) * 2006-06-27 2008-01-17 Fujitsu Media Device Kk 角速度センサ
US7557667B2 (en) 2006-06-27 2009-07-07 Tamagawa Seiki Co., Ltd. Angular rate sensor
WO2008023465A1 (en) * 2006-08-25 2008-02-28 Kyocera Corporation Microelectronic machine mechanism device, and its manufacturing method
US8159059B2 (en) 2006-08-25 2012-04-17 Kyocera Corporation Microelectromechanical device and method for manufacturing the same
JP2015002314A (ja) * 2013-06-18 2015-01-05 セイコーエプソン株式会社 電子デバイス、電子機器、および移動体
JP2017028271A (ja) * 2015-07-23 2017-02-02 アナログ・デバイシズ・インコーポレーテッド 積層ダイのための応力隔離特徴
EP3192771A1 (en) 2016-01-13 2017-07-19 Seiko Epson Corporation Electronic device, electronic apparatus, and moving object

Also Published As

Publication number Publication date
WO2004022477A1 (en) 2004-03-18
US6768196B2 (en) 2004-07-27
CN1678513A (zh) 2005-10-05
US20040041248A1 (en) 2004-03-04
CN100408470C (zh) 2008-08-06
AU2003270331A1 (en) 2004-03-29
EP1534624A1 (en) 2005-06-01

Similar Documents

Publication Publication Date Title
JP2005538551A (ja) 応力除去手段を具備するマイクロチップ
US20040041254A1 (en) Packaged microchip
US6946742B2 (en) Packaged microchip with isolator having selected modulus of elasticity
EP1794081B1 (en) Packaged microchip with premolded-type package
US20170073218A1 (en) Mechanically Isolated MEMS Device
JP5463173B2 (ja) 角速度検出装置
WO2010134181A1 (ja) チップの実装構造、及びそれを備えたモジュール
JP4337099B2 (ja) 加速度センサ
US20150192602A1 (en) Inertial force sensor
US7836764B2 (en) Electrical device with covering
KR20050010038A (ko) 미세 기계 구성요소 및 대응 제조 방법
US20070228499A1 (en) MEMS device package with thermally compliant insert
JP2005127750A (ja) 半導体センサおよびその製造方法
JP2010085143A (ja) 加速度センサー
JP5712755B2 (ja) 加速度検出器、加速度検出デバイス及び電子機器
JP5838694B2 (ja) 物理量検出器、物理量検出デバイス及び電子機器
JP4706634B2 (ja) 半導体センサおよびその製造方法
Wang Considerations for mems packaging
JP5299353B2 (ja) 半導体装置
JP2011107017A (ja) ダイアフラム付電子デバイス
WO2007020700A1 (ja) 加速度センサ装置およびセンサ装置
JP6462128B2 (ja) 半導体装置
Wilde 30 Years of Sensors' Assembly and Packaging 1988 to 2018.
JP2006153516A (ja) 加速度センサ
Yun et al. Stress isolation structures in MEMS gyroscope packages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060904

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20070109