KR950006970B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR950006970B1
KR950006970B1 KR1019920000738A KR920000738A KR950006970B1 KR 950006970 B1 KR950006970 B1 KR 950006970B1 KR 1019920000738 A KR1019920000738 A KR 1019920000738A KR 920000738 A KR920000738 A KR 920000738A KR 950006970 B1 KR950006970 B1 KR 950006970B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor device
wire
tab tape
lead
Prior art date
Application number
KR1019920000738A
Other languages
English (en)
Other versions
KR920015521A (ko
Inventor
쯔또무 나까자와
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR920015521A publication Critical patent/KR920015521A/ko
Application granted granted Critical
Publication of KR950006970B1 publication Critical patent/KR950006970B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

내용 없음.

Description

반도체 장치 및 그 제조방법
제1도는 본 발명에 따른 반도체 장치의 제1실시예를 도시한 측단면도.
제2도는 제1도에 도시된 반도체 장치의 제조방법을 도시한 흐름도.
제3도는 반도체 장치의 제조에 이용된 TAB 테이프의 평면도.
제4도는 반도체 장치의 제조에 이용된 리드 프레임의 평면도.
제5도는 제4도의 5-5선 단면도.
제6도는 본 발명에 따른 반도체 장치의 제2실시예를 도시한 측단면도.
제7도는 제6도에 도시된 반도체 장치의 제조방법을 도시한 흐름도.
제8도는 종래의 와이어 본딩형 반도체 장치를 도시한 측 단면도.
제9도는 종래의 와이어 본딩형 반도체 장치를 도시한 측 단면도.
제10도는 종래의 TAB형 반도체 장치를 도시한 측 단면도.
제11도는 종래의 TAB형 반도체 장치의 제조방법을 도시한 흐름도.
제12도는 종래의 TAB형 반도체 장치의 제조에 이용된 TAB 테이프의 평면도.
제13도는 종래의 TAB형 반도체 장치의 제조에 이용된 리드 프레임의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 합성수지
3 : 리드 프레임 5 : 베드
6 : 아우터 리드 8 : 미들 리드
11 : TAB 테이프 12 : 범프
13 : 인너 와이어 14 : 미들 와이어
15 : 연결 와이어
본 발명은 수지 봉지된 반도체 장치 및 그 제조방법에 관한 것이다.
제8도에 따라, 종래의 와이어 본딩형 반도체 장치에 대해서 설명한다. 제8도에서, 와이어 본딩형 반도체 장치는 베드(5), 인너 리드(7)과 아우터 리드(6)을 일체로 갖는 금속성의 리드 프레임(3) 및 베드(5)상에 탑재된 반도체 칩(1)을 구비하고 있다. 또 반도체 칩(1)과 인너 리드(7) 사이는 본딩 와이어(4)에 의해 접속되고, 반도체 칩(1) 및 본딩 와이어(4)의 주위는 합성수지(2)로 봉지되어 있다.
그런데, 근래 반도체 장치의 고집적화 및 고속도화에 따라 반도체 칩(1)의 발열량이 증가하고 있어서 발열한 반도체 칩(1)의 효과적인 방열이 요구되고 있다.
반도체 칩(1)을 효과적으로 발열시키는 것으로서, 제9도에 도시된 와이어 본딩형 반도체 장치가 있다. 제9도의 와이어 본딩형 반도체 장치는 반도체 칩(1)이 탑재되는 베드(5)의 형상을 반도체 칩(1)의 형상과 관계없이 크게 하여 합성수지(2)의 외형 근방까지 확대한 것이다. 제9도의 와이어 본딩형 반도체 장치에 따르면 열전도가 나쁜 합성수지(2)내에서 발열하는 반도체 칩(1)과 접해 있는 열전도가 좋은 베드(5)의 형상을 확대시킴으로써 효과적으로 반도체 칩(1)의 방열을 행할 수 있다.
그러나 제9도와 같이 베드(5)의 형상을 확대시킨 경우, 반도체 칩(1)과 인너 리드(7)의 사이 거리가 길어지게 된다. 따라서, 본딩 와이어(4)의 길이도 길어져서 본딩 와이어(4)가 베드(5)에 접촉하여도 리크 불량으로 되는 경우가 있다.
한편 종래의 TAB형 반도체 장치로서 제10도에 도시한 것이 알려져 있다. 제10도에서 TAB형 반도체 장치는 미들 리드(8)과 아우터 리드(6)을 일체로 갖는 금속제의 리드 프레임(3) 및 인너 와이어(13)과 미들 와이어(14)를 갖는 TAB 테이프(11)을 구비하고 있다. 인너 와이어(13)과 미들 와이어(14)는 연결 와이어(15)를 통해 서로 연결되어 있고, 인너 와이어(13)에는 범프(12)를 통해 반도체 칩(1)이 접속되어 있다. 또, TAB 테이프(11)의 미들 와이어(14)는 리드 프레임(3)의 미들 리드(8)에 접속되어 있다. 또 반도체 칩(1)과 TAB 테이프(11) 및 그 주위는 합성수지(2)에 의해 수지 봉지되어 있다.
다음에, 제10도에 도시되어 있는 TAB형 반도체 장치의 제조방법에 대해 제9도 내지 제13도를 참조하여 설명하기로 하겠다.
제11도에 도시된 바와 같이, 먼저 폴리이미드제의 기재를 준비하고, 이 기재를 팬팅한 후, 동박을 라미네이트 한다. 다음에 이 동박에 대해 포토 패턴작업, 에칭 작업 및 도금 작업을 차례로 하여 제12도에 도시된 바와 같은 TAB 테이프(11)을 제조한다.
한편, 제11도에 도시된 바와 같이, 통상 웨이퍼를 준비하여 이 웨이퍼에 대해 범프 형성작업, 프로빙 작업을 차례로 실시하여 반도체 칩(1)을 제조한다.
또, 이들과 평행으로 제11도에 도시된 바와 같이 금속제 소재를 준비하여 이 소재에 대해 포토 패턴작업, 에칭 작업 및 도금 작업을 차례로 실시하여 제13도에 도시된 바와 같이 리드 프레임(3)을 제조한다.
다음에, 반도체 칩(1)과 TAB 테이프(11)의 인너 와이어(13)을 범프(12)를 통해 접속한다. 그후 TAB 테이프(11)의 미들 와이어(14)의 외방 부분을 절단하여 미들 와이어(14)를 외방으로 누출시킨다.
다음에, TAB 테이프(11)의 미들 와이어(14)와 리드 프레임(3)의 미들 리드(8)을 접속하고, 그후 반도체 칩(1)과 TAB 테이프(11) 및 그 주위를 합성수지로 봉지한다.
그후 외장 처리작업, 아우터 리드 형성작업이 실시되어, 이와 같이 제10도에 도시된 TAB형 반도체 장치가 제조된다. 반도체 장치에 대해 그후 검사작업이 실시된다.
제10도에 도시된 반도체 장치에서 반도체 칩(1)은 금속제 리드 프레임에 접촉되어 있지 않으므로 반도체 칩(1)에서 발생한 열은 반도체 칩(1)에서 열전도가 나쁜 합성수지(2)를 통해 방열되게 된다. 그래서, 제10도에 도시된 반도체 장치의 방열특성은 좋지 않다.
상기와 같은 와이어 본딩형 반도체 장치에 있어서, 베드(5)의 형상을 크게 한 경우, 본딩 와이어(4)가 너무 길어져서 본딩 와이어(4)가 베드(5)에 접촉되어 리크 문제가 생기는 경우가 있다.
한편, TAB형 반도체 장치는 리크 문제는 없어지나, 반도체 칩에 발생한 열을 열도전이 나쁜 합성수지(2)에서 방열해야 하기 때문에 방열 특성이 나쁘다는 문제가 있다.
본 발명은 이와 같은 점을 고려한 것으로, 리크 문제를 일으키지 않고, 방열 특성이 양호한 반도체 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 인너 와이어 및 미들 와이어를 갖는 TAB 테이프, 상기 TAB 테이프의 인너 와이어에 범프를 통해 접속된 반도체 칩, 상기 TAB 테이프의 미들 와이어에 접속된 미들 리드, 이 미들 리드에 연결된 아우터 리드 및 상기 반도체 칩과 접해 있는 베드를 일체로 갖는 리드 프레임, 상기 반도체 칩과 상기 TAB 테이프 및 그 주위를 봉지하는 수지를 포함하는 것을 특징으로 하는 반도체 장치 및 TAB 테이프의 인너 와이어에 범프를 끼워 반도체 칩을 접속시키는 단계, 상기 반도체 칩에 리드 프레임의 베드를 접촉시킴과 동시에 상기 TAB 테이프의 미들 와이어에 리드 프레임의 미들 리드를 접속시키는 단계 및 상기 반도체 칩과 상기 TAB 테이프의 주위를 수지로 봉지시키는 단계로 이루어지는 반도체 장치의 제조방법에 관한 것이다.
본 발명에 따른 반도체 장치는 반도체 칩과 접하는 베드를 가지므로 반도체 칩에서 발생하는 열을 베드를 통해 양호하게 외부로 방열할 수 있다.
이하 본 발명의 실시예에 대해 설명하기로 하겠다. 제1도 내지 제5도는 본 발명에 따른 장치 및 그 제조방법의 제1실시예를 도시한 도면이다.
제1도에 도시된 본 발명에 따른 반도체 장치는 베드(5), 미들 리드(8)과 아우터 리드(6)를 일체로 갖는 금속제의 리드 프레임(3) 및 인너 와이어(13)과 미들 와이어(14)를 갖는 TAB 테이프(11)을 구비한 TAB형 반도체 장치로 이루어진다. 인너 와이어(13)과 미들 와이어(14)는 연결 와이어(15)를 통해 서로 연결되어 있고, 인너 와이어(13)에는 범프(12)를 통해 반도체 칩(1)이 접속되어 있다. 또 TAB 테이프(11)의 미들 와이어(14)는 리드 프레임(3)의 미들 리드(8)에 접속되어 있다. 또, 반도체 칩(1), TAB 테이프(11) 및 그 주위는 합성수지(2)에 의해 수지 봉지되어 있다.
또, 리드 프레임(3)의 베드(5)는 반도체 칩(1)의 상면에 접해 있고, 베드(5)의 형상은 반도체 칩(1)의 형상과 관계없이 확대되어 있다. 즉 베드(5)의 형상은 합성수지(2)의 외측 가장자리에서 내측으로 5mm정도 들어간 지점까지 확대되어 있다.
또, 제1도에 도시된 리드 프레임(3)의 미들 리드(8) 및 TAB 테이프(11)은 대략 동일 수평면상에 배치되고, 리드 프레임(3)의 베드(5)는 반도체 칩(1)의 두께 만큼 미들 리드(8)보다 상방에 배치되어 있다.
다음에, 이와 같이 구성된 반도체 장치의 제조방법에 대해 설명하기로 하겠다.
제2도에 도시된 바와 같이, 먼저 폴리이미드성의 기재를 준비하고, 이 기재를 팬팅한 후 동박을 라미네이트 한다. 다음에 동박에 대해 포토 패턴작업, 에칭 작업 및 도금 작업을 차례로 하여 제3도에 도시된 바와 같은 TAB 테이프(11)을 제조한다.
한편, 제2도에 도시된 바와 같이, 통상 웨이퍼를 준비하여 이 웨이퍼에 대해 범프 형성작업, 프로빙 작업 및 다이싱 작업을 차례로 실시하여 반도체 칩(1)을 제조한다.
또, 이들과 평행으로 제2도에 도시된 바와같이 금속제 소재를 준비하여 이 소재에 대해 포토 패턴작업, 에칭 작업, 도금 작업 및 프레스 작업을 차례로 실시하고, 제4도에 도시된 바와 같은 리드 프레임(3)을 제조한다. 이중 디프레스 작업은 리드 프레임(3)중 베드(5) 부분을 눌러서 리드 프레임(3)의 다른 부분과의 사이에 단차를 형성하는 것으로 이 단차는 반도체 칩(1)의 두께와 대략 일치한다.
다음에, 반도체 칩(1)과 TAB 테이프(11)의 인너 와이어(13)을 범프(12)를 통해 접속한다. 그후 TAB 테이프(11)의 미들 와이어(14)의 외방 부분 및 필요없는 테이프 부분(11a)를 절단하여 미들 와이어(14)를 외방으로 노출시킨다.
다음에, TAB테이프(11)의 미들 와이어(14)와 리드 프레임(3)의 미들 리드(8)을 접속시키고, 동시에 반도체 칩(1)과 리드 프레임(3)의 베드(5)를 접속시킨다. 그후 반도체 칩(1), TAB 테이프(11) 및 그 주위를 합성수지(2)로 수지 봉지한다.
그후, 외장 처리작업, 아우터 리드 형성작업이 차례로 실시되고, 이와 같이해서 제11도에 도시된 TAB형 반도체 장치가 제조된다. 이 반도체 장치에 대해 그후 검사작업이 실시된다.
본 실시예에 따르면, 반도체 칩(1)에서 발생한 열은 반도체 칩(1)에 접속된 금속제 베드(5)에 의해 방열되게 된다. 이 경우 베드(5)의 형상을 합성수지(2)의 외측 가장자리 근방까지 확대시켰으므로 반도체 칩(1)의 열을 열전도가 양호한 실리콘제의 반도체 칩(1) 및 금속제 베드(5)를 통해 합성수지(2)의 외측 가장자리 근방까지 양호하게 방열할 수 있기 때문에, 고집적화, 고속화에 의해 소비 전력이 많아진 반도체 칩(1)에 대해서도 양호하게 방열할 수 있어서 반도체 칩의 정상적인 동작을 유지할 수 있다.
다음에, 본 실시예의 구체예에 대해서 설명하기로 하겠다.
Quad Flat Package(QFP : 144) 핀 및 5mm각의 반도체 칩을 갖는 종래의 반도체 장치에 있어서, 그 열저항은 80℃/W정도였다.
한편, 본 발명에 의한 반도체 장치에서 그 열저항은 60℃/W 정도까지 개선되었다.
따라서, 예를들면 반도체 칩의 사용 한계온도가 85℃인 경우, 상온 25℃에서 본 발명의 반도체 장치의 사용이 가능해졌다. 즉 종래의 반도체 장치에 있어서, 동일한 반도체 칩을 이용한 경우, 주위온도를 5℃ 이하로 유지하거나 또는 봉지체를 합성수지에서 세라믹 등으로 변경시킬 필요가 있다.
다음에, 본 발명의 제2실시예에 대해 제6도 및 제7도를 참고로 하여 설명하기로 하겠다.
제6도에 도시된 바와 같이, 본 실시예에 따른 반도체 장치는 리드 프레임(3)의 미들 리드(8)과 베드(5)를 동일 수평면 상에 배치함과 동시에, TAB 테이프(11)의 미들 와이어(14)를 상방의 굴곡 리드 프레임(3)의 미들 리드(8)에 접속한 것으로 그 밖에는 제1실시예와 대략 동일한 구성으로 되어 있다.
다음에, 이와 같은 구성으로 이루어지는 반도체 장치의 제조방법에 대해 제7도를 참고로 하여 설명하기로 하겠다.
제7도에 도시된 바와 같이, 먼저 폴리이미드제의 기재를 준비하여 이 기재를 팬팅한 후 동박을 라미네이트 한다. 다음에 동박에 대해 포토 패턴작업, 에칭 작업 및 도금 작업을 차례로 실시하여 TAB 테이프(11)을 제조한다(제3도 참조).
한편, 제7도에 도시된 바와 같이, 통상 웨이퍼를 준비하고 이 웨이퍼에 대해 범프 형성작업, 프로빙 작업 및 다이싱 작업을 차례로 실시하여 반도체 칩(1)을 제조한다.
또, 이들과 평행으로 제7도에 도시된 바와 같이 금속제 소재를 준비하여 이 소재에 대해 포토 패턴작업, 에칭 작업 및 도금 작업을 차례로 실시하여 리드 프레임(3)을 제조한다(제4도 참조).
다음에, 반도체 칩(1)과 TAB 테이프(11)의 인너 와이어(13)을 범프(12)를 통해 접속한다. 그후 TAB 테이프(11)의 미들 와이어(14)의 외방 부분 및 필요없는 테이프 부분(11a)를 절단하여 미들 와이어(14)를 외방으로 노출시킨다. 그후 TAB 테이프(11)의 미들 와이어(14)를 포밍시켜 상방으로 구부려 리드 프레임(3)의 미들 리드(8)과 접속하기 쉽게 하다.
다음에, TAB 테이프(11)의 미들 와이어(14)와 리드 프레임(3)의 미들 리드(8)을 접속시키고, 동시에 반도체 칩(1)과 리드 프레임(3)의 베드(5)를 접속시킨다. 그후, 반도체 칩(1) 및 TAB 테이프(11)의 주위를 합성수지(2)로 수지 봉지한다.
그후, 외장 처리작업, 아우터 리드 포밍작업이 차례로 실시되고, 이와 같이해서 제6도에 도시된 TAB형 반도체 장치가 제조된다. 이 반도체 장치에 대해 그후 검사 작업이 실시된다.
이상 설명한 것처럼, 본 발명에 따른 반도체 장치는 반도체 칩과 접하는 베드를 가지고 있어서, 반도체 칩에서 발생하는 열을 리크불량을 일으키도록 하지 않고 베드를 통해 양호하게 방열시킬 수 있다.

Claims (4)

  1. 인너 와이어(13) 및 미들 와이어(14)를 구비하는 TAB 테이프(11), 상기 TAB 테이프의 인너 와이어와 범프(12)를 통해 접속된 반도체 칩(1), 상기 TAB 테이프의 미들 와이어에 접속된 미들 리드(8), 이 미들 리드에 연결된 아우터 리드(6) 및 상기 반도체 칩과 접하는 베드(5)를 일체로 갖는 리드 프레임(3) 및 상기 반도체 칩과 상기 TAB 테이프 및 그 주위를 봉지하는 수지(2)를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 베드의 형상을 수지 외측 가장자리 근방까지 확대시킴과 동시에, 상기 반도체 칩의 형상과 관계없이 대략 일정한 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 반도체 칩과 접하는 베드를 일체로 갖는 리드 프레임의 관계는 상기 베드의 저면에 반도체 칩이 접하고 있는 것을 특징으로 하는 반도체 장치.
  4. TAB 테이프(11)의 인너 와이어(13)에 범프(12)를 통해 반도체 칩(1)을 접속시키는 단계, 상기 반도체 칩에 리드 프레임(3)의 베드(5)를 접속시킴과 동시에 상기 TAB 테이프의 미들 와이어(14)의 리드 프레임의 미들 리드(8)을 접속시키는 단계 및 상기 반도체 칩과 상기 TAB 테이프 및 그 주위를 수지로 봉지시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019920000738A 1991-01-21 1992-01-20 반도체 장치 및 그 제조방법 KR950006970B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3005238A JP2501246B2 (ja) 1991-01-21 1991-01-21 半導体装置
JP91-005238 1991-01-21

Publications (2)

Publication Number Publication Date
KR920015521A KR920015521A (ko) 1992-08-27
KR950006970B1 true KR950006970B1 (ko) 1995-06-26

Family

ID=11605621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000738A KR950006970B1 (ko) 1991-01-21 1992-01-20 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5248895A (ko)
JP (1) JP2501246B2 (ko)
KR (1) KR950006970B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US6825550B2 (en) 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US20030064542A1 (en) * 2001-10-02 2003-04-03 Corisis David J. Methods of packaging an integrated circuit
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US7753633B2 (en) * 2007-11-14 2010-07-13 Newfrey Llc Power seal bolt assembly
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314560A (en) * 1976-07-26 1978-02-09 Mitsubishi Electric Corp Production of semiconductor device
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4459607A (en) * 1981-06-18 1984-07-10 Burroughs Corporation Tape automated wire bonded integrated circuit chip assembly
JPS6386530A (ja) * 1986-09-30 1988-04-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH02292836A (ja) * 1989-05-02 1990-12-04 Nippon Steel Corp Ｉｃチップ実装用フィルムキャリア

Also Published As

Publication number Publication date
JP2501246B2 (ja) 1996-05-29
JPH04236434A (ja) 1992-08-25
KR920015521A (ko) 1992-08-27
US5248895A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US7221055B2 (en) System and method for die attach using a backside heat spreader
US20020079570A1 (en) Semiconductor package with heat dissipating element
KR950006970B1 (ko) 반도체 장치 및 그 제조방법
JPH05299456A (ja) 樹脂封止型半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
KR940007950B1 (ko) 수지밀봉형 반도체장치
EP0405330A2 (en) Flagless leadframe, package and method
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2690248B2 (ja) 表面実装型半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH06132444A (ja) 半導体装置
JP2005223005A (ja) 半導体装置
JP2000124401A (ja) 半導体装置
US20100127392A1 (en) Semiconductor die
JPH0637221A (ja) 樹脂封止型半導体装置
JPH03109755A (ja) 樹脂封止型ｉｃ
JPH06196824A (ja) 半導体素子の製造方法
JPH0645514A (ja) 混成集積回路
JPS6348850A (ja) 半導体装置の製造方法
JPS60134426A (ja) 半導体装置
JPH06216294A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee