JP2501246B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2501246B2
JP2501246B2 JP3005238A JP523891A JP2501246B2 JP 2501246 B2 JP2501246 B2 JP 2501246B2 JP 3005238 A JP3005238 A JP 3005238A JP 523891 A JP523891 A JP 523891A JP 2501246 B2 JP2501246 B2 JP 2501246B2
Authority
JP
Japan
Prior art keywords
tab tape
semiconductor chip
bed
lead
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3005238A
Other languages
English (en)
Other versions
JPH04236434A (ja
Inventor
澤 勉 仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP3005238A priority Critical patent/JP2501246B2/ja
Priority to KR1019920000738A priority patent/KR950006970B1/ko
Priority to US07/822,721 priority patent/US5248895A/en
Publication of JPH04236434A publication Critical patent/JPH04236434A/ja
Application granted granted Critical
Publication of JP2501246B2 publication Critical patent/JP2501246B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止された半導体装
置およびその製造方法に関する。
【０００２】
【従来の技術】図８により、従来のワイヤボンディング
型半導体装置について説明する。図８において、ワイヤ
ボンディング型半導体装置はベッド５、インナリード
７、およびアウタリード６を一体に有する金属性のリー
ドフレーム３と、ベッド５上に載置された半導体チップ
１とを備えている。また、半導体チップ１とインナリー
ド７との間はボンディングワイヤ４により接続され、半
導体チップ１およびボンディングワイヤ４の周囲は合成
樹脂２によって封止されている。
【０００３】ところで、近年の半導体装置における高集
積化および高速度化により、半導体チップ１の発熱量が
増加しており、発熱した半導体チップ１を効果的に放熱
させることが求められている。
【０００４】半導体チップ１を効果的に放熱させるもの
として、図９に示すワイヤボンディング型半導体装置が
考えられている。図９のワイヤボンディング型半導体装
置は、半導体チップ１が載置されるベッド５の形状を半
導体チップ１の形状と無関係に大きくし、合成樹脂２の
外形近傍まで拡大したものである。図９のワイヤボンデ
ィング型半導体装置によれば熱伝導の悪い合成樹脂２内
において、発熱する半導体チップ１と当接する熱伝導の
良好なヘッド５の形状を拡大させたことにより、効果的
に半導体チップ１の放熱を行なうことができる。しかし
ながら、図９のようにベッド５の形状を拡大させた場
合、半導体チップ１とインナリード７との間の距離が長
くなる。これにともなってボンディングワイヤ４の長さ
も長くなり、このボンディングワイヤ４がベッド５に接
触し、リーク不良になることがある。
【０００５】一方、従来のＴＡＢ型半導体装置として、
図１０に示すものが知られている。図１０においてＴＡ
Ｂ型半導体装置は、ミドルリード８およびアウタリード
６を一体に有する金属製のリードフレーム３と、インナ
ワイヤ１３およびミドルワイヤ１４を有するＴＡＢテー
プ１１とを備えている。インナワイヤ１３とミドルワイ
ヤ１４は連結ワイヤ１５を介して互いに連結されてお
リ、インナワイヤ１３には、バンプ１２を介して半導体
チップ１が接続されている。またＴＡＢテープ１１のミ
ドリワイヤ１４はリードフレーム３のミドルリード８に
接続されている。また、半導体チップ１およびＴＡＢテ
ープ１１と、その周囲は合成樹脂２により樹脂封止され
ている。
【０００６】次に図１０に示すＴＡＢ型半導体装置の製
造方法について、図９乃至図１３により説明する。図１
１に示すように、まずポリイミド製の基材を準備し、こ
の基材をパンチングした後、銅箔をラミネートする。次
に銅箔に対してフォトパタン作業、エッチング作業およ
びめっき作業を順次施して、図１２に示すようなＴＡＢ
テープ１１を製造する。他方、図１１に示すように、通
常ウェハを準備し、このウェハに対してバンプ形成作
業、プロービング作業を順次施して半導体チップ１を製
造する。また、これらと平行して図１１に示すように金
属製素材を準備し、この素材に対してフォトパタン作
業、エッチング作業、およびめっき作業を順次施して、
図１３に示すようなリードフレーム３を製造する。次に
半導体チップ１とＴＡＢテープ１１のインナワイヤ１３
とをバンプ１２を塊して接続する。その後、ＴＡＢテー
プ１１のミドルワイヤ１４の外方部分を切断し、ミドル
ワイヤ１４を外方に露出させる。次にＴＡＢテープ１１
のミドルワイヤ１４と、リードフレーム３のミドルリー
ド８とを接続し、その後、半導体チップ１およびＴＡＢ
テープ１１とその周囲を合成樹脂により封止する。その
後、外装処理作業、アウターリードフォーム作業が施さ
れ、このように図１０に示すＴＡＢ型半導体装置が製造
される。この半導体装置に対して、その後検査作業が行
なわれる。図１０に示す半導体装置において、半導体チ
ップ１は金属製リードフレームに当接していないので、
半導体チップ１で発生した熱は半導体チップ１から熱伝
導の悪い合成樹脂２を通って放熱されることになる。こ
のため図１０の半導体装置の放熱特性は良好でない。
【０００７】
【発明が解決しようとする課題】上述のようにワイヤボ
ンディング型半導体装置において、ベッド５の形状を大
きくした場合、ボンディングワイヤ４が長くなりすぎて
ボンディングワイヤ４がベッド５に接触し、リークの問
題が生じることがある。一方、ＴＡＢ型半導体装置はリ
ークの問題がなくなるが、半導体チップに発生した熱を
熱伝導の悪い合成樹脂２から放熱しなければならず、放
熱特性が悪いという問題がある。本発明はこのような点
を考慮してなされたものであり、リークの問題を生じさ
せることなく、かつ放熱特性の良好な半導体装置および
その製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
インナワイヤおよびミドルワイヤを有するＴＡＢテープ
と、前記ＴＡＢテープのインナワイヤにバンプを介して
接続された半導体チップと、前記ＴＡＢテープのミドル
ワイヤに接続されたミドルリード、このミドルリードに
連結されたアウタリードおよび前記半導体チップと当接
するベッドを一体に有するリードフレームと、前記半導
体チップおよび前記ＴＡＢテープとその周囲を封止する
樹脂と、を備え、前記ベッドは前記ＴＡＢテープと略同
一の長さを有し、かつ前記ベッドは前記ＴＡＢテープに
平行にかつＴＡＢテープに対応する位置に配置されてい
ることを特徴とする半導体装置である。請求項２記載の
発明は、インナワイヤおよびミドルワイヤを有するＴＡ
Ｂテープと、前記ＴＡＢテープのインナワイヤにバンプ
を介して接続された半導体チップと、前記ＴＡＢテープ
のミドルワイヤに接続されたミドルリード、このミドル
リードに連結されたアウタリードおよび前記半導体チッ
プと当接するベッドを一体に有するリードフレームと、
前記半導体チップおよび前記ＴＡＢテープとその周囲を
封止する樹脂と、を備え、前記リードフレームのミドル
リードおよび前記ＴＡＢテープは略同一水平面上に配置
され、前記リードフレームのベッドはミドルリードおよ
びＴＡＢテープの配置面に対して半導体チップの厚さだ
け離れた水平面上に配置されていることを特徴とする半
導体装置である。
【０００９】
【作用】しかして請求項１記載の発明によれば、ベッド
がＴＡＢテープと略同一の長さを有し、ベッドはＴＡＢ
テープに平行にかつＴＡＢテープに対応する位置に配置
されているので、例えば合成樹脂により樹脂封止する場
合、軟質のＴＡＢテープが揺れてもＴＡＢテープのミド
ルワイヤがベッドに触れることはなく、またベッドから
良好な放熱を行うことができる。また請求項２記載の発
明によれば、リードフレームのベッドがミドルリードお
よびＴＡＢテープの配置面に対して半導体チップの厚さ
だけ離れた水平面上に配置されているので、側方からみ
てミドルリードとベッドとの間に半導体チップの厚さだ
け隙間をあけることができる。このため合成樹脂により
樹脂封止する際、ミドルリードとベッドとの間の隙間か
ら半導体チップの周辺に向って合成樹脂を十分に行き渡
らせることができる。このため、半導体チップ周辺を精
度良く樹脂封止することができる。
【００１０】
【実施例】以下、本発明の実施例について説明する。図
１乃至図５は本発明による半導体装置およびその製造方
法の第１の実施例に示す図である。図１において、本発
明による半導体装置は、ベッド５、ミドルリード８およ
びアウタリード６を一体に有する金属製のリードフレー
ム３と、インナワイヤ１３およびミドルワイヤ１４を有
するＴＡＢテープ１１とを備えたＴＡＢ型の半導体装置
となっている。インナワイヤ１３とミドルワイヤ１４は
連結ワイヤ１５を介して互いに連結されており、インナ
ワイヤ１３にはバンプ１２を介して半導体チップ１が接
続されている。またＴＡＢテープ１１のミドルワイヤ１
４はリードフレーム３のミドルリード８に接続されてい
る。さらに、半導体チップ１およびＴＡＢテープ１１
と、その周囲は合成樹脂２により樹脂封止されている。
【００１１】またリードフレーム３のベッド５は半導体
チップ１の上面に当接しており、このベッド５の形状は
半導体チップ１の形状と無関係に拡大している。すなわ
ち、ベッド５の形状は、合成樹脂２の外縁から内側へ５
ｍｍ程度入った地点まで拡大している。またベッド５は
ＴＡＢテープ１１と略同一の長さを有し、ベッド５はＴ
ＡＢテープ１１に平行にかつＴＡＢテープ１１に対応す
る位置に配置されている（図１参照）。このため、合成
樹脂２により樹脂封止する場合、軟質のＴＡＢテープ１
１が揺れてもＴＡＢテープ１１のミドルワイヤ１４がベ
ッド５に触れることはなく、またベッドから良好な放熱
を行うことができる。なお、図１において、リードフレ
ーム３のミドルリード８およびＴＡＢテープ１１は略同
一水平面上に配置され、リードフレーム３のベッド５は
半導体チップ１の厚さ分だけミドルリード８より上方に
位置している。このように、リードフレーム３のベッド
５がミドルリード８およびＴＡＢテープ１１の配置面に
対して半導体チップ６の厚さだけ離れた水平面上に配置
されているので、側方からみてミドルリード８とベッド
５との間に半導体チップ６の厚さだけ隙間をあけること
ができる。このため合成樹脂２により樹脂封止する際、
ミドルリード８とベッド５との間の隙間から半導体チッ
プ６の周辺に向って合成樹脂２を十分に行き渡らせるこ
とができる。このため、半導体チップ６周辺を精度良く
樹脂封止することができる。
【００１２】次にこのような構成からなる半導体装置の
製造方法について説明する。図２に示すように、まずポ
リイミド性の基材を準備し、この基材をパンチングした
後、銅箔をラミネートする。次に銅箔に対してフォトパ
タン作業、エッチング作業およびめっき作業を順次施し
て、図３に示すようなＴＡＢテープ１１を製造する。他
方、図２に示すように、通常ウェハを準備し、このウェ
ハに対してバンプ形成作業、プロービング作業、および
ダイシング作業を順次施して半導体チップ１を製造す
る。またこれらと平行して図２に示すように金属製素材
を準備し、この素材に対してフォトパタン作業、エッチ
ング作業、めっき作業およびプレス作業を順次施して、
図４に示すようなリードフレーム３を製造する。このう
ちデプレス作業は、リードフレーム３のうち、ベッド５
の部分を押圧してリードフレーム３の他の部分との間に
段差を形成するものであり、この段差は半導体チップ１
の厚さに略一致している（図５）。
【００１３】次に半導体チップ１とＴＡＢテープ１１イ
ンナワイヤ１３とをバンプ１２を介して接続する。その
後、ＴＡＢテープ１１のミドルワイヤ１４の外方部分お
よび不要のテープ部分１１ａを切断し、ミドルワイヤ１
４を外方に露出させる。次にＴＡＢテープ１１のミドル
ワイヤ１４と、リードフレーム３のミドルリード８とを
接続させ、同時に半導体チップ１とリードフレーム３の
ベッド５とを接続させる。その後、半導体チップ１およ
びＴＡＢテープ１１とその周囲を合成樹脂２により樹脂
封止する。その後、外装処理作業、アウターリードフォ
ーム作業が順次施され、このようにして図１１に示すＴ
ＡＢ型半導体装置が製造される。この半導体装置に対し
て、その後検査作業が行なわれる。
【００１４】本実施例によれば、半導体チップ１で発生
した熱は、半導体チップ１に接続された金属製ベッド５
によって放熱されることになる。この場合、ベッド５の
形状を合成樹脂２の外縁近傍まで拡大させたので、半導
体チップ１の熱を熱伝導の良好なシリコン製の半導体チ
ップ１、および金属製ベッド５を通って合成樹脂２の外
縁近傍まで良好に放熱することができる。このため高集
積化・高速化により消費電力が高くなった半導体チップ
１についても、良好に放熱することができるので、半導
体チップの正常な動作を維持することができる。
【００１５】具体例 次に本実施例の具体例について説明する。ＱＦＰ（Quad
Flat Package ）１４４ピンおよび５mm角の半導体チッ
プを有する従来の半導体装置において、その熱抵抗は８
０℃／ｗ程度であった。一方、本発明による半導体装置
において、その熱抵抗は６０℃／ｗ程度まで改善され
た。このことによって、例えば半導体チップの使用限界
温度が８５℃の場合、常温２５℃における本発明の半導
体装置の使用が可能となった。すなわち従来の半導体装
置においては、同一の半導体チップを用いた場合、周囲
温度を５℃以下に保つか、あるいは封止体を合成樹脂か
らセラミック等に変更させる必要がある。
【００１６】次に本発明の第２の実施例について、図６
および図７により説明する。図６に示すように、本実施
例による半導体装置は、リードフレーム３のミドルリー
ド８とベッド５とを同一水平面上に配置するとともに、
ＴＡＢテープ１１のミドルワイヤ１４を上方に折曲げリ
ードフレーム３のミドルリード８に接続したものであ
り、他は第１の実施例と略同様の構成となっている。
【００１７】次にこのような構成からなる半導体装置の
製造方法について図７により説明する。図７に示すよう
に、まずポリイミド製の基材を準備し、この基材をパン
チングした後、銅箔をラミネートする。次に銅箔に対し
てフォトパタン作業、エッチング作業およびめっき作業
を順次施して、ＴＡＢテープ１１を製造する（図３参
照）。他方、図７に示すように、通常ウェハを準備し、
このウェハに対してバンプ成形作業、プロービング作
業、およびダイシング作業を順次施して半導体チップ１
を製造する。また、これらと平行して図７に示すように
金属製素材を準備し、この素材に対してフォトパタン作
業、エッチング作業、およびめっき作業を順次施して、
リードフレーム３を製造する（図４参照）。
【００１８】次に、半導体チップ１とＴＡＢテープ１１
のインナワイヤ１３とをパンプ１２を介して接続する。
その後、ＴＡＢテープ１１のミドルワイヤ１４の外方部
分および不要のテープ部分１１ａを切断し、ミドルワイ
ヤ１４を外方に露出させる。その後、ＴＡＢテープ１１
のミドルワイヤ１４をフォーミングして上方に折曲げ、
リードフレーム３のミドルリード８と接続し易いように
する。次にＴＡＢテープ１１のミドルワイヤ１４と、リ
ードフレーム３のミドルリード８とを接続させ、同時に
半導体チップ１とリードフレーム３のベッド５とを接続
させる。その後、半導体チップ１およびＴＡＢテープ１
１とその周囲を合成樹脂２により樹脂封止する。その
後、外装処理作業、アウターリードフォーム作業が順次
施され、このようにして図６に示すＴＡＢ型半導体装置
が製造される。この半導体装置に対して、その後検査作
業が行なわれる。
【００１９】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、半導体チップと当接するベッドを有してい
るので、半導体チップに発生する熱を、リーク不良の問
題を生じさせることなくベッドを介して良好に放熱させ
ることができる。また合成樹脂により樹脂防止する際、
軟質のＴＡＢテープが揺れてもＴＡＢテープのミドルワ
イヤがベッドに触れることなく、良好な放熱を行うこと
ができる。請求項２記載の発明によれば、合成樹脂によ
る樹脂防止の際、ミドルリードとベッド２と間の隙間か
ら半導体チップの周辺に向って合成樹脂を十分に行き渡
らせることができ、このため半導体チップの周辺を精度
良く樹脂防止することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の第１の実施例を示す
側断面図。
【図２】図１の半導体装置の製造方法を示すフロー図。
【図３】半導体装置の製造に用いるＴＡＢテープの平面
図。
【図４】半導体装置の製造に用いるリードフレームの平
面図。
【図５】図くの５−５線断面図。
【図６】本発明による半導体装置の第２の実施例を示す
側断面図。
【図７】図６の半導体装置の製造方法を示すフロー図。
【図８】従来のワイヤボンディング型半導体装置を示す
側断面図。
【図９】従来のワイヤボンディング型半導体装置を示す
側断面図。
【図１０】従来のＴＡＢ型半導体装置を示す側断面図。
【図１１】従来のＴＡＢ型半導体装置の製造方法を示す
フロー図。
【図１２】従来のＴＡＢ型半導体装置の製造に用いるＴ
ＡＢテープの平面図。
【図１３】従来のＴＡＢ型半導体装置の製造に用いるリ
ードフレームの平面図。
【符号の説明】
１ 半導体チップ ２ 合成樹脂 ３ リードフレーム ５ ベッド ６ アウタリード ８ ミドルリード １１ ＴＡＢテープ １２ バンプ １３ インナワイヤ １４ ミドルワイヤ １５ 連結ワイヤ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】インナワイヤおよびミドルワイヤを有する
    ＴＡＢテープと、 前記ＴＡＢテープのインナワイヤにバンプを介して接続
    された半導体チップと、 前記ＴＡＢテープのミドルワイヤに接続されたミドルリ
    ード、このミドルリードに連結されたアウタリードおよ
    び前記半導体チップと当接するベッドを一体に有するリ
    ードフレームと、 前記半導体チップおよび前記ＴＡＢテープとその周囲を
    封止する樹脂と、を備え、 前記ベッドは前記ＴＡＢテープと略同一の長さを有し、
    かつ前記ベッドは前記ＴＡＢテープに平行にかつＴＡＢ
    テープに対応する位置に配置されていることを特徴とす
    る半導体装置。
  2. 【請求項２】インナワイヤおよびミドルワイヤを有する
    ＴＡＢテープと、 前記ＴＡＢテープのインナワイヤにバンプを介して接続
    された半導体チップと、 前記ＴＡＢテープのミドルワイヤに接続されたミドルリ
    ード、このミドルリードに連結されたアウタリードおよ
    び前記半導体チップと当接するベッドを一体に有するリ
    ードフレームと、 前記半導体チップおよび前記ＴＡＢテープとその周囲を
    封止する樹脂と、を備え、 前記リードフレームのミドルリードおよび前記ＴＡＢテ
    ープは略同一水平面上に配置され、前記リードフレーム
    のベッドはミドルリードおよびＴＡＢテープの配置面に
    対して半導体チップの厚さだけ離れた水平面上に配置さ
    れていることを特徴とする半導体装置。
  3. 【請求項３】前記ベッドは前記ＴＡＢテープと略同一の
    長さを有し、かつ前記ベッドは前記ＴＡＢテープに平行
    にかつＴＡＢテープに対応する位置に配置されてること
    を特徴とする請求項２記載の半導体装置。
JP3005238A 1991-01-21 1991-01-21 半導体装置 Expired - Lifetime JP2501246B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3005238A JP2501246B2 (ja) 1991-01-21 1991-01-21 半導体装置
KR1019920000738A KR950006970B1 (ko) 1991-01-21 1992-01-20 반도체 장치 및 그 제조방법
US07/822,721 US5248895A (en) 1991-01-21 1992-01-21 Semiconductor apparatus having resin encapsulated tab tape connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005238A JP2501246B2 (ja) 1991-01-21 1991-01-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH04236434A JPH04236434A (ja) 1992-08-25
JP2501246B2 true JP2501246B2 (ja) 1996-05-29

Family

ID=11605621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3005238A Expired - Lifetime JP2501246B2 (ja) 1991-01-21 1991-01-21 半導体装置

Country Status (3)

Country Link
US (1) US5248895A (ja)
JP (1) JP2501246B2 (ja)
KR (1) KR950006970B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US20030064542A1 (en) * 2001-10-02 2003-04-03 Corisis David J. Methods of packaging an integrated circuit
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US7753633B2 (en) * 2007-11-14 2010-07-13 Newfrey Llc Power seal bolt assembly
WO2018142864A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314560A (en) * 1976-07-26 1978-02-09 Mitsubishi Electric Corp Production of semiconductor device
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4459607A (en) * 1981-06-18 1984-07-10 Burroughs Corporation Tape automated wire bonded integrated circuit chip assembly
JPS6386530A (ja) * 1986-09-30 1988-04-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH02292836A (ja) * 1989-05-02 1990-12-04 Nippon Steel Corp Ｉｃチップ実装用フィルムキャリア

Also Published As

Publication number Publication date
JPH04236434A (ja) 1992-08-25
KR950006970B1 (ko) 1995-06-26
US5248895A (en) 1993-09-28
KR920015521A (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US4684975A (en) Molded semiconductor package having improved heat dissipation
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2501246B2 (ja) 半導体装置
US5796160A (en) Resin-sealed semiconductor device
JP2905609B2 (ja) 樹脂封止型半導体装置
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JPH05218129A (ja) 樹脂封止型半導体装置及びその製造方法
JPH03174749A (ja) 半導体装置
JPH08172145A (ja) 半導体装置及び放熱性部品
JP4207791B2 (ja) 半導体装置
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2713141B2 (ja) 半導体装置
JPH10200036A (ja) 集積回路用超ファインピッチリードフレーム
JPS62154769A (ja) 半導体装置
JPH1126643A (ja) 半導体装置
JP4015118B2 (ja) 半導体装置
JP2005175512A (ja) 半導体装置
JPH06216294A (ja) リードフレーム
JPH03109755A (ja) 樹脂封止型ｉｃ
JP2951221B2 (ja) 半導体装置
JPH08125051A (ja) 半導体装置
JP2577880B2 (ja) 半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15