JPH01220463A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01220463A
JPH01220463A JP4412088A JP4412088A JPH01220463A JP H01220463 A JPH01220463 A JP H01220463A JP 4412088 A JP4412088 A JP 4412088A JP 4412088 A JP4412088 A JP 4412088A JP H01220463 A JPH01220463 A JP H01220463A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
cracks
stress
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4412088A
Other languages
English (en)
Inventor
Kenzo Yoshimori
吉森 健三
Hiroshi Nakane
中根 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4412088A priority Critical patent/JPH01220463A/ja
Publication of JPH01220463A publication Critical patent/JPH01220463A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置に係り、さらに詳しくは、半導体チ
ップとリードフレームとをプラスチックで一体的に成型
してなる樹脂封止形の半導体装置に関するものである。
[従来の技術] 半導体装置は、周知のように集積回路が形成された半導
体チップのポンディングパッドと、これに対応したリー
ドフレームの各リードとを接続し、ついで各リードの先
端部を残して射出成型機等によりプラスチックで一体的
に成型する。そして成型されたプラスチック・パッケー
ジの外側において各リードを切断し、必要に応じてリー
ドを適宜折曲げて半導体装置を製造している。
第3図は例えば特公昭61−3100号公報に記載され
た従来の半導体装置の一例を示す斜視図である。
図において、3はリードフレーム2のダイパッド、4は
リードフーム2に設けた多数のリードで、ダイパッド3
の四辺に対向して等間隔に外方に向って配設されている
。5はダイパッド3の中央部に接着された半導体チップ
で、そのポンディングパッドとこれに対応するリード4
とは、それぞれワイヤ6により接続されている。
上記のようにしてリード4が接続された半導体チップ5
は、リード4の先端部を残してリードフレーム2と共に
、エポキシ樹脂の如きプラスチックにより一体的にモー
ルディングされてプラスチック・パッケージ7により封
止され、半導体装置1が構成される。
ところで、上記のような半導体装置1は、高集積化、高
機能化等の要請から、半導体チップ5の配線が微細化さ
れると共に、半導体チップ5そのものも大形化している
。特に最近では客先の仕様に応じて製造する分野が拡大
しており、高機能化によるI10ピンの増大に伴なって
半導体装置は益々多ピン化し、大形化する傾向にある。
このような多ビン形の半導体装置は、従来は一般にセラ
ミックによりパッケージしていたが、最近では低コスト
化のためプラスチックによるパッケージが大部分を占め
ており、プラスチ・ツク・ノくッケージ(以下樹脂パッ
ケージという)の良否が、製品の性能・信頼性を決定す
る上で大きなウェイトを占めている。
[発明が解決しようとする課題] プラスチック(主としてエポキシ樹脂)は、半導体チッ
プ(主としてSl)及びリードフレーム(主として42
AIIoy)と熱膨張係数が大きく相違しており、また
自然放置しておいても容易に吸湿する。
このようなことから、プラスチックによりパッケージす
る際、樹脂パッケージ7の成型後、常温まで冷える過程
で、第4図に矢印で示すように中心方向に集中するよう
な熱収縮応力が作用し、樹脂パッケージ7に歪を生じ、
半導体チップ5及びリードフレーム2と樹脂パッケージ
7との界面における密着性が低下する。また、プリント
基板等へ実装する際、樹脂パッケージ7がはんだ槽やリ
フロー等による250℃前後の高温下にさらされる過程
で、樹脂パッケージ7から吸湿された水分の気化・膨張
により、第5図に示すように、樹脂パッケージ7のダイ
パッド3や半導体チップ5の端面A、Bに接する部分に
内部応力が集中する。これらの現象は、半導体装置が大
形になるほど顕著である。
この結果、次のような問題が発生する。
(1)  樹脂パッケージ7の成型時に発生する熱収縮
応力、又はプリント基板等に実装する際に生ずる熱膨張
応力(これは第4図の矢印と反対方向に生ずる)等によ
り、半導体チップ、5の表面にパシベーションクラック
が発生し、また第5図に示す内部応力の集中部A、Bか
ら、樹脂パッケージ7にパッケージクラック8が発生す
る。
この結果、半導体装置の絶縁性が低下して信頼性を失な
うばかりでなく、各部の腐食を招来する。
(2)  歪の発生により半導体チップ5に設けた配線
が変形したり伸縮したりして特性が変化し、半導体装置
の機能が変ることがあり、ときとして断線することもあ
る。
(3)  歪の発生によりリード4が移動して位置精度
が低下し、プリント基板等の配線パターンへの自動接続
が困難になる。
上記のような問題に対して、低応力化、吸湿低減化、密
着力向上化等を目的としたパッケージ用のプラスチック
の開発が進められているが、半導体装置の大形化もあっ
て解決は中々困難である。
本発明は、上記のような問題を解決すべくなされたもの
で、歪やクラックが発生するおそれのない樹脂パッケー
ジを備えた半導体装置を得ることを目的としたものであ
る。
[課題を解決するための手段] 本発明は、上記の目的を達成するために、プラスチック
・パッケージの上下の・面の少なくとも一方の面に四部
を設けてなる半導体装置を提供するものである。
[作 用] プラスチック・パッケージの面に設けた四部により、成
型時に発生する熱収縮応力が細分化かつ分散され、歪の
発生を防止すると共に、ダイパッド及び半導体チップの
端部に集中する内部応力を低減する。また半導体装置を
プリント基板等に実装する際に生ずる熱膨張応力が細分
化かつ分散される。
これらにより、プラスチツク中パッケージと半導体チッ
プ及びリードフレームとの密着性が向上すると共に、パ
シベーションクラックやパッケージクラックの発生が防
止される。
[発明の実施例] 第1図(a)は本発明実施例の平面図、(b)はそのI
−1断面図である。なお、第3図に示した従来例と同−
又は相当部分には同じ符号を付し、説明を省略する。l
Oは樹脂パッケージ7の上下面に設けた方形で断面U字
状の溝で、この溝10は樹脂パッケージ7をモールディ
ングする際に、一体に成型される。
上記のように構成した本発明においては、樹脂パッケー
ジ7の成型時にその全面に発生していた熱収縮応力は、
第1図(b)に矢印で示すように溝IOによって細分化
されて分散するため、歪はほとんど発生せず、このため
半導体チップ5及びリードフレーム2と樹脂パッケージ
7との密着性が向上するとともに、半導体チップ5及び
ダイツク・ソド3の端部A、B付近に集中する内部応力
を低減することができる。
さらに、半導体装置1をプリント基板等に実装する際に
発生する熱膨張応力も、前記の熱収縮応力と同様に細分
化されかつ分散するので、前記内部応力の低減と相俟っ
て熱衝撃を与えても、ノくシベーションクラックやパッ
ケージクラックを生ずることがない。
実施例では、外径寸法2g+s+s X 28mm s
厚さ3.6mmの半導体装置1の樹脂パッケージ7の上
下面のほぼ中央部に、−辺の長さ18m、深さ1.2關
、幅lll1■で、断面U字状の方形溝10を設けた。
従来、樹脂パッケージ(7)を行なった段階で約0.1
%程度の歪が発生したが、上記のように構成した本発明
においては、歪はほとんど発生しなかった。
また、本発明に係る半導体装置と、従来の単層の樹脂パ
ッケージ7を有する半導体装置とを、温度85℃、湿度
85%の恒温槽に30時間入れて吸湿させ、ついで26
0℃に保ったはんだ槽に浸漬し、1分後に取出して冷却
する操作を数回繰返して熱衝撃試験を行なった。
上記試験の結果、従来の半導体装置はパシベーションク
ラック7が発生したが、本発明に係る半導体装置はパシ
ベーションクラックの発生は皆無であった。また、従来
の半導体装置は、恒温槽における吸湿率が0.25wt
%程度になると熱衝撃試験により多くのパッケージクラ
ックが発生したが、本発明の半導体装置は吸湿率が0.
35wt%程度になるまでは熱衝撃試験によってもパッ
ケージクラックは発生しなかった。
また、半導体装置は、半導体チップが大きくなるほど熱
収縮又は熱膨張による樹脂パッケージの変化量が大きく
なり、半導体チップ及びリードフレームと樹脂パッケー
ジとの密着度が低下し、パッケージクラックが発生し易
いので、この面から両者を比較したところ、外形寸法が
14os X 20mmの樹脂パッケージの半導体装置
の場合、従来の半導体装置は半導体チップ5の大きさが
3011II12程度でパッケージクラックが発生した
けれども、本発明に係る半導体装置においては、半導体
チップの大きさが100m+*2程度まではパッケージ
クラックが発生しなかった。
第2図は本発明の他の実施例を示す平面図で、(a)は
樹脂パッケージ7の上下面に円形の溝10aを設けたも
の、(b)は多角形の溝tabを設けたもの、(C)は
プラス形の溝10cを設けたもの、(d)は基盤目状の
溝10dを設けたものである。また(e)は方形の溝I
Oを二重に設けたもの、さらに(「)は溝の代りに多数
の半球状の窪み10「を設けたものであるが、本発明は
上記実施例の形状や数に限定するものではなく、要は発
生した熱収縮応力や熱膨張応力を細分化して分散し、ま
た半導体チップやダイパッドの端部に集中する内部応力
を低減する機能を有するものであればよい。なお、第1
図の実施例では、樹脂パッケージ7の上下面に断面U字
状の溝10を設けた場合を示したが、この断面形状はl
状、半球状、V字状等の形状にしてもよく、またその深
さ及び幅′も適宜変更することができる。
さらに、前記実施例では、樹脂パッケージ7の上下面に
同一形状の溝10〜10e又は窪みlOf’を設けた場
合を示したが、上面と下面とにより形状、深さ、幅を変
えてもよく、あるいは上下面のうち何れか一方の面のみ
に設けてもよい。
さらにまた、半導体チップ5及びリードフレ−ム2を方
形の樹脂パッケージ7で封止した半導体装置1に本発明
を実施だ場合について説明したが、円筒状その他の形状
に封止した樹脂パッケージにも本発明を実施することが
できる。
[発明の効果コ 以上の説明から明らかなように、本発明はプラスチック
からなる半導体装置のパッケージの少なくとも一方の面
に、溝、窪み等からなる四部を設けるようにしたので、
樹脂パッケージの成型時に発生する熱収縮応力、プリン
ト基板等に装着時に発生する熱膨張応力を細分化かつ分
散し、また半導体チップ及びダイパッドの端部に集中す
る内部応力を低減することができる。このため、樹脂パ
ッケージと半導体チップ及びリードフレームとの密着力
を向上させると共に、樹脂パッケージの歪及びバシベー
シンクラックやパッケージクラックの発生を防止でき、
高品質で信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
第1図(a)は本発明実施例の平面図、(b)はそのI
−1断面図、第2図(a)〜(r)はそれぞれ本発明の
他の実施例の平面図、第3図は従来の半導体装置の一例
の斜視図、第4図及び第5図はその状態図である。 1;半導体装置、2:リードフレーム、3:ダイパッド
、4:リード、5:半導体チップ、7:樹脂パッケージ
、lo〜lOe :溝、10f:窪み。

Claims (1)

  1. 【特許請求の範囲】  半導体チップとリードフレームのリードとを接続した
    のち、これらをプラスチックで一体的にパッケージして
    なる樹脂封止形の半導体装置において、 前記プラスチックからなるパッケージの上下の面の少な
    くとも一方の面に凹部を設けたことを特徴とする半導体
    装置。
JP4412088A 1988-02-29 1988-02-29 半導体装置 Pending JPH01220463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4412088A JPH01220463A (ja) 1988-02-29 1988-02-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4412088A JPH01220463A (ja) 1988-02-29 1988-02-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH01220463A true JPH01220463A (ja) 1989-09-04

Family

ID=12682745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4412088A Pending JPH01220463A (ja) 1988-02-29 1988-02-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH01220463A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195023A (en) * 1991-12-23 1993-03-16 At&T Bell Laboratories Integrated circuit package with strain relief grooves
EP0694966A1 (en) * 1994-07-29 1996-01-31 STMicroelectronics S.r.l. Package for an electronic semiconductor circuit
US7646089B2 (en) 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP2011022035A (ja) * 2009-07-16 2011-02-03 Asahi Kasei Electronics Co Ltd 磁気センサ
CN102157400A (zh) * 2011-01-30 2011-08-17 南通富士通微电子股份有限公司 高集成度晶圆扇出封装方法
CN102169879A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构
JP2012049199A (ja) * 2010-08-24 2012-03-08 Panasonic Electric Works Co Ltd 発光ユニット
US9324583B2 (en) 2011-01-30 2016-04-26 Nantong Fujitsu Microelectronics Co., Ltd. Packaging method
US9497862B2 (en) 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
WO2020237987A1 (zh) * 2019-05-27 2020-12-03 广东工业大学 一种降低扇出型封装翘曲的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195023A (en) * 1991-12-23 1993-03-16 At&T Bell Laboratories Integrated circuit package with strain relief grooves
EP0694966A1 (en) * 1994-07-29 1996-01-31 STMicroelectronics S.r.l. Package for an electronic semiconductor circuit
US7646089B2 (en) 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP2011022035A (ja) * 2009-07-16 2011-02-03 Asahi Kasei Electronics Co Ltd 磁気センサ
JP2012049199A (ja) * 2010-08-24 2012-03-08 Panasonic Electric Works Co Ltd 発光ユニット
CN102157400A (zh) * 2011-01-30 2011-08-17 南通富士通微电子股份有限公司 高集成度晶圆扇出封装方法
CN102169879A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构
US9324583B2 (en) 2011-01-30 2016-04-26 Nantong Fujitsu Microelectronics Co., Ltd. Packaging method
US9497862B2 (en) 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
WO2020237987A1 (zh) * 2019-05-27 2020-12-03 广东工业大学 一种降低扇出型封装翘曲的方法

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
US6340837B1 (en) Semiconductor device and method of fabricating the same
JPH01220463A (ja) 半導体装置
KR920008250B1 (ko) 수지밀봉형 반도체장치
JPH01220465A (ja) 半導体装置
US5969410A (en) Semiconductor IC device having chip support element and electrodes on the same surface
KR0122847B1 (ko) 집적회로 패키지의 휨현상 감소방법
JPH06132444A (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
KR200141125Y1 (ko) 리드프레임의 구조
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
KR200274505Y1 (ko) 반도체 리드프레임의 구조
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
JPH01206652A (ja) 半導体装置
JPS6147657A (ja) リ−ドフレ−ム
KR20020016126A (ko) Bga 패키지
KR950030209A (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
JPH04181761A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
KR19980016831U (ko) 반도체 패키지