JPH04181761A - リードフレームおよびそれを用いた半導体集積回路装置の製造方法 - Google Patents

リードフレームおよびそれを用いた半導体集積回路装置の製造方法

Info

Publication number
JPH04181761A
JPH04181761A JP31058590A JP31058590A JPH04181761A JP H04181761 A JPH04181761 A JP H04181761A JP 31058590 A JP31058590 A JP 31058590A JP 31058590 A JP31058590 A JP 31058590A JP H04181761 A JPH04181761 A JP H04181761A
Authority
JP
Japan
Prior art keywords
lead
leads
lead frame
frame
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31058590A
Other languages
English (en)
Inventor
Takayuki Okinaga
隆幸 沖永
Atsushi Honda
厚 本多
Hitoshi Horiuchi
整 堀内
Hiromichi Suzuki
博通 鈴木
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP31058590A priority Critical patent/JPH04181761A/ja
Publication of JPH04181761A publication Critical patent/JPH04181761A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームおよびそれを用いた半導体集
積回路装置の製造技術に関し、特に多ピンのLSIパッ
ケージに適用して有効な技術に関するものである。
〔従来の技術〕
コンピュータを始めとする各種電子機器の高機能化に伴
い、マイクロコンピュータやケ−)7L。
イなどの集積回路を形成した半導体チップを封止するL
SIパッケージの多ビン化が急速に進行している。
多ピン化に好適なLSJパッケージの代表的なものに、
Q F P (quad flat package)
がある。QFPは、パッケージ本体がら四方向にリード
を延在し、リードの先端部分(半田接合部)を外側に向
かって平坦にした表面実装形パッケージで、その詳細に
ついては、日本電子機械工業会(EIAJ)規格、IC
−74−4で規定されている。
〔発明が解決しようとする課題〕
現在、QFPのリードピッチは、最小のもので0.5■
程度であり、今後さらに0.3 M、0.15mmと微
細化されるものと予想されている。ところが、リードピ
ッチがこのように微細化されてくると、パッケージ本体
をモールドした後、リードフレームを切断する際に、タ
イバー(ダム)の切断が困難となり、これがリード曲が
りなとの不良を引き起こすことが本発明者の検討によっ
て明らかとなった。
本発明は上記した問題点に着目してなされたものであり
、その目的はLSIパッケージのリードピッチの微細化
を促進する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
本願の一発明は、リード同士を繋いているタイバーを廃
したリードフレーム構造とするものである。
〔作用〕
上記した手段によれば、リードフレームのタイバーを廃
することにより、パッケージ本体のモールド後のタイバ
ー切断工程か不要となるので、タイバー切断に伴うリー
ド曲がりなとの不良か解消される。
以下、実施例により本発明を説明する。
〔実施例〕
第1図に示す本実施例のリードフレーム1は、例えば表
面実装形LSIパッケージの一種であるQFPの組立て
に用いるものである。このリードフレーム1の中央部に
は、半導体チップを搭載する矩形のダイパッド(タブ)
2か配置されている。
上記ダイパッド2の外側には、複数本のリード3かダイ
パッド2の周囲を囲むように配置されている。また、ダ
イパッド2の四隅には、ダイパッド2を支持する吊りリ
ード4が架設されている。リード3は、パッケージ本体
の内部に封止される領域と外部に露出する領域との境界
となるモールドライン(M)の内側をインナーリード部
3a、外側をアウターリード部3bとそれぞれ称してお
り、上記アウターリード部3bのピッチは、例えば0゜
3■程度である。従来、QFP用のり一トフレームには
、上記リード3の中途部にリード3の支持とモールド時
における樹脂の溢出防止とを兼ねたタイバー(ダム)が
設けられているが、本実施例のリードフレームlは、こ
のタイバーを有していない。
リードフレーム】の最外周部は、外枠5および内枠6か
らなる。上記外枠5には、リードフレームlをモールド
金型の所定箇所に位置決めする際のガイドとなるガイド
孔7が設けられている。リードフレームlを構成する上
記ダイパッド2、リード3、吊りリード4、外枠5およ
び内枠6は、例えば4270イ、銅なとの導電材料から
なるフープ材をプレス加工して形成したもので、フープ
材の板厚は、150〜250μm程度である。リードフ
レーム1は上記した各部によって構成される単位フレー
ムを一方向に複数個連設してなる。
次に、上記リードフレーム1を用いたQFPの組立て方
法を説明する。
まず、常法に従ってリードフレーム1のダイパッド2上
に半導体チップを接着し、次いて上記半導体チップのポ
ンディングパッドとインナーリード部3aとの間にAu
、AIまたはCuなとの導電体からなるワイヤをボンデ
ィングした後、このリードフレームlをモールド金型に
装着してパッケージ本体を成形する。
第2図は、パッケージ本体成形後、モールド金型から取
り出された直後のリードフレームIを示している。
図中、8はエポキシ系樹脂なとの耐熱性合成樹脂からな
るノ(ツケージ本体である。上記パッケージ本体8の内
部には、半導体チップ、ダイパット2、インナーリード
部3aおよび吊りリード4の一部が封止されており、パ
ッケージ本体8の外部には、一端が外枠5または内枠6
に支持されたアウターリード部3bおよび吊りリード4
の一部が延在している。このリードフレームlは、リー
ド3の中途部にタイバーを設けていないので、パッケー
ジ本体8の外部に延在するアウターリード部3b同士の
隙間や、アウターリード部3bと吊りリード4との隙間
には、モールド金型の隙間から溢れ出た樹脂9かパッケ
ージ本体8と一体になったまま付着している。この樹脂
9は、リードフレーム1と同じ150〜250μm程度
の膜厚を有している。
次に、常法に従ってリードフレームlの不要箇所、すな
わちパッケージ本体8の外部に延在する吊すリード4の
一部や外枠5、内枠6をブレスて切断除去する。第3図
は、上記切断工程直後のQFPを示している。
次に、本実施例では、この状態てアウターリード部3b
にプローブを当接して電気試験を行い、その後、アウタ
ーリード部3bを所定の形状に成形してQFPを完成さ
せる。アウターリード部3bの隙間に付着した樹脂9は
、その膜厚が150〜250μm程度と極めて薄いため
、その殆どは上記アウターリード部3bの成形時に自然
に剥離して除去される。パッケージ本体8の周囲や、ア
ウターリード部3bの隙間に残留したパリ状の樹脂9は
、通常のパリ取り方法によって除去してもよいか、上記
樹脂9は、耐熱性合成樹脂からなる絶縁体であるため、
これを残したままQFPを基板に実装しても何ら支障は
ない。
このように、本実施例によれば、下記の効果を得ること
ができる。
(1)9  リードフレームのタイバーを廃することに
より、パッケージ本体のモールド後のタイバー切断工程
が不要となるので、タイバー切断に伴うリード曲がりな
どの不良を回避することができる。これにより、リード
ピッチを微細化することができるので、QFPの多ピン
化を促進することができる。
(2)3 アウターリード部の隙間に樹脂か付着した状
態で電気試験を行うことにより、アウターリード部が樹
脂で固定されているので、プローブ当接時のリード曲が
りを防止することができる。
(2)、アウターリード部の隙間に樹脂が付着した状態
でアウターリード部の成形を行うことにより、パッケー
ジ本体の成形後からアウターリード部の成形工程までの
各工程ではアウターリード部が樹脂で固定されているの
で、搬送時のリード曲がりを防止することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したか、本発明は前記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
すなわち、本発明はQFPに限定されるものではなく、
微細なリードピッチを有する樹脂封止形LSIパッケー
ジに広く適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
それぞれの一端を枠部で支持した複数本のリードがタイ
バーによって互いに支持されることなく延在しているリ
ードフレームを用いてパッケージ本体をモールドするこ
とにより、リードピッチ微細化の隘路となっていたモー
ルド後のタイバー切断工程が不要となるため、樹脂封止
形LSIパッケージの多ピン化を促進することができる
【図面の簡単な説明】
第1図は、本発明の一実施例であるリードフレームを示
す平面図、 第2図は、パッケージ本体成形後のリードフレームを示
す平面図、 第3図は、リードフレーム切断工程後の樹脂封止形LS
Iパッケージを示す平面図である。 1・・・リードフレーム、2・・・ダイパッド、3・・
・リード、3a・・ ・インナーリード部、3b・・・
アウターリード部、4・・・吊りリード、5・・・外枠
、6・・・内枠、7・・・ガイド孔、8・・・パッケー
ジ本体、9・・・樹脂、M・・・モールドライン。 代理人 弁理士 筒 井 大 和

Claims (1)

  1. 【特許請求の範囲】 1、それぞれの一端を枠部で支持した複数本のリードが
    タイバーによって互いに支持されることなく延在してい
    ることを特徴とするリードフレーム。 2、請求項1記載のリードフレームを用いてパッケージ
    本体をモールドすることを特徴とする半導体集積回路装
    置の製造方法。 3、パッケージ本体をモールドした後、リードフレーム
    の不要箇所を切断除去し、次いで前記パッケージの外部
    に溢出した樹脂を除去することなく、電気テストを行う
    ことを特徴とする請求項2記載の半導体集積回路装置の
    製造方法。 4、パッケージ本体をモールドした後、リードフレーム
    の不要箇所を切断除去し、次いで前記パッケージの外部
    に溢出した樹脂を除去することなく、リードの成形を行
    うことを特徴とする請求項2または3記載の半導体集積
    回路装置の製造方法。
JP31058590A 1990-11-16 1990-11-16 リードフレームおよびそれを用いた半導体集積回路装置の製造方法 Pending JPH04181761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31058590A JPH04181761A (ja) 1990-11-16 1990-11-16 リードフレームおよびそれを用いた半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31058590A JPH04181761A (ja) 1990-11-16 1990-11-16 リードフレームおよびそれを用いた半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04181761A true JPH04181761A (ja) 1992-06-29

Family

ID=18007016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31058590A Pending JPH04181761A (ja) 1990-11-16 1990-11-16 リードフレームおよびそれを用いた半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04181761A (ja)

Similar Documents

Publication Publication Date Title
JP3710633B2 (ja) 半導体集積回路装置
JP4917112B2 (ja) 半導体装置
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
JPH04181761A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JPH047865A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH07249707A (ja) 半導体パッケージ
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
KR0161617B1 (ko) 탭을 이용한 볼그리드어레이 패키지장치 및 그 패키지방법
JP2002164497A (ja) 半導体装置およびその製造方法
JP2004228264A (ja) リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法
JPH01209751A (ja) リードフレーム
JP2004200719A (ja) 半導体装置
JP2004172647A (ja) 半導体装置
JPH04254363A (ja) リードフレーム及びそれを用いた半導体集積回路装置
JPH05121474A (ja) 半導体チツプ封止方法
JPH08116013A (ja) リードフレームとこれを用いて組み立てられた半導体装置
JPH07176673A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH08213540A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JPH07307430A (ja) 半導体集積回路装置およびその製造方法
JPH0637240A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH04258142A (ja) 樹脂封止型半導体装置およびその製造法
JPH05102387A (ja) 半導体装置及びその製造方法
JPH0637232A (ja) リードフレームおよびこれを用いた半導体装置の製造方法