JPH04251967A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH04251967A JPH04251967A JP97591A JP97591A JPH04251967A JP H04251967 A JPH04251967 A JP H04251967A JP 97591 A JP97591 A JP 97591A JP 97591 A JP97591 A JP 97591A JP H04251967 A JPH04251967 A JP H04251967A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- sealing resin
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000007789 sealing Methods 0.000 title claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 238000000465 moulding Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 238000010292 electrical insulation Methods 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 238000005516 engineering process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
、特にリードフレームの表面加工に関する。
、特にリードフレームの表面加工に関する。
【０００２】
【従来の技術】リードフレームのアイランド部を廃止し
、リード（リードフレーム）を半導体素子搭載部下面ま
で延長し、半導体素子とリードの電気絶縁を行うために
２者の間にテープ等の電気絶縁物を設けた構造を持つ半
導体パッケージがある（特開平０１−１１４０５８号公
報参照）。
、リード（リードフレーム）を半導体素子搭載部下面ま
で延長し、半導体素子とリードの電気絶縁を行うために
２者の間にテープ等の電気絶縁物を設けた構造を持つ半
導体パッケージがある（特開平０１−１１４０５８号公
報参照）。
【０００３】このパッケージの特徴は、アイランド部を
廃止し、リードに半導体素子支持機能を持たせることに
より小型化できることおよび半導体素子下面に直接封止
樹脂が接している部分があるため密着性が向上し、それ
によりパッケージクラックが防止されることの２点であ
る。
廃止し、リードに半導体素子支持機能を持たせることに
より小型化できることおよび半導体素子下面に直接封止
樹脂が接している部分があるため密着性が向上し、それ
によりパッケージクラックが防止されることの２点であ
る。
【０００４】図２は、従来の半導体装置の断面図である
。リードフレーム１のインナーリード１ａ上に両面に接
着層を有するポリイミドフィルム等の絶縁テープ２が設
けられ、その上に半導体素子３が搭載されている。４は
ワイヤ、５は封止樹脂である。
。リードフレーム１のインナーリード１ａ上に両面に接
着層を有するポリイミドフィルム等の絶縁テープ２が設
けられ、その上に半導体素子３が搭載されている。４は
ワイヤ、５は封止樹脂である。
【０００５】
【発明が解決しようとする課題】ところでアイランド部
を廃止して、リードに半導体支持機能を持たせたことに
よる小型化を達成するためには、半導体素子とリードと
の間に電気絶縁用のテープを設けなければならず、パッ
ケージの厚さはこのテープの分だけ厚くなることになる
。また、パッケージの厚さを変えないものとするとテー
プの分だけ封止樹脂の厚さが薄くなり、クラックの発生
する可能性が高くなってしまう。また、テープを薄くす
ることも考えられるが技術的に限界がある。
を廃止して、リードに半導体支持機能を持たせたことに
よる小型化を達成するためには、半導体素子とリードと
の間に電気絶縁用のテープを設けなければならず、パッ
ケージの厚さはこのテープの分だけ厚くなることになる
。また、パッケージの厚さを変えないものとするとテー
プの分だけ封止樹脂の厚さが薄くなり、クラックの発生
する可能性が高くなってしまう。また、テープを薄くす
ることも考えられるが技術的に限界がある。
【０００６】さらに、最近の傾向として、小型化に加え
てパッケージの薄型化が要求されるようになってきてい
る。この場合、リード（リードフレーム）と封止樹脂と
の密着性についても、より高いものが要求される。従来
技術の場合、半導体素子と封止樹脂との密着性は良好で
あるが、半導体素子と比較して封止樹脂との密着性が悪
いリード（リードフレーム）に直接封止樹脂が接してい
ることは、パッケージのクラック発生を防止する意味か
ら欠点と言わざるを得ない。
てパッケージの薄型化が要求されるようになってきてい
る。この場合、リード（リードフレーム）と封止樹脂と
の密着性についても、より高いものが要求される。従来
技術の場合、半導体素子と封止樹脂との密着性は良好で
あるが、半導体素子と比較して封止樹脂との密着性が悪
いリード（リードフレーム）に直接封止樹脂が接してい
ることは、パッケージのクラック発生を防止する意味か
ら欠点と言わざるを得ない。
【０００７】本発明の目的は、前記した従来技術の欠点
を解消し、高信頼性のある薄型の樹脂封止型半導体装置
を提供することにある。
を解消し、高信頼性のある薄型の樹脂封止型半導体装置
を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、半導体素子と、この半導体素子を支
持する位置に延長配置したリードフレームと、このリー
ドフレームと前記半導体素子とを電気的にボンディング
するワイヤと、前記リードフレームの上面と前記素子の
下面とを電気的に絶縁する手段と、前記各部品をモール
ドする封止樹脂部とを備えてなる樹脂封止型半導体装置
において、前記絶縁手段は、前記封止樹脂部内の前記リ
ードフレームの前記ワイヤをボンディングする部分を除
く全面に被覆される前記封止樹脂との密着性の良い樹脂
であることを特徴とする樹脂封止型半導体装置が提供さ
れる。
に本発明によれば、半導体素子と、この半導体素子を支
持する位置に延長配置したリードフレームと、このリー
ドフレームと前記半導体素子とを電気的にボンディング
するワイヤと、前記リードフレームの上面と前記素子の
下面とを電気的に絶縁する手段と、前記各部品をモール
ドする封止樹脂部とを備えてなる樹脂封止型半導体装置
において、前記絶縁手段は、前記封止樹脂部内の前記リ
ードフレームの前記ワイヤをボンディングする部分を除
く全面に被覆される前記封止樹脂との密着性の良い樹脂
であることを特徴とする樹脂封止型半導体装置が提供さ
れる。
【０００９】以下に本発明をさらに詳細に説明する。
【００１０】図１は、本発明の半導体装置の一実施例を
示す断面図である。図１においてリードフレーム１は、
半導体チップ３塔載のための接着剤として作用し、封止
樹脂５との密着性が良好で、かつ電気絶縁性が高い樹脂
、例えばポリイミド樹脂、ポリエーテルアミドイミド等
の耐熱性、電気絶縁性、密着性の良いの絶縁樹脂７で被
覆されている。ただし、ボンディングエリア６は被覆せ
ず、またモールドエリア外も被覆しない。
示す断面図である。図１においてリードフレーム１は、
半導体チップ３塔載のための接着剤として作用し、封止
樹脂５との密着性が良好で、かつ電気絶縁性が高い樹脂
、例えばポリイミド樹脂、ポリエーテルアミドイミド等
の耐熱性、電気絶縁性、密着性の良いの絶縁樹脂７で被
覆されている。ただし、ボンディングエリア６は被覆せ
ず、またモールドエリア外も被覆しない。
【００１１】前記リードフレーム１を被覆している樹脂
７の厚さは、２０μｍ程度（５〜３０μｍ）である。
７の厚さは、２０μｍ程度（５〜３０μｍ）である。
【００１２】リードフレーム１への樹脂２の被覆方法と
しては、例えば、まずリードフレーム１のモールドエリ
ア外およびボンディングエリア６をマスキングし、次に
液状にした絶縁樹脂７の槽を通すことにより、電気絶縁
性の高い樹脂７を被覆することができる。
しては、例えば、まずリードフレーム１のモールドエリ
ア外およびボンディングエリア６をマスキングし、次に
液状にした絶縁樹脂７の槽を通すことにより、電気絶縁
性の高い樹脂７を被覆することができる。
【００１３】本発明に用いるリードフレーム１は、通常
タブ（アイランド）と呼ばれる半導体チップ搭載部を有
しておらず、リードフレーム１のインナーリード１ａの
先端部が半導体素子（チップ）３の周辺部と重なり合う
ことによりチップ３が固定される構造となっている。こ
れによって大きな寸法の半導体チップもパッケージの大
きさを変えずに搭載することができ、また逆にパッケー
ジの小型化も可能となる。
タブ（アイランド）と呼ばれる半導体チップ搭載部を有
しておらず、リードフレーム１のインナーリード１ａの
先端部が半導体素子（チップ）３の周辺部と重なり合う
ことによりチップ３が固定される構造となっている。こ
れによって大きな寸法の半導体チップもパッケージの大
きさを変えずに搭載することができ、また逆にパッケー
ジの小型化も可能となる。
【００１４】チップ３は、例えばシリコン（Ｓｉ）基板
上に集積回路を多層配線技術によって形成したものによ
る。そして、上記チップ３およびリードフレーム１は、
ワイヤ４によって電気的に接続され、樹脂封止材にて図
１の符号５で示す領域がモールドされる。例えば２８ピ
ンクラスのＳＯＪパッケージで、リードフレームは、例
えば４２Ｎｉ−Ｆｅ合金０．２ｍｍの厚さのものを挙げ
ることができる。
上に集積回路を多層配線技術によって形成したものによ
る。そして、上記チップ３およびリードフレーム１は、
ワイヤ４によって電気的に接続され、樹脂封止材にて図
１の符号５で示す領域がモールドされる。例えば２８ピ
ンクラスのＳＯＪパッケージで、リードフレームは、例
えば４２Ｎｉ−Ｆｅ合金０．２ｍｍの厚さのものを挙げ
ることができる。
【００１５】本発明では、リードフレーム１のモールド
エリア内（ボンディングエリア６を除く）に封止樹脂５
と密着性の良好な絶縁樹脂７を被覆することにより、従
来必要であった絶縁テープ２が必要でなくなり、パッケ
ージの薄型化が可能となった。また、リードフレーム１
と封止樹脂５との密着性が良くなることから従来問題と
なっていたクラック発生を防止することができる。
エリア内（ボンディングエリア６を除く）に封止樹脂５
と密着性の良好な絶縁樹脂７を被覆することにより、従
来必要であった絶縁テープ２が必要でなくなり、パッケ
ージの薄型化が可能となった。また、リードフレーム１
と封止樹脂５との密着性が良くなることから従来問題と
なっていたクラック発生を防止することができる。
【００１６】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
する。
【００１７】（実施例１）リードフレームとしてタブを
有しない４２Ｎｉ−Ｆｅ合金０．２ｍｍ厚さのものを用
い、図１に示すようにボンディングエリア６を除くモー
ルドエリア内の部分に絶縁樹脂として液状のポリイミド
樹脂を厚さ２０μｍで被覆したのち、Ｓｉ基板上に集積
回路を多層配線技術にて形成したチップ３をインナーリ
ード１ａ間に搭載し、常法によりワイヤボンディング、
樹脂封止を行った。
有しない４２Ｎｉ−Ｆｅ合金０．２ｍｍ厚さのものを用
い、図１に示すようにボンディングエリア６を除くモー
ルドエリア内の部分に絶縁樹脂として液状のポリイミド
樹脂を厚さ２０μｍで被覆したのち、Ｓｉ基板上に集積
回路を多層配線技術にて形成したチップ３をインナーリ
ード１ａ間に搭載し、常法によりワイヤボンディング、
樹脂封止を行った。
【００１８】この結果、厚さ０．１ｍｍだけパッケージ
の薄型化が達成され、−５５℃〜＋１５０℃の温度サイ
クル条件で５００回のテストの結果、クラックは発生し
なかった。
の薄型化が達成され、−５５℃〜＋１５０℃の温度サイ
クル条件で５００回のテストの結果、クラックは発生し
なかった。
【００１９】
【発明の効果】本発明は、以上説明したように構成され
ているので、リードフレームのモールドエリア内（ボン
ディングエリアを除く）に封止樹脂と密着性の良好な絶
縁樹脂を被覆することにより、必要であった絶縁テープ
がいらなくなり、パッケージの薄型化ができ、さらにリ
ードと封止樹脂が完全に密着され、パッケージクラック
の発生が防止できるという効果を奏する。
ているので、リードフレームのモールドエリア内（ボン
ディングエリアを除く）に封止樹脂と密着性の良好な絶
縁樹脂を被覆することにより、必要であった絶縁テープ
がいらなくなり、パッケージの薄型化ができ、さらにリ
ードと封止樹脂が完全に密着され、パッケージクラック
の発生が防止できるという効果を奏する。
【図１】本発明の半導体装置の一実施例を示す断図面で
ある。
ある。
【図２】従来の半導体装置の断図面である。
１ リードフレーム
１ａ インナーリード
２ 絶縁テープ
３ 半導体素子（チップ）
４ ワイヤ
５ 封止樹脂
６ ボンディングエリア
７ 絶縁樹脂
Claims (1)
- 【請求項１】 半導体素子と、この半導体素子を支持
する位置に延長配置したリードフレームと、このリード
フレームと前記半導体素子とを電気的にボンディングす
るワイヤと、前記リードフレームの上面と前記素子の下
面とを電気的に絶縁する手段と、前記各部品をモールド
する封止樹脂部とを備えてなる樹脂封止型半導体装置に
おいて、前記絶縁手段は、前記封止樹脂部内の前記リー
ドフレームの前記ワイヤをボンディングする部分を除く
全面に被覆される前記封止樹脂との密着性の良い樹脂で
あることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97591A JPH04251967A (ja) | 1991-01-09 | 1991-01-09 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97591A JPH04251967A (ja) | 1991-01-09 | 1991-01-09 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04251967A true JPH04251967A (ja) | 1992-09-08 |
Family
ID=11488619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP97591A Pending JPH04251967A (ja) | 1991-01-09 | 1991-01-09 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04251967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252228B1 (ko) * | 1997-05-13 | 2000-04-15 | 김규현 | 반도체 패키지 및 이것의 제조방법 |
| JP2009099709A (ja) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | 半導体装置 |
-
1991
- 1991-01-09 JP JP97591A patent/JPH04251967A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252228B1 (ko) * | 1997-05-13 | 2000-04-15 | 김규현 | 반도체 패키지 및 이것의 제조방법 |
| JP2009099709A (ja) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| JPH0750359A (ja) | 支持体から離脱可能なリードを有する半導体パッケージ | |
| KR19990037421A (ko) | 몰드 bga 형 반도체 장치 및 그 제조 방법 | |
| JPH041503B2 (ja) | ||
| JPH0794551A (ja) | 半導体装置 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH04251967A (ja) | 樹脂封止型半導体装置 | |
| EP0260360B1 (en) | Resin-sealed semiconductor device | |
| KR970007178B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPS63244747A (ja) | 樹脂封止型集積回路装置及びその製造方法 | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| KR20000003000A (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| JPH0469424B2 (ja) | ||
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| JPH01282844A (ja) | 樹脂封止型半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JPS635250Y2 (ja) | ||
| JPH04106941A (ja) | 樹脂封止型半導体装置 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JP2555519Y2 (ja) | 表面実装樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990615 |