JPS6167246A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS6167246A JPS6167246A JP59189144A JP18914484A JPS6167246A JP S6167246 A JPS6167246 A JP S6167246A JP 59189144 A JP59189144 A JP 59189144A JP 18914484 A JP18914484 A JP 18914484A JP S6167246 A JPS6167246 A JP S6167246A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- protection material
- resin
- polyurethane resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は混成集積回路に関し、とくにその回路保護材料
とその応用に関するものである。
とその応用に関するものである。
(従来技術)
混成集積回路に於て、現在、もっとも一般的な構造は外
装材料にエポキシ粉体塗装を用いたものである。この構
造〈関して、内包される回路には受動部品、能動部品、
(に端子、接続線等の溝造材が様々な形状で搭載されて
いる。このような混成集積回路を完成させるためには、
製造工種、及び使用環境の種々の条件により発生する湿
度及び熱的ストレスによって゛、搭載部品や回路基板等
が劣化しないように保珈しなければならない。この保護
材料として従来一般的に用いられてきたものは、シリコ
ン樹脂である。シリコン樹脂保護材料として観た場合、
電気的には安定であるという利点があるが、湿度環境(
弱く電子部品、特忙半導体チップ表面がアルミニウム電
極の場合は、電極の腐食をひきおこしゃすい。また、シ
リコン樹脂の密着性が弱いために、保護材料の外装とし
て用いられるエポキシ樹脂が熱的ストレスにより割れや
すいという現象をひきおこす。この傾向は電子部品の高
密度化、高信頼度化がますます要求される今後において
重要な問題となっている。
装材料にエポキシ粉体塗装を用いたものである。この構
造〈関して、内包される回路には受動部品、能動部品、
(に端子、接続線等の溝造材が様々な形状で搭載されて
いる。このような混成集積回路を完成させるためには、
製造工種、及び使用環境の種々の条件により発生する湿
度及び熱的ストレスによって゛、搭載部品や回路基板等
が劣化しないように保珈しなければならない。この保護
材料として従来一般的に用いられてきたものは、シリコ
ン樹脂である。シリコン樹脂保護材料として観た場合、
電気的には安定であるという利点があるが、湿度環境(
弱く電子部品、特忙半導体チップ表面がアルミニウム電
極の場合は、電極の腐食をひきおこしゃすい。また、シ
リコン樹脂の密着性が弱いために、保護材料の外装とし
て用いられるエポキシ樹脂が熱的ストレスにより割れや
すいという現象をひきおこす。この傾向は電子部品の高
密度化、高信頼度化がますます要求される今後において
重要な問題となっている。
(発明の目的)
本発明の目的は上記の不都合を解決する構成を提供する
ことにある。
ことにある。
(発明の構成)
本発明の構成は、従来、一般的に用いられていたシリコ
ン系樹脂による混成集積回路の中間保護をポリウレタン
系の樹脂によって行うものである。
ン系樹脂による混成集積回路の中間保護をポリウレタン
系の樹脂によって行うものである。
(発明の作用)
第1図に示すように混成集積回路の中間保護材料2は緩
衝剤としての効果として回路側に対しては、湿度及び熱
的ストレスよシ保護をしながらも適度の密着力を保つこ
とが必要であり、エポキシ樹脂等の外装材lに対しても
、混成集積回路全体としての機械的強度が保たれるよう
密清することが必要である。また半導体チップ5はシリ
コン樹脂3でプリコートされている。
衝剤としての効果として回路側に対しては、湿度及び熱
的ストレスよシ保護をしながらも適度の密着力を保つこ
とが必要であり、エポキシ樹脂等の外装材lに対しても
、混成集積回路全体としての機械的強度が保たれるよう
密清することが必要である。また半導体チップ5はシリ
コン樹脂3でプリコートされている。
(発明の効果)
本発明のポリウレタン系樹脂によると樹脂材料の性質か
ら吸湿性、水透過性、密着性がすぐれて゛ おり、また
、搭載部品として使用される高集積度IC素子に対して
も十分な不純物対策がなされたものである。
ら吸湿性、水透過性、密着性がすぐれて゛ おり、また
、搭載部品として使用される高集積度IC素子に対して
も十分な不純物対策がなされたものである。
本発明に於けるポリウレタン樹脂とは分子1個ち9少な
くとも二個以上のイソシアネート基を有するポリイン7
アネート化合物と分子1個当り少なくとも二個以上の活
性水素含有基を有する化合物即ちポリハイドロオキシ化
合物、ポリカルボン醸化合物、ポリオキシカルボン酸化
合物、ポリアミン化合物、ポリオキシアミン化合物、ポ
リアミド化合物などとの反応により得られる樹脂を意味
する。このポリウレタン樹脂は直鎖状構造であっても又
は三次元網状構造であってもよく、ニジストマーであれ
ばよい。
くとも二個以上のイソシアネート基を有するポリイン7
アネート化合物と分子1個当り少なくとも二個以上の活
性水素含有基を有する化合物即ちポリハイドロオキシ化
合物、ポリカルボン醸化合物、ポリオキシカルボン酸化
合物、ポリアミン化合物、ポリオキシアミン化合物、ポ
リアミド化合物などとの反応により得られる樹脂を意味
する。このポリウレタン樹脂は直鎖状構造であっても又
は三次元網状構造であってもよく、ニジストマーであれ
ばよい。
本発明の結果、湿度ストレスの耐性判断に用いられるプ
レッシャm−クツカー・テスト(P、C,T )に於て
クリコン系樹IIKよる中間保護材料の10倍以上の寿
命特性となり、また、熱的ストレスの耐性判断に用いら
れる湿度サイクル・テスト(T。
レッシャm−クツカー・テスト(P、C,T )に於て
クリコン系樹IIKよる中間保護材料の10倍以上の寿
命特性となり、また、熱的ストレスの耐性判断に用いら
れる湿度サイクル・テスト(T。
C)に於ても10倍以上の寿命特性が得られているO
(発明のまとめ)
混成集積回路の中間保護材料(緩衝剤)としては、シリ
コン系の樹脂が一般的であったが、信頼性品質の要求が
高まるにつれて湿度的、熱的な限界があることが判明し
た〇本発明によって、上記の欠陥に対して一応の対等が
行われるので、混成集積回路の利用範囲の拡大、信頼性
品質の向上が期待出来る。
コン系の樹脂が一般的であったが、信頼性品質の要求が
高まるにつれて湿度的、熱的な限界があることが判明し
た〇本発明によって、上記の欠陥に対して一応の対等が
行われるので、混成集積回路の利用範囲の拡大、信頼性
品質の向上が期待出来る。
第1図は本発明による混成集積回路の一実施例の製造を
示す概略断面図である。 1・・・・・・外装材料、2・・団・中間保護材料(緩
衝剤)、3・・・・・・半導体素子の保護材料、4・・
・・・・混゛成集積回路回路基板。 手続補正書(ヵ。
示す概略断面図である。 1・・・・・・外装材料、2・・団・中間保護材料(緩
衝剤)、3・・・・・・半導体素子の保護材料、4・・
・・・・混゛成集積回路回路基板。 手続補正書(ヵ。
Claims (1)
- 基板上に部品を投載して中間保護材料を介して外装し
た混成集積回路において、前記中間保護材料としてポリ
ウレタン系樹脂を用いることを特徴とする混成集積回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59189144A JPS6167246A (ja) | 1984-09-10 | 1984-09-10 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59189144A JPS6167246A (ja) | 1984-09-10 | 1984-09-10 | 混成集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6167246A true JPS6167246A (ja) | 1986-04-07 |
Family
ID=16236151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59189144A Pending JPS6167246A (ja) | 1984-09-10 | 1984-09-10 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6167246A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0321083A2 (en) * | 1987-12-16 | 1989-06-21 | Ford Motor Company Limited | Composite polymer/desiccant coatings for IC encapsulation |
US5379186A (en) * | 1993-07-06 | 1995-01-03 | Motorola, Inc. | Encapsulated electronic component having a heat diffusing layer |
JPH0778914A (ja) * | 1993-08-03 | 1995-03-20 | Internatl Business Mach Corp <Ibm> | 回路形成面のための保護コーティングを持ったチップ・キャリア |
WO1997020673A1 (fr) * | 1995-12-07 | 1997-06-12 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de produits electroniques enrobes de resine |
US6008681A (en) * | 1998-06-02 | 1999-12-28 | Conexant Systems, Inc. | Method and apparatus for deriving power from a clock signal coupled through a transformer |
WO2006014196A1 (en) * | 2004-07-02 | 2006-02-09 | Caterpillar Inc. | System and method for encapsulation and protection of components |
WO2009000889A1 (en) * | 2007-06-26 | 2008-12-31 | Nokia Corporation | Protecting a functional component and a protected functional component |
JP2010141158A (ja) * | 2008-12-12 | 2010-06-24 | Denso Corp | 電子装置 |
GB2563206A (en) * | 2017-06-02 | 2018-12-12 | Conti Temic Microelectronic Gmbh | Electronic arrangement and method for overmolding same |
-
1984
- 1984-09-10 JP JP59189144A patent/JPS6167246A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0321083A2 (en) * | 1987-12-16 | 1989-06-21 | Ford Motor Company Limited | Composite polymer/desiccant coatings for IC encapsulation |
US5379186A (en) * | 1993-07-06 | 1995-01-03 | Motorola, Inc. | Encapsulated electronic component having a heat diffusing layer |
JPH0778914A (ja) * | 1993-08-03 | 1995-03-20 | Internatl Business Mach Corp <Ibm> | 回路形成面のための保護コーティングを持ったチップ・キャリア |
WO1997020673A1 (fr) * | 1995-12-07 | 1997-06-12 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de produits electroniques enrobes de resine |
US6052893A (en) * | 1995-12-07 | 2000-04-25 | Matsushita Electric Industrial Co., Ltd. | Process for manufacturing a resin-encapsulated electronic product |
US6008681A (en) * | 1998-06-02 | 1999-12-28 | Conexant Systems, Inc. | Method and apparatus for deriving power from a clock signal coupled through a transformer |
WO2006014196A1 (en) * | 2004-07-02 | 2006-02-09 | Caterpillar Inc. | System and method for encapsulation and protection of components |
WO2009000889A1 (en) * | 2007-06-26 | 2008-12-31 | Nokia Corporation | Protecting a functional component and a protected functional component |
JP2010141158A (ja) * | 2008-12-12 | 2010-06-24 | Denso Corp | 電子装置 |
GB2563206A (en) * | 2017-06-02 | 2018-12-12 | Conti Temic Microelectronic Gmbh | Electronic arrangement and method for overmolding same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6077382A (en) | Mounting method of semiconductor chip | |
CN100365804C (zh) | 封装集成电路元件及其制造方法 | |
US8319319B2 (en) | Semiconductor package and mounting method thereof | |
US9953952B2 (en) | Semiconductor device having a sealant layer including carbon directly contact the chip and the carrier | |
US4888226A (en) | Silicone gel electronic device encapsulant | |
JPS6167246A (ja) | 混成集積回路装置 | |
KR100555860B1 (ko) | 접착제 및 밀봉제를 공 경화하여 전자 패키지를 제조하는 방법 | |
JPH05500733A (ja) | 印刷配線板複合構造体 | |
KR19990044804A (ko) | 이방성 응력 완충체 및 이를 사용한 반도체장치 | |
JPS6167247A (ja) | 混成集積回路 | |
Zhang et al. | Effectiveness of conformal coatings on a PBGA subjected to unbiased high humidity, high temperature tests | |
JPH0340458A (ja) | 半導体装置およびその製造方法 | |
JP2633285B2 (ja) | 車載用混成集積回路装置 | |
JPH0425142A (ja) | 半導体素子の実装方法 | |
JP2001267462A (ja) | 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法 | |
JPH0142356Y2 (ja) | ||
CN112264275B (zh) | 一种背撑膜及其生产工艺和应用 | |
US7041237B2 (en) | Adhesive and electric device | |
JP2001177236A (ja) | 高信頼性3層回路基板 | |
JP3398276B2 (ja) | ランドグリッドアレイ型パッケージの実装構造 | |
JPH01220465A (ja) | 半導体装置 | |
Suhir | Flip-chip solder joint interconnections and encapsulants in silicon-on-silicon MCM technology: thermally induced stresses and mechanical reliability | |
JP3765709B2 (ja) | 電子部品の放熱板用めっき付き金属板・条材の製造方法 | |
KR0163305B1 (ko) | 와이어 본딩 공정이 완료된 칩의 전기적 연결 부분을 보호하기 위한 보호 층 형성방법 | |
CN112479150A (zh) | 一种裸芯片组合封装结构 |