JPH0425142A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH0425142A JPH0425142A JP2130671A JP13067190A JPH0425142A JP H0425142 A JPH0425142 A JP H0425142A JP 2130671 A JP2130671 A JP 2130671A JP 13067190 A JP13067190 A JP 13067190A JP H0425142 A JPH0425142 A JP H0425142A
- Authority
- JP
- Japan
- Prior art keywords
- adherend
- film
- films
- circuit board
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000001179 sorption measurement Methods 0.000 claims abstract description 20
- 238000006053 organic reaction Methods 0.000 claims abstract 6
- 239000004065 semiconductor Substances 0.000 claims description 52
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 abstract description 19
- 230000035939 shock Effects 0.000 abstract description 2
- 238000007130 inorganic reaction Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 20
- 239000011347 resin Substances 0.000 description 19
- 229920005989 resin Polymers 0.000 description 19
- 239000002052 molecular layer Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 glass Chemical class 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 125000005647 linker group Chemical group 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Adhesives Or Adhesive Processes (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子の実装の分野、特に挟ピッチ、多端
子の電極を有する半導体素子の実装の分野に関するもの
である。
子の電極を有する半導体素子の実装の分野に関するもの
である。
従来の技術
挟ピッチ、多端子の電極を有する半導体素子をフェイス
ダウンで回路基板に直接実装する方法として、マイクロ
バンプボンディング実装技術（ＭＢＢ実装技術）がある
。この技術の１例を第４図に示した工程図により説明す
る。まず第４図（ａ）に示したように絶縁性基板２１に
導体配線２２を形成さぜた回路基板２３の導体配線２２
を有する面に光硬化性の絶縁性樹脂２４を塗布する。絶
縁性基板２１にはガラス等の光透過性基板を使い、導体
配線２２にはＡ ＩＮ Ａ ｕ等を用いる。光硬化性
の絶縁性樹脂２４にはエポキシ系やアクリル系の樹脂を
用いる。ついで第４図（ｂ）に示したように突起電極２
６を有する半導体素子２５を絶縁性樹脂２４の」二から
回路基板２３に搭載し、半導体素子２５の突起電極２６
と回路基板２３の導体配線２２とを位置合わせする。突
起電極２６はめっき等の方法によりＡｕを半導体素子２
５の上に予め形成しておく。次に第４図（Ｃ）に示した
ように加圧治具２８を用いて半導体素子２５と回路基板
２３を加圧する。この際、絶縁性樹脂２４は加圧により
周囲に押し出され、導体配線２２と突起電極２６は接触
し、電気的に接続する。この状態のまま回路基板２３の
裏面からＵＶ線を照射し、絶縁性樹脂２４を硬化させる
。硬化後は第４図（ｄ）に示すように加圧を除去しても
突起電極２６と導体配線２２とは絶縁性樹脂２４により
固定されており両者の電気的接続は保持される。また半
導体素子２５や回路基板２３の電極間は絶縁性樹脂２４
により充填されているので、高い絶縁性が得られる。
ダウンで回路基板に直接実装する方法として、マイクロ
バンプボンディング実装技術（ＭＢＢ実装技術）がある
。この技術の１例を第４図に示した工程図により説明す
る。まず第４図（ａ）に示したように絶縁性基板２１に
導体配線２２を形成さぜた回路基板２３の導体配線２２
を有する面に光硬化性の絶縁性樹脂２４を塗布する。絶
縁性基板２１にはガラス等の光透過性基板を使い、導体
配線２２にはＡ ＩＮ Ａ ｕ等を用いる。光硬化性
の絶縁性樹脂２４にはエポキシ系やアクリル系の樹脂を
用いる。ついで第４図（ｂ）に示したように突起電極２
６を有する半導体素子２５を絶縁性樹脂２４の」二から
回路基板２３に搭載し、半導体素子２５の突起電極２６
と回路基板２３の導体配線２２とを位置合わせする。突
起電極２６はめっき等の方法によりＡｕを半導体素子２
５の上に予め形成しておく。次に第４図（Ｃ）に示した
ように加圧治具２８を用いて半導体素子２５と回路基板
２３を加圧する。この際、絶縁性樹脂２４は加圧により
周囲に押し出され、導体配線２２と突起電極２６は接触
し、電気的に接続する。この状態のまま回路基板２３の
裏面からＵＶ線を照射し、絶縁性樹脂２４を硬化させる
。硬化後は第４図（ｄ）に示すように加圧を除去しても
突起電極２６と導体配線２２とは絶縁性樹脂２４により
固定されており両者の電気的接続は保持される。また半
導体素子２５や回路基板２３の電極間は絶縁性樹脂２４
により充填されているので、高い絶縁性が得られる。
発明が解決しようとする課題
しかしながら、前記のような方法で半導体素子を回路基
板に実装した場合、その実装に絶縁性樹脂を用いるため
に下記のような問題点がある。
板に実装した場合、その実装に絶縁性樹脂を用いるため
に下記のような問題点がある。
１）周囲温度が上昇したときに、半導体素子と回路基板
とを接続する絶縁性樹脂２４が熱により軟化して膨張し
、半導体素子と回路基板とのギャップが広がり、半導体
素子の突起電極と、回路基板の導体配線の電気的接続が
開いてしまう。
とを接続する絶縁性樹脂２４が熱により軟化して膨張し
、半導体素子と回路基板とのギャップが広がり、半導体
素子の突起電極と、回路基板の導体配線の電気的接続が
開いてしまう。
２）高温下で長時間放置した場合に、絶縁性樹脂２４の
硬化収縮が進行し、回路基板や半導体素子が歪んだり、
甚だしい場合には破壊したりする。
硬化収縮が進行し、回路基板や半導体素子が歪んだり、
甚だしい場合には破壊したりする。
また硬化収縮により絶縁性樹脂にクラックが生じた場合
には、電極間の絶縁性が低下する。
には、電極間の絶縁性が低下する。
３）高温下や高温高湿度下では絶縁性樹脂２４と半導体
素子や回路基板との接着性の低下により剥離が生じ易く
、半導体素子と回路基板の接続の信頼性が低下する。ま
た生じた剥離により電極間の絶縁性も低下する。
素子や回路基板との接着性の低下により剥離が生じ易く
、半導体素子と回路基板の接続の信頼性が低下する。ま
た生じた剥離により電極間の絶縁性も低下する。
４）熱サイクルがかかる状況では、絶縁性樹脂２４と、
半導体素子や回路基板との熱膨張係数の差により高い内
部応力が生じ、半導体素子や回路基板の破壊や、絶縁性
樹脂２４のクラックが生じ易い。
半導体素子や回路基板との熱膨張係数の差により高い内
部応力が生じ、半導体素子や回路基板の破壊や、絶縁性
樹脂２４のクラックが生じ易い。
本発明はかかる点に鑑み、高温下や高温高湿度下や熱サ
イクルがかかるような状況下においても、高い信頼性を
有する半導体素子の実装方法を提供することを目的とす
る。
イクルがかかるような状況下においても、高い信頼性を
有する半導体素子の実装方法を提供することを目的とす
る。
課題を解決するための手段
本発明は、表面に無機反応基を有する第１及び第２の被
着体表面に、それぞれ有機反応基を有する第１及び第２
の化学吸着膜を形成させ、前記第１の被着体と前記第２
の被着体を、前記第１及び第２の化学吸着膜を有する面
同志を向い合わせた状態で貼合わせ、前記第１及び第２
の化学吸着膜に光を照射し、前記第１の化学吸着膜の有
機反応基と前記第２の化学吸着膜の有機反応基を化学反
応させ、第１の被着体と第２の被着体とを接合する接着
体の製造方法を提供する。
着体表面に、それぞれ有機反応基を有する第１及び第２
の化学吸着膜を形成させ、前記第１の被着体と前記第２
の被着体を、前記第１及び第２の化学吸着膜を有する面
同志を向い合わせた状態で貼合わせ、前記第１及び第２
の化学吸着膜に光を照射し、前記第１の化学吸着膜の有
機反応基と前記第２の化学吸着膜の有機反応基を化学反
応させ、第１の被着体と第２の被着体とを接合する接着
体の製造方法を提供する。
そして、本発明は、電極を有する領域以外の表面に、有
機反応基を有する化学吸着膜を、それぞれあらかじめ形
成させておいた半導体素子等の電子部品と回路基板等と
を、化学吸着膜を形成させた面同志を向い合わせ、両者
の電極同志を位置合わせし、貼合わせた状態で、化学吸
着膜に光を照射し、電子部品の化学吸着膜の有機反応機
と回路基板等の化学吸着膜の有機反応基とを化学反応さ
せ、電子部品と回路基板等を接合し、両者の電極を接触
により電気的に接続させるといった方法による電子部品
の接続方法を提供する。
機反応基を有する化学吸着膜を、それぞれあらかじめ形
成させておいた半導体素子等の電子部品と回路基板等と
を、化学吸着膜を形成させた面同志を向い合わせ、両者
の電極同志を位置合わせし、貼合わせた状態で、化学吸
着膜に光を照射し、電子部品の化学吸着膜の有機反応機
と回路基板等の化学吸着膜の有機反応基とを化学反応さ
せ、電子部品と回路基板等を接合し、両者の電極を接触
により電気的に接続させるといった方法による電子部品
の接続方法を提供する。
作用
本発明は前記したような方法によって半導体素子を実装
することにより、半導体素子と回路基板との間に、絶縁
性樹脂を介するこ七なく、代わりに非常に緻密な構造を
有し、熱的にも安定で、優れた耐熱性や耐湿性及び耐熱
衝撃性を有する化学吸着膜を介した構造で実装体が形成
されるため、実装体の信頼性を 飛躍的に向上させることができる。
することにより、半導体素子と回路基板との間に、絶縁
性樹脂を介するこ七なく、代わりに非常に緻密な構造を
有し、熱的にも安定で、優れた耐熱性や耐湿性及び耐熱
衝撃性を有する化学吸着膜を介した構造で実装体が形成
されるため、実装体の信頼性を 飛躍的に向上させることができる。
実施例
本発明の１実施例を第１図に示した工程図を用いて説明
する。まず絶縁性基板１に導体配線２を形成させた回路
基板３の導体配線２を有する領域以外の領域に、その表
面に有機反応基を並べた第１の化学吸着膜４を形成させ
る。絶縁性基板１には、ガラス等の光透過性を有する無
機化合物の基板を使い、導体配線２にはＡｕを用いる。
する。まず絶縁性基板１に導体配線２を形成させた回路
基板３の導体配線２を有する領域以外の領域に、その表
面に有機反応基を並べた第１の化学吸着膜４を形成させ
る。絶縁性基板１には、ガラス等の光透過性を有する無
機化合物の基板を使い、導体配線２にはＡｕを用いる。
基板１への化学吸着膜４の形成方法の１例を第２図に示
した。まず第２図（ａ）に示したように、基板１の表面
を洗浄、エツチングし、基板１の表面を完全に館山させ
る。ついで第２図（ｂ）に示したように、その表面をＵ
Ｖアッシャ−プラズマ、熱処理、Ｃｒ酸混液によるエツ
チング等の方法を用いて酸化し、基板１の表面に無機反
応基とじて−ＯＨを形成させる。ついて化学吸着膜を基
板表面に形成させるための溶液を調合する。化学吸着膜
を形成させる分子としては、例えばＸ−（ＣＨ２）。
した。まず第２図（ａ）に示したように、基板１の表面
を洗浄、エツチングし、基板１の表面を完全に館山させ
る。ついで第２図（ｂ）に示したように、その表面をＵ
Ｖアッシャ−プラズマ、熱処理、Ｃｒ酸混液によるエツ
チング等の方法を用いて酸化し、基板１の表面に無機反
応基とじて−ＯＨを形成させる。ついて化学吸着膜を基
板表面に形成させるための溶液を調合する。化学吸着膜
を形成させる分子としては、例えばＸ−（ＣＨ２）。
Ｙのように、その両端に無機反応基Ｘと有機反応基Ｙと
をそれぞれ有した直鎖状分子（以後分子Ａとする。）を
用いる。分子への有機反応基Ｙとしては紫外線に対して
反応性を持つ−Ｃ＝Ｃ基等のものを用いる。また無機反
応基Ｘとしては一８ｉＣ１３基、 Ｔ ｉ ＣＩ ３
基等ノーＯｆ（基と反応性を有するものを用いる。これ
を溶媒に１： ９９の比率で混合し溶液を調合する。溶
媒としてはメタツル、イソプロピルアルコール等のもの
を用いる。
をそれぞれ有した直鎖状分子（以後分子Ａとする。）を
用いる。分子への有機反応基Ｙとしては紫外線に対して
反応性を持つ−Ｃ＝Ｃ基等のものを用いる。また無機反
応基Ｘとしては一８ｉＣ１３基、 Ｔ ｉ ＣＩ ３
基等ノーＯｆ（基と反応性を有するものを用いる。これ
を溶媒に１： ９９の比率で混合し溶液を調合する。溶
媒としてはメタツル、イソプロピルアルコール等のもの
を用いる。
この溶液中に基板１を浸漬させると、基板表面に形成さ
せた無機反応基と、溶液中に混合しておいた分子Ａの無
機反応基とが化学反応し、第２図（Ｃ）に示したように
、基板表面に分子Ａが均一に単分子で並んだ化学吸着膜
４が形成される。この際、単分子膜である膜４の表面に
は分子Ａの有機反応基Ｙが均一に並んだ状態となる。つ
いで基板１を溶液から引き」二げ、Ｎ２ブロー等の方法
により基板１を乾燥し溶媒を揮発させる。次に第２図（
ｄ）に示したようにして基板１を熱処理し、基板表面に
吸着している分子間にに化学結合をおこさせ、化学吸着
膜の結合を強固にする。
せた無機反応基と、溶液中に混合しておいた分子Ａの無
機反応基とが化学反応し、第２図（Ｃ）に示したように
、基板表面に分子Ａが均一に単分子で並んだ化学吸着膜
４が形成される。この際、単分子膜である膜４の表面に
は分子Ａの有機反応基Ｙが均一に並んだ状態となる。つ
いで基板１を溶液から引き」二げ、Ｎ２ブロー等の方法
により基板１を乾燥し溶媒を揮発させる。次に第２図（
ｄ）に示したようにして基板１を熱処理し、基板表面に
吸着している分子間にに化学結合をおこさせ、化学吸着
膜の結合を強固にする。
以」二のようなプロセスを用いることにより、回路基板
３の表面の膜として、均一な単分子膜で有機結合基を表
面に有する第１の化学吸着膜４を、非常に簡略に形成す
ることができる。但し、回路基板３に化学吸着膜を形成
する場合は、化学吸着膜は無機反応基を有する面にしか
吸着されないので、表面がＡｕである導体配線２上には
第１の化学吸着膜４は形成されず、無機反応基を持つ絶
縁性基板１の表面にのみ形成される。また、この際、回
路基板３に吸着させる第１の化学吸着膜４の膜厚は、回
路基板３の導体配線２の厚みより厚く調節する。
３の表面の膜として、均一な単分子膜で有機結合基を表
面に有する第１の化学吸着膜４を、非常に簡略に形成す
ることができる。但し、回路基板３に化学吸着膜を形成
する場合は、化学吸着膜は無機反応基を有する面にしか
吸着されないので、表面がＡｕである導体配線２上には
第１の化学吸着膜４は形成されず、無機反応基を持つ絶
縁性基板１の表面にのみ形成される。また、この際、回
路基板３に吸着させる第１の化学吸着膜４の膜厚は、回
路基板３の導体配線２の厚みより厚く調節する。
ついて突起電極６を形成させた半導体素子５の突起電極
６を有する領域以外の領域にも、その表面に有機反応基
を並べた第２の化学吸着膜７を形成させる。半導体素子
５は通常、突起電極６の存在する領域以外の領域に、パ
ッシベーション膜として５ｉａＮ４膜や５１０２膜を形
成させているので、突起電極６にＡｕを用いれば回路基
板３と全く同じようにして、突起電極６の存在する領域
以外の領域にのみ、有機反応基をその表面に並べた第２
の化学吸着膜７を簡単に形成できる。第２の化学吸着膜
７の半導体素子５への吸着は、半導体素子５がウェハー
状態のときに、まとめてそのまま吸着させてから、ダイ
シングを行えば手間を省略することができる。ついで第
１図（１））に示したように半導体素子５を回路基板３
に搭載し、半導体素子５の突起電極６と回路基板３の導
体配線２とを位置合わせする。
６を有する領域以外の領域にも、その表面に有機反応基
を並べた第２の化学吸着膜７を形成させる。半導体素子
５は通常、突起電極６の存在する領域以外の領域に、パ
ッシベーション膜として５ｉａＮ４膜や５１０２膜を形
成させているので、突起電極６にＡｕを用いれば回路基
板３と全く同じようにして、突起電極６の存在する領域
以外の領域にのみ、有機反応基をその表面に並べた第２
の化学吸着膜７を簡単に形成できる。第２の化学吸着膜
７の半導体素子５への吸着は、半導体素子５がウェハー
状態のときに、まとめてそのまま吸着させてから、ダイ
シングを行えば手間を省略することができる。ついで第
１図（１））に示したように半導体素子５を回路基板３
に搭載し、半導体素子５の突起電極６と回路基板３の導
体配線２とを位置合わせする。
次に第１図（Ｃ）に示したように加圧治具８を用いて半
導体素子５と回路基板３を加圧し、導体配線２と突起電
極６は接触させ電気的に接続させる。このとき、突起電
極６は加圧により変形し、第１の化学吸着膜４と第２の
化学吸着膜７とは接触する。また、半導体素子５の表面
には配線等にＯ より１μｍ程度の段差があるが、化学吸着膜は有機成で
あるので、加圧により変形し、段差を吸収し、第１の化
学吸着膜４と第２の化学吸着膜７とは完全に密着した状
態となる。この状態のまま回路基板３の裏面からＵＶ線
を第１及び第２の化学吸着膜４．７に照射する。ＵＶ線
の照射により第１の化学吸着膜４の有機反応基と第２の
化学吸着膜７の有機反応基とは化学反応をおこし一体化
し、有機分子層９となる。これにより半導体素子５と回
路基板３とは間に有機付干潮９を挟んだ形て化学結合し
て完全に一体化する。
導体素子５と回路基板３を加圧し、導体配線２と突起電
極６は接触させ電気的に接続させる。このとき、突起電
極６は加圧により変形し、第１の化学吸着膜４と第２の
化学吸着膜７とは接触する。また、半導体素子５の表面
には配線等にＯ より１μｍ程度の段差があるが、化学吸着膜は有機成で
あるので、加圧により変形し、段差を吸収し、第１の化
学吸着膜４と第２の化学吸着膜７とは完全に密着した状
態となる。この状態のまま回路基板３の裏面からＵＶ線
を第１及び第２の化学吸着膜４．７に照射する。ＵＶ線
の照射により第１の化学吸着膜４の有機反応基と第２の
化学吸着膜７の有機反応基とは化学反応をおこし一体化
し、有機分子層９となる。これにより半導体素子５と回
路基板３とは間に有機付干潮９を挟んだ形て化学結合し
て完全に一体化する。
化学吸着膜が一体化した後は、第１図（ｄ）に示すよう
に加圧を除去しても突起電極６と導体配線２とは有機分
子層９により固定されており両者の電気的接続は保持さ
れる。半導体素子５と回路基板３とをつなぐ有機付干潮
９は、有機分子が非常に緻密に縦方向に配列した秩序だ
った構造で分子層が形成されているので、耐熱性が高く
、高温下でも軟化することが無く、従って熱膨張係数も
低く、突起電極６と導体配線２との接続の信頼性＋＋ は絶縁性樹脂を介した場合の接続の信頼性に比べてはる
かに高い。また半導体素子５や回路基板３の電極間や導
体配線間は有機分子層９が形成されているので、高い絶
縁性が得られる。
に加圧を除去しても突起電極６と導体配線２とは有機分
子層９により固定されており両者の電気的接続は保持さ
れる。半導体素子５と回路基板３とをつなぐ有機付干潮
９は、有機分子が非常に緻密に縦方向に配列した秩序だ
った構造で分子層が形成されているので、耐熱性が高く
、高温下でも軟化することが無く、従って熱膨張係数も
低く、突起電極６と導体配線２との接続の信頼性＋＋ は絶縁性樹脂を介した場合の接続の信頼性に比べてはる
かに高い。また半導体素子５や回路基板３の電極間や導
体配線間は有機分子層９が形成されているので、高い絶
縁性が得られる。
なお」１記の実施例では半導体素子や回路基板に化学吸
着させる分子層は１層のみであったが、半導体素子の電
極や回路基板の導体配線の厚みが厚い場合は、直鎖状て
両端に有機反応基を持つ分子（以後分子Ｂ＆する。）を
化学吸着膜に積層させて化学吸着膜の膜厚を厚くしてや
ればよい。分子Ｂを化学吸着膜に積層するには、分子Ｂ
を減圧下で加熱し気層とし、その気層中に化学吸着膜を
形成させた基板を入れ、ＵＶ線を照射し化学吸着膜表面
の有機反応基と分子Ｂの有機反応基を化学反応させれば
よい。分子Ｂは両端に有機反応基を有しているため分子
Ｂを積層させた後でも化学吸着膜は表面に有機反応基を
有しており、原理的には表面に有機反応基を残したまま
無数に化学吸着膜を積層できる。
着させる分子層は１層のみであったが、半導体素子の電
極や回路基板の導体配線の厚みが厚い場合は、直鎖状て
両端に有機反応基を持つ分子（以後分子Ｂ＆する。）を
化学吸着膜に積層させて化学吸着膜の膜厚を厚くしてや
ればよい。分子Ｂを化学吸着膜に積層するには、分子Ｂ
を減圧下で加熱し気層とし、その気層中に化学吸着膜を
形成させた基板を入れ、ＵＶ線を照射し化学吸着膜表面
の有機反応基と分子Ｂの有機反応基を化学反応させれば
よい。分子Ｂは両端に有機反応基を有しているため分子
Ｂを積層させた後でも化学吸着膜は表面に有機反応基を
有しており、原理的には表面に有機反応基を残したまま
無数に化学吸着膜を積層できる。
今回は半導体素子の実装の分野での応用について述べた
が、本発明の技術は半導体素子の実装に限らず、無機反
応基を有する被着面にもつ電子部品の実装や、レンズや
ガラス等の他の分野の無機被着体同志の接着、接続にも
用いることができ、幅広い分野への応用が期待できる。
が、本発明の技術は半導体素子の実装に限らず、無機反
応基を有する被着面にもつ電子部品の実装や、レンズや
ガラス等の他の分野の無機被着体同志の接着、接続にも
用いることができ、幅広い分野への応用が期待できる。
発明の効果
以」二説明したように、本発明によれば、たとえば半導
体素子の実装に用いた場合、下記のような効果があり極
めて実用的である。
体素子の実装に用いた場合、下記のような効果があり極
めて実用的である。
１）半導体素子と回路基板とをつなぐ化学吸着膜は、有
機分子が非常に緻密に縦方向に配列した秩序だった構造
で分子層が形成されているので、絶縁性樹脂に比べて耐
熱性が高く、高温下でも軟化することか無く、また熱膨
張係数も低いため、高温下でも半導体素子と回路基板の
ギャップは開かないので、絶縁性樹脂による接続に比べ
てはるかに高い信頼性で半導体素子を回路基板に接続す
ることができる。
機分子が非常に緻密に縦方向に配列した秩序だった構造
で分子層が形成されているので、絶縁性樹脂に比べて耐
熱性が高く、高温下でも軟化することか無く、また熱膨
張係数も低いため、高温下でも半導体素子と回路基板の
ギャップは開かないので、絶縁性樹脂による接続に比べ
てはるかに高い信頼性で半導体素子を回路基板に接続す
ることができる。
２）半導体素子と回路基板の接続が無加熱で行え、また
化学吸着膜の吸着の際も、比較的低温で吸着できるので
、実装の際に半導体素子や回路基板に熱的ダメージを与
えない。
化学吸着膜の吸着の際も、比較的低温で吸着できるので
、実装の際に半導体素子や回路基板に熱的ダメージを与
えない。
３）半導体素子と回路基板をつなぐ化学吸着膜は、直鎖
状の有機分子が縦方向に配列した構造で、横方向に結合
の手を持たないため、接着性を」−げるために多くの結
合の手をランダム有する絶縁性樹脂と異なり、高温下で
放置しても硬化収縮しないので高温下で放置しても残留
応力が発生せず半導体素子や回路基板が沿ったり破壊し
たりすることが無い。
状の有機分子が縦方向に配列した構造で、横方向に結合
の手を持たないため、接着性を」−げるために多くの結
合の手をランダム有する絶縁性樹脂と異なり、高温下で
放置しても硬化収縮しないので高温下で放置しても残留
応力が発生せず半導体素子や回路基板が沿ったり破壊し
たりすることが無い。
４）半導体素子や回路基板と化学吸着膜が化学結合によ
り接合しているため、高温下や高温高温でも半導体素子
や回路基板と化学吸着膜との界面の接続は保たれ、剥離
は発生ぜず、高い接続信頼性が得られる。
り接合しているため、高温下や高温高温でも半導体素子
や回路基板と化学吸着膜との界面の接続は保たれ、剥離
は発生ぜず、高い接続信頼性が得られる。
５）半導体素子の電極間や回路基板の導体配線間に絶縁
性の高い化学吸着膜か形成されているので電極間や導体
配線間に高い絶縁性が得られる。
性の高い化学吸着膜か形成されているので電極間や導体
配線間に高い絶縁性が得られる。
６）化学吸着膜は予め半導体素子や回路基板にまとめて
吸着しておくことができるので、半導体素子の回路基板
への実装時には加圧してＵＶ線を照射するたｌ−１でよ
いので、非常に高速に実装することができ、しかも工程
数も削減てきるので実装コストを大きく削減できる。
吸着しておくことができるので、半導体素子の回路基板
への実装時には加圧してＵＶ線を照射するたｌ−１でよ
いので、非常に高速に実装することができ、しかも工程
数も削減てきるので実装コストを大きく削減できる。
第１図は本発明の１実施例における半導体装置の実装方
法の工程断面図、第２図は化学吸着膜の形成方法の１実
施例の工程断面図、第３図は従来の半導体装置の製造方
法の実装例の工程断面図である。 １．２１・・・絶縁性基板、２．２２・・・導体配線、
３．２３・・・回路基板、４・・・第１の化学吸着膜、
５．２５・・・半導体素子、６．２６・・・突起電極、
７・・・第２の化学吸着膜、８．２８・・・加圧治具、
９・・・有機分子層、１１・・・基板。 代理人の氏名 弁理士 栗野重孝 ほか１名凶 第 図 ２５−一一手 導 イ１＼ １１ 戸３：ｚ６− 努起
電堤 ２Ｂ−−カロ アＥ シ臼 呉
法の工程断面図、第２図は化学吸着膜の形成方法の１実
施例の工程断面図、第３図は従来の半導体装置の製造方
法の実装例の工程断面図である。 １．２１・・・絶縁性基板、２．２２・・・導体配線、
３．２３・・・回路基板、４・・・第１の化学吸着膜、
５．２５・・・半導体素子、６．２６・・・突起電極、
７・・・第２の化学吸着膜、８．２８・・・加圧治具、
９・・・有機分子層、１１・・・基板。 代理人の氏名 弁理士 栗野重孝 ほか１名凶 第 図 ２５−一一手 導 イ１＼ １１ 戸３：ｚ６− 努起
電堤 ２Ｂ−−カロ アＥ シ臼 呉
Claims (3)
- （１）表面に無機反応基を有する第１及び第２の被着体
表面に、それぞれ有機反応基を有する第１及び第２の化
学吸着膜を形成させ、前記第１の被着体と前記第２の被
着体を、前記第１及び第２の化学吸着膜を有する面同志
を向い合わせた状態で貼合わせ、前記第１及び第２の化
学吸着膜に光を照射し、前記第１の化学吸着膜の有機反
応基と前記第２の化学吸着膜の有機反応基を化学反応さ
せ、第１の被着体と第２の被着体とを接合することを特
徴とする接着体の製造方法。 - （２）第１の電極を有する第１の被着体の前記第１の電
極を有する領域以外の表面、及び第２の電極を有する第
２の被着体の前記第２の電極を有する領域以外の表面に
、それぞれ有機反応基を有する第１及び第２の化学吸着
膜を形成させ、ついで前記第１の被着体と前記第２の被
着体を、前記第１及び第２の化学吸着膜を有する面同志
を向い合わせ、両者の電極同志を位置合わせし、貼合わ
せ状態で、前記第１及び第２の化学吸着膜に光を照射し
、前記第１の化学吸着膜の有機反応基と前記第２の化学
吸着膜の有機反応基を化学反応させ、第１の被着体と第
２の被着体とを接合し、両者の電極を接触により電気的
に接続することを特徴とした電子部品の接続方法。 - （３）第１の被着体が半導体素子で第２の被着体が回路
基板であることを特徴とした特許請求の範囲第２項に記
載の電子部品の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130671A JP2797650B2 (ja) | 1990-05-21 | 1990-05-21 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130671A JP2797650B2 (ja) | 1990-05-21 | 1990-05-21 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425142A true JPH0425142A (ja) | 1992-01-28 |
| JP2797650B2 JP2797650B2 (ja) | 1998-09-17 |
Family
ID=15039834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130671A Expired - Fee Related JP2797650B2 (ja) | 1990-05-21 | 1990-05-21 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797650B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007161912A (ja) * | 2005-12-15 | 2007-06-28 | Kagawa Univ | 接着方法とそれを用いて製作したバイオケミカルチップと光学部品 |
| JP2007161913A (ja) * | 2005-12-15 | 2007-06-28 | Kagawa Univ | 接着方法とそれを用いたバイオケミカルチップと光学部品 |
| JP2008297411A (ja) * | 2007-05-30 | 2008-12-11 | Kagawa Univ | 接着方法並びにそれを用いて作製したバイオケミカルチップ及び光学部品 |
| WO2008152744A1 (en) * | 2007-06-15 | 2008-12-18 | Kazufumi Ogawa | Bonding method, and biochemical chip and optical part produced using the method |
| WO2008152743A1 (en) * | 2007-06-15 | 2008-12-18 | Kazufumi Ogawa | Bonding method, and biochemical chip and optical part produced using the method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019057572A (ja) | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | 金属配線の形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212277A (en) * | 1981-06-16 | 1982-12-27 | Dentsply Int Inc | Vitrifiable adhesion |
-
1990
- 1990-05-21 JP JP2130671A patent/JP2797650B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212277A (en) * | 1981-06-16 | 1982-12-27 | Dentsply Int Inc | Vitrifiable adhesion |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007161912A (ja) * | 2005-12-15 | 2007-06-28 | Kagawa Univ | 接着方法とそれを用いて製作したバイオケミカルチップと光学部品 |
| JP2007161913A (ja) * | 2005-12-15 | 2007-06-28 | Kagawa Univ | 接着方法とそれを用いたバイオケミカルチップと光学部品 |
| JP2008297411A (ja) * | 2007-05-30 | 2008-12-11 | Kagawa Univ | 接着方法並びにそれを用いて作製したバイオケミカルチップ及び光学部品 |
| WO2008152744A1 (en) * | 2007-06-15 | 2008-12-18 | Kazufumi Ogawa | Bonding method, and biochemical chip and optical part produced using the method |
| WO2008152743A1 (en) * | 2007-06-15 | 2008-12-18 | Kazufumi Ogawa | Bonding method, and biochemical chip and optical part produced using the method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797650B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391397A (en) | Method of adhesion to a polyimide surface by formation of covalent bonds | |
| US7037756B1 (en) | Stacked microelectronic devices and methods of fabricating same | |
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| JPS644358B2 (ja) | ||
| US20100163172A1 (en) | Method for manufacturing wiring board with built-in component | |
| JPH05243231A (ja) | 電子部品実装接続体およびその製造方法 | |
| KR100555860B1 (ko) | 접착제 및 밀봉제를 공 경화하여 전자 패키지를 제조하는 방법 | |
| US5848465A (en) | Method for fabrication of probe | |
| US8872335B2 (en) | Electronic device and method of manufacturing same | |
| JPH10224010A (ja) | 回路ボード・アセンブリの製造方法 | |
| JPH0425142A (ja) | 半導体素子の実装方法 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| EP0114106A2 (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| KR970067732A (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH05144973A (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP7463909B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02135763A (ja) | 半導体装置 | |
| JPH04254343A (ja) | 半導体装置の実装方法 | |
| JP2532720B2 (ja) | 回路基板及び半導体装置 | |
| JPH09232379A (ja) | 半導体装置およびその製造方法 | |
| JPH03274739A (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPH03297159A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |