KR900008665B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR900008665B1
KR900008665B1 KR1019860005412A KR860005412A KR900008665B1 KR 900008665 B1 KR900008665 B1 KR 900008665B1 KR 1019860005412 A KR1019860005412 A KR 1019860005412A KR 860005412 A KR860005412 A KR 860005412A KR 900008665 B1 KR900008665 B1 KR 900008665B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
electrode
metal
electrodes
substrate
Prior art date
Application number
KR1019860005412A
Other languages
English (en)
Other versions
KR870001663A (ko
Inventor
겐조오 하다다
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR870001663A publication Critical patent/KR870001663A/ko
Application granted granted Critical
Publication of KR900008665B1 publication Critical patent/KR900008665B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1도 내지 제3도는 본 발명의 일실시예에 의한 반도체장치의 제조방법의 공정을 도시하는 단면도.
제4도는 본 발명의 제조방법을 이용하여 금속돌기를 형성하기 위한 기판을 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 금속돌기
14, 22 : 전극 16, 24 : 반도체장치
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 반도체장치 등의 고밀도, 박형 및 소형 실장기술에 관한 것이다.
최근에, IC 및 LSI 등의 반도체장치는 각종 가전제품 및 산업용 기기에 이용되고 있다. 이러한 가전제품 및 산업용기기는 자원절약, 전력절약 및 이용범위의 확대를 위해서 소형화 및 박형화 또는 포터블화 경향이 촉진되고 있다.
반도체장치의 포터블화 경향에 대처하기 위해서는 소형화 및 박형화 실장기술이 요구되어왔다. 확산공정 및 전극배선공정완료후의 실리콘 슬라이스는 반도체장치 단위의 칩으로 절단되고, 용이한 취급을 위해서 칩주위에 형성된 알루미늄 전극단자로부터 외부단자로 전극리이드를 꺼내고, 칩은 기계적보호를 위해서 실장된다. 통상적으로, 이러한 반도체장치 실장에는 DIL, 칩캐리어, 플립칩, 테이프캐리어등의 방법을 이용한다. 예를들어서, DIL과 칩캐리어는 직경이 25 내지 35㎛인 Au 또는 Al의 극세선을 이용하여 반도체장치의 전극단자와 외부단자를 하나씩 연속적으로 접속시키는 방법이다. 따라서, 반도체장치의 전극단자의 수가 증가함에 따라 접속위치의 신뢰도는 저하되고, 외부단자의 수가 일정간격으로 증가되면, 그 결과 실장크기도 증대된다.
메모리 또는 마이크로컴퓨터용 LSI와 연결된 I/O 등의 LSI에 있어서, 기능의 수가 중대됨에 따라 전극단자의 수는 60 내지 100단자로 현저히 증대되고, 실장크기는 단지 수 10㎣의 소형반도체장치를 취급하는 경우에 수 10㎤로 증대된다. 이것은 기기의 소형화 및 박형화 실장촉진에 방해가 된다.
반도체장치의 고밀도, 소형 및 박형실장방법의 예로서 다음의 방법이 공지되어 있다. 제1방법으로서, 반도체장치를 배선패턴이 있는 배선기판상에 고정시키고, 반도체장치의 알루미늄전극과 배선패턴은 Au 또는 A1의 극세선을 이용하여 접속시킨다. 즉, 이것은 반도체장치를 평면적으로 탑재하고 극세선으로 접속하는 방법으로서, 극세선은 반도체보다 높게 위치하므로 박형실장이 곤란하고, 접속을 위해서는 반도체장치의 전극과 배선패턴을 포함하는 영역이 필요한 한편, 평면적 실장면적이 증가하므로 소형화가 곤란하다.
제 2 방법으로서, 반도체장치의 일루미늄전극상에 금속돌기를 형성시키고,이 금속돌기에 필름리이드를 접합시키고, 배선기판의 배선패턴과 상기 필름리이드를 접족시키는 방법이다. 이 방법은, 반도체장치상에 금속돌기를 형성시키기 위해서 증착공정, 사진석판공정, 에칭공정 및 도금공정이 필요하므로 반도체장치의 수율이 저하됨은 물론 실장비용이 증대된다. 또한, 제1방법과 마찬가지로 필름리이드와 배선패턴을 접합시키는 영역이 필요하므로 평면적인 실장면적이 증대됨은 물론 소형화가 곤란하다.
따라서, 본 발명의 주목적은 상술한 방법의 문제점을 해결할 수 있는 반도체장치의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 두개의 반도체장치를 저렴한 비용으로 서로 용이하게 접합시키므로써 반도체장치의 집적도를 대폭적으로 개량할 수 있는 반도체장치의 제조방법을 제공하는데 있다.
본 발명의 목적은, 기판상에 형성시킨 금속돌기와 제1반도체장치의 전극을 배열하는 공정과, 제1반도체장치의 전극을 기판상의 상기 금속돌기에 가압하므로써 기판으로부터 금속돌기를 제거하여서 이 금속돌기를 제 1 반도체장치의 전극에 접합시키는 공정과, 제1반도체장치에 접합된 금속돌기와 제2반도체장치의 전극을 배열하는 공정과, 제2반도체장치의 전극에 상기 금속돌기를 가압하므로써 제1 및 제2반도체의 전극을 접합시키는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법에 의해서 실현된다.
특정 실시예에 있어서, 금속돌기는 Au, Al, Ni, Ag 또는 땜납으로 형성되고, 전극은 반도체장치의 표면에 형성된다.
상기 제1반도체전극상에는 수지층을 헝성시킬 수 있다. 이 수지층은 접착제로서의 기능을 가진다. 수지층은 상기 제1반도체장치의 전극에 접합시킬 상기 금속돌기상에 형성시킬 수 있다. 기간은 반도체장치의 전극에 대응하는 위치에 개구부를 가지고 상기 금속돌기는, 전기도금법에 의해서 개구부에 형성된다.
본 발명에 의하면 특히 다음과 같은 잇점이 얻어진다.
① 반도체장치의 전극은 특정한 조건에서는 특별한 처리를 행하지 않고도 용이하게 접합될 수 있고, 금속돌기당 결합강도는 15g 이상이었고 우수한 강도를 얻었다. 따라서, 저비용, 고신뢰도, 박형 및 소형의 반도체장치를 제조할 수 있다. 또한, 본 발명의 구성은 적층구조이고 외부회로와의 접속영역이 필요없기 때문에 실장평면적을 감소시킬 수 있다.
② 기능이 다른 반도체장치를 용이하게 당접하도록 접합시킬 수 있기때문에, 새로운 기능과 높은 부가가치를 가지는 반도체장치를 형성시킬 수 있다.
③ 접점의 수는 극소수이고 접속길이는 극히 짧기때문에 고신뢰도를 얻는 한편 재료비가 저렴해진다.
본 발명의 새로운 특징은 특허청구의 범위에 기술하는 한편, 본 발명의 기타목적 및 특징과 함께 본 발명은 도면에 의거하여 상세히 설명한다.
본 발명의 일실시예에 의한 반도체장치의 제조방법을 제1도 내지 제3도에 의거하여 설명한다. 기판(10)상에 형성된 Au돌기(12)와 대향위치에 A1전극(14)을 가지는 IC 등의 반도체장치(16)를 함께 위치시키고 압형기(18)(제1도)를 이용하여 화살표(20)방향으로 가압 및 가열시킨다. 화살표(20)방향으로의 가압 및 가열에 의해서 기판상의 Au돌기(12)는 반도체장치(16)의 A1전극상에 전이접합된다. 이때, Au돌기(l2)와 A1전극(14)은 약간의 Au-Al합금을 형성하여 접합된다. 다음에, 상기 반도체장치(16)상의 Al전극(14)과의 대향위치에 Al전극(22)를 가지는 IC 등의 제2반도체장치(24)와 상기 제1반도체장치(16)의 A1전극(14)상의 A1돌기(12)를 함께 위치시키고(제2도참조), 압형기(18)을 이용하여 화살표(20)방향으로 가압 및 가열시킨다. 그 결과, 제3도에 도시한 바와같이, 제1반도체장치(16)의 A1전극(14)와 제2반도체장치(24)의 Al전극(22)은 Au-A1합금을 형성하며 Au돌기(12)에 서로 접합된다. 제2반도체장치(24)의 A1전극은 외부회로와의 접속용 전극이다. 제3도에 있어서, 제1반도체장치(16)의 Al전극(14)과 제2반도체장치(24)의 Al극(22)간에 삽입되는 Au돌기(12)는 가압 및 가열에 의해서 압착됨과 동시에 넓게 연전된다. 이 연전과정에 있어서, 반도체장치의 A1전극표면의 산화층이 제거되는 한편, 새로운 Al전극표면이 노출되고, 이 노출면과 Au돌기는 Au-Al합금을 형성하므로써 서로 접합된다. 또한, 제2도에 도시한 상태, 즉 Au돌기(12)과 제1반도체장치(16)상의 A1전극에 전이접합되는 상태에서 형성되는 Au-Al합금은 적어도 제3도에 도시한 최종상태보다도 작다.
따라서, 제 1 반도체장치(16)의 A1전극(14) 상에 Au돌기(12)를 전이접합시키는 경우에, Au와 Al의 합금을 형성시키는 대신에, Al전극(14) 또는 Au돌기(12)의 표면에 접착수지층을 도포하여 예비접합상태를 형성시킨 후에 단순한 가압 또는 약간의 가열을 행하므로써 전이접합시킬 수 있다.
또, Au돌기(12)가 형성되는 기판(10)은, 예를들어서 제4도에 도시한 바와같이, 내열성유리 및 세라믹등의 절연기판(30)상에 Pt 및 TIO막등의 도전막(32)를 형성시키고, 그 위에 SiO2, Si3N4및 폴리이미드계수지등의 내열성막(34)을 배열시키고, 반도체장치의 전극과 대향되는 소정위치에 개구부(36)를 형성시키므로써 형성된다. Au돌기(12)는 전극중의 하나인 도전막(32)을 전기도금법을 이용하여 5∼40㎛의 두께로 형성시키고, 돌기(12)의 재료는 적어도 반도체장치의 전극물질과 용이하게 합금이 형성되거나 용이하게 압착될 수 있는 물질이라면 이느것을 사용하여도 되며, 예를들면 Cu, Ag 땜납, Ni 및 A1을 사용할 수 있다.
본 실시예에서 도전막(32)으로서 사용된 TIO막 또는 Pt막을 도금형성이 극히 용이하였고 Au돌기의 박리성이 우수하였다. 또한, 반도체장치(16) 및 (24)는 Si, GaAs, InP기판등의 반도체기판, 또는 저항기와 콘덴서가 있는 회로기판을 이용할 수 있다. 전극(14)은 일반적으로 Al전극이 이용되나, Cu, Au, Ni 등의 전극을 이용할 수도 있다. 반도체장치(16) 및 (24)가 Si기판이고, 전극(14) 및 (22)이 A1전극이고, 돌기(12)가 Au인 경우에, 반도체장치(16) 및 (24)의 전극(14) 및 (22)의 접합은 Au-A1합금에 의해서 이루어진다.
이때, 반도체장치(16) 및 (24)의 전극(14) 및 (22)은 반도체장치의 표면의 전역 또는 주변영역에 형성시킬 수 있고 그 평면적은 형성에 용이하도록 5×5㎛이상으로 한다. 접합을 확실하게 행하기 위해서 적어도 반도체장치의 표면은 평탄화할 필요가 있다.
제1도에 있어서, 반도체장치(16)의 전극(14)상에 Au돌기(12)를 전이접합시키는 조건은 250∼450℃이고, Au돌기(l2)의 평면적이 20×20㎛인 경우에 각 돌기에 가하는 압력은 10∼70g이다. 제3도에 있어서, 전극의 접합조건은 350∼500℃이고 각 돌기에 가하는 압력은 50∼200g이다.
상기 구성에 있어서, 반도체장치가 메모리장치인 경우에는, 동일한 평면적으로 2배의 용량을 용이하게 얻을 수 있고, 반도체장치중의 하나가 InP 또는 GaAs로 구성된 레이저 또는 LED외 칩이고, 다른 하나가 Si기판으로 구성된 상기 칩의 구동회로인 경우에는, 칩과 구동회로의 상이한 재료 및 기능을 일체화시킴과 동시에 배선저항 및 접속손실을 방지힐 수 있다.
또, EL 또는 액정표시장치의 구동회로에서 알 수 있는 바와같이, 고내압의 장치와 이것을 구동하는 회로를 각각 제조하고, 이것을 제1도에 설명한 방법으로 접합시키므로써 고수율 및 저비용으로 반도체장치를 제조할 수 있다.
이상으로 특정실시예에 의거하여 본 발명을 설명하였으나, 본 발명의 범위 및 정신내에서는 다양하게 변경하여 실시할 수 있다.

Claims (16)

  1. 기판상에 형성시킨 금속돌기와 제1반도체장치의 전극을 배열하는 공정과, 상기 기판상의 금속돌기에 제1반도체장치의 전극을 가압하여 상기 기판으로부터 금속돌기를 제거하여 상기 금속돌기를 상기 제1반도체 장치의 전극에 접합시키는 공정과, 제1반도체장치에 접합된 금속돌기와 제2반도체장치의 전극을 배열하는 공정과, 제2반도체장치의 전극에 금속돌기를 가압하여 상기 제1 및 제2반도체장치의 전극을 함께 접합시키는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 금속돌기는 Au, Al, Ni, Ag 또는 땜납으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제1반도체장치의 전극은 상기 제1반도체장치의 표면영역에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 수지층이 상기 제1반도체장치의 전극상에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제4항에 있어서, 상기 수지층은 접착제로서의 기능을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 수지층이 상기 제1반도체장치의 전극에 접합시킬 상기 금속돌기상에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 수지층은 접착제로서의 기능을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항에 있어서, 상기 기간은 제1반도체장치의 전극에 대응하는 위치에 개구부를 가지며, 상기 금속돌기는 전기도금법에 의해서 상기 개구부에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제1반도체장치의 전극에 대응하는 위치에 개구부를 가지는 기판상에 형성된 상기 개구부에 전기도금법을 이용하여 금속돌기를 형성시키는 공정과, 기판상에 형성시킨상기 금속돌기와 제1반도체장치의 전극을 배열하는 공정과, 상기 기판상의 금속돌기에 제1반도체장치의 전극을 가압하여 상기 기판으로부터 금속돌기를 제거하여서 상기 금속돌기를 상기 제1반도체장치의 전극에 접합시키는 공정과, 제1반도체장치의 접합된 금속돌기와 제2반도체장치의 전극을 배열하는 공정과, 제2반도체장치의 전극에 금속돌기를 가압하여 상기 제1및 제2반도체장치의 전극을 함께 접합시키는 공정과, 기판의 개구부에 전기도금법을 이용하여 새로운 돌기를 형성시키는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 기판은 절연기판과, 상기 기판상에 형성된 도전막과, 상기 막상에 형성됨과 동시에 상기 개구부를 가지는 내열성막을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 도전막은 TIO막 또는 Pt막인 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제1반도체장치의 전극상에 기판에 형성된 금속돌기를 전이접합시키는 공정과, 상기 제1반도체장치의 전극과 대향하는 전극을 가지는 제2반도체장치의 전극과 상기 제1반도체장치의 전극상에 전이접합된 금속돌기를 배열시키어 가압 및 가열하는 공정과, 상기 제1반도체장치의 전극과 상기 제2반도체장치의 전극을 상기 금속돌기를 개재하여 접합시키는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제12항에 있어서, 상기 금 속돌기는 Au, Al, Ni, Ag 또는 납땜으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제12항에 있어서, 상기 제1반도체장치의 전극은 상기 제1반도체장치의 표면영역에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제12항에 있어서, 수지층이 상기 제1반도체장치의 전극상에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제12항에 있어서, 수지층이 상기 금속돌기상에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019860005412A 1985-07-05 1986-07-04 반도체장치의 제조방법 KR900008665B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60148908A JPS629642A (ja) 1985-07-05 1985-07-05 半導体装置の製造方法
JP14890.8 1985-07-05
JP60-148908 1985-07-05

Publications (2)

Publication Number Publication Date
KR870001663A KR870001663A (ko) 1987-03-17
KR900008665B1 true KR900008665B1 (ko) 1990-11-26

Family

ID=15463348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005412A KR900008665B1 (ko) 1985-07-05 1986-07-04 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US4693770A (ko)
EP (1) EP0208494B1 (ko)
JP (1) JPS629642A (ko)
KR (1) KR900008665B1 (ko)
DE (1) DE3686457T2 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149432A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0663354B2 (ja) * 1986-06-30 1994-08-22 藤森工業株式会社 コンクリ−ト打設用型枠
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
JPS63160352A (ja) * 1986-12-24 1988-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の実装方法
US4865245A (en) * 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US4979664A (en) * 1989-11-15 1990-12-25 At&T Bell Laboratories Method for manufacturing a soldered article
JPH03194867A (ja) * 1989-12-22 1991-08-26 Sumitomo Metal Ind Ltd 電気的接続部材
JPH03291947A (ja) * 1990-04-09 1991-12-24 Mitsubishi Electric Corp ハイブリッド型デバイス
KR930701561A (ko) * 1990-06-08 1993-06-12 게리 엘. 그리스울드 전자 용품용 재처리가능한 접착제
US5143785A (en) * 1990-08-20 1992-09-01 Minnesota Mining And Manufacturing Company Cyanate ester adhesives for electronic applications
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
US5532031A (en) * 1992-01-29 1996-07-02 International Business Machines Corporation I/O pad adhesion layer for a ceramic substrate
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
TW223184B (ko) * 1992-06-18 1994-05-01 Matsushita Electron Co Ltd
US5739053A (en) * 1992-10-27 1998-04-14 Matsushita Electric Industrial Co., Ltd. Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
KR0129500B1 (en) * 1992-10-27 1998-04-06 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5532550A (en) * 1993-12-30 1996-07-02 Adler; Robert Organic based led display matrix
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) * 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
JP3437687B2 (ja) * 1994-12-22 2003-08-18 株式会社東芝 半導体素子の実装構造、及び液晶表示装置
EP0886894B1 (en) * 1995-05-26 2005-09-28 Formfactor, Inc. Contact carriers for populating substrates with spring contacts
CA2156941A1 (en) * 1995-08-21 1997-02-22 Jonathan H. Orchard-Webb Method of making electrical connections to integrated circuit
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH09152979A (ja) * 1995-09-28 1997-06-10 Matsushita Electric Ind Co Ltd 半導体装置
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US6404063B2 (en) 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6271111B1 (en) 1998-02-25 2001-08-07 International Business Machines Corporation High density pluggable connector array and process thereof
WO1999066556A1 (de) * 1998-06-16 1999-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikal integriertes mikroelektronisches system und verfahren zur herstellung
US6657313B1 (en) * 1999-01-19 2003-12-02 International Business Machines Corporation Dielectric interposer for chip to substrate soldering
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
US6621168B2 (en) 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
JP2002289770A (ja) * 2001-03-27 2002-10-04 Nec Kansai Ltd 半導体装置
US6748994B2 (en) 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
AU2003255254A1 (en) 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
US7253517B2 (en) * 2003-10-28 2007-08-07 Raytheon Company Method and apparatus for combining multiple integrated circuits
JP2006283366A (ja) * 2005-03-31 2006-10-19 Daiwa House Ind Co Ltd コンクリート型枠用板状透水材
JP5568979B2 (ja) * 2009-12-22 2014-08-13 住友電気工業株式会社 検出装置、受光素子アレイ、および検出装置の製造方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869471A (ko) * 1971-12-22 1973-09-20
US4032058A (en) * 1973-06-29 1977-06-28 Ibm Corporation Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4396140A (en) * 1981-01-27 1983-08-02 Bell Telephone Laboratories, Incorporated Method of bonding electronic components
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4585157A (en) * 1985-04-04 1986-04-29 General Motors Corporation Tape bonding of two integrated circuits into one tape frame

Also Published As

Publication number Publication date
EP0208494B1 (en) 1992-08-19
US4693770A (en) 1987-09-15
EP0208494A2 (en) 1987-01-14
EP0208494A3 (en) 1988-08-24
JPS629642A (ja) 1987-01-17
DE3686457D1 (de) 1992-09-24
DE3686457T2 (de) 1993-02-11
KR870001663A (ko) 1987-03-17
JPH0357618B2 (ko) 1991-09-02

Similar Documents

Publication Publication Date Title
KR900008665B1 (ko) 반도체장치의 제조방법
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6627480B2 (en) Stacked semiconductor package and fabricating method thereof
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH0332914B2 (ko)
KR0127678B1 (ko) 반도체 장치 및 그 제조방법
JP2625654B2 (ja) 半導体装置およびその製造方法
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JPH06177315A (ja) 多層リードフレーム
JP2004288815A (ja) 半導体装置及びその製造方法
JPS61210649A (ja) 半導体装置の製造方法
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
KR100411809B1 (ko) 크기형반도체패키지
JP2652222B2 (ja) 電子部品搭載用基板
KR100192845B1 (ko) 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지
JPH04291993A (ja) 薄膜ユニットの接合方法
JPS6091656A (ja) 半導体装置の製造方法
JPH0462457B2 (ko)
JPH0691095B2 (ja) 半導体装置の製造方法
KR950003906B1 (ko) 탭 패키지
JPS5824014B2 (ja) 実装体の製造方法
JPS62208642A (ja) 半導体装置の実装方法
JP2870251B2 (ja) マルチチップモジュールの製造方法
JPH1022329A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051123

Year of fee payment: 16

EXPY Expiration of term