JP5568979B2 - 検出装置、受光素子アレイ、および検出装置の製造方法 - Google Patents
検出装置、受光素子アレイ、および検出装置の製造方法 Download PDFInfo
- Publication number
- JP5568979B2 JP5568979B2 JP2009290659A JP2009290659A JP5568979B2 JP 5568979 B2 JP5568979 B2 JP 5568979B2 JP 2009290659 A JP2009290659 A JP 2009290659A JP 2009290659 A JP2009290659 A JP 2009290659A JP 5568979 B2 JP5568979 B2 JP 5568979B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- layer
- electrode
- opening
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims description 290
- 229910052751 metal Inorganic materials 0.000 claims description 144
- 239000002184 metal Substances 0.000 claims description 144
- 239000011347 resin Substances 0.000 claims description 117
- 229920005989 resin Polymers 0.000 claims description 117
- 238000009792 diffusion process Methods 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000009713 electroplating Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 23
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 230000035945 sensitivity Effects 0.000 claims description 13
- 229920001721 polyimide Polymers 0.000 claims description 10
- 239000009719 polyimide resin Substances 0.000 claims description 9
- 239000012808 vapor phase Substances 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 2
- 238000009826 distribution Methods 0.000 description 23
- 239000011701 zinc Substances 0.000 description 19
- 230000000694 effects Effects 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 14
- 229910052738 indium Inorganic materials 0.000 description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 13
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002788 crimping Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 229910000846 In alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
本発明は、接合バンプによって電極が接合される、検出装置、受光素子アレイ、および検出装置の製造方法に関するものである。
化合物半導体に形成されたフォトダイオードアレイ（ＰＤＡ:Photo-Diode Array）を有する検出装置では、信号読み出し用シリコンＩＣ（ＲＯＩＣ:Read Out IC）の読み出し電極と、当該フォトダイオードの電極とが向き合って、両方の間に介在するバンプによって導通がとられる。フォトダイオードアレイは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成されるため、化合物半導体とシリコン（ＩＣ）とのハイブリッド構成と呼ばれることがある。上記の化合物半導体のエピタキシャル積層体は、機械的力には弱いため、ほとんどの場合上記のバンプには、融点が低く柔らかいインジウム（Ｉｎ）が用いられる。
インジウムバンプによって、フォトダイオードアレイの電極とＲＯＩＣの読み出し電極とを接合するとき、高温域に加熱することは好ましくないので、低温度の加熱で済む熱圧着によっている。このとき、インジウムの表面に酸化被膜が形成されやすく、導通不良、接触抵抗の増大に起因するノイズ発生、さらにはフォトダイオードアレイとＲＯＩＣとの剥離を生じる。
インジウムバンプによって、フォトダイオードアレイの電極とＲＯＩＣの読み出し電極とを接合するとき、高温域に加熱することは好ましくないので、低温度の加熱で済む熱圧着によっている。このとき、インジウムの表面に酸化被膜が形成されやすく、導通不良、接触抵抗の増大に起因するノイズ発生、さらにはフォトダイオードアレイとＲＯＩＣとの剥離を生じる。
上記の問題を解決するため、多くの提案がなされてきた。たとえば、上記ハイブリッド構成におけるＩｎバンプの酸化被膜による接触不良を防止するために、（インジウム／ガリウム／インジウム）の積層構造のバンプの提案がなされている（特許文献１）。また、インジウムバンプを用いたハイブリッド型赤外線撮像素子の製造において、接続部の剥離が生じないように、フォトダイオードアレイの電極上に金属めっきを施す方法が提案されている（特許文献２）。さらに、蒸着法でインジウムバンプを形成する場合、インジウムに低融点化する物質を含有させて溶融しやすくする提案がなされている（特許文献３）。この方法によれば、レジストパターンをリフトオフするとき、レジスト膜上のインジウム合金と電極上のインジウム合金とを分離しやすくでき、電極上に形状の整ったインジウムバンプを得ることができる。
また、ＩｎＰウエハに対して、電極対応部が開孔されたレジストパターンを用いて電解めっきによって下地金属層上にＩｎバンプを形成する方法が提案されている（非特許文献１）。
また、ＩｎＰウエハに対して、電極対応部が開孔されたレジストパターンを用いて電解めっきによって下地金属層上にＩｎバンプを形成する方法が提案されている（非特許文献１）。
J.Jiang,S.Tsao,T.O’Sullivan,M.Razeghi,G.J.Brown,"Fabrication of indium bumps for hybrid infrared focal plane array applications",Infrared Physics & Technology 45(2004)143-151
上記のフォトダイオードアレイチップおよびＲＯＩＣチップの電極表面は、一つの平坦面または数個の平坦面であり、インジウムバンプと接触する面はその平坦面の面積を最大とする。また、上記の平坦面からなる電極表面は、酸化膜や、接合を阻害する有機物汚れなどの不純物の影響を受けやすい。このため、接触抵抗が大きくなりやすく、素子間および画素間の性能のばらつきの原因となる。
また、非特許文献１に提案された電解めっきによるＩｎバンプの形成方法においては、下地金属層の除去の際にＩｎＰウエハ表層にダメージを与え、またドライエッチングに用いたＡｒ等の荷電粒子の残留も生じる。このＩｎＰバンプの形成方法を読み出し回路側に適用すると、回路素子の劣化や変調を生じ、検出装置の動作不良を起こす。
また、非特許文献１に提案された電解めっきによるＩｎバンプの形成方法においては、下地金属層の除去の際にＩｎＰウエハ表層にダメージを与え、またドライエッチングに用いたＡｒ等の荷電粒子の残留も生じる。このＩｎＰバンプの形成方法を読み出し回路側に適用すると、回路素子の劣化や変調を生じ、検出装置の動作不良を起こす。
本発明は、接合バンプを用いて圧着される、ハイブリッド型撮像装置などの検出装置等において、その電極／接合バンプの接触抵抗を低くし、接合強度を高くすることができ、かつ受光素子アレイ等の本体にダメージが生じにくい、検出装置等を提供することを目的とする。
本発明の検出装置は、近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイと、受光素子ごとに光電荷を読み出す読み出し回路とを備え、１つまたは２つの接合バンプを挟んで、受光素子アレイの電極と読み出し回路の電極とが接合されている。この検出装置では、受光素子アレイおよび読み出し回路の少なくとも一方において、電極の対応部に開口部をあけられて、該電極が設けられた側の面を覆う樹脂層を備え、樹脂層の開口部の壁面および電極を被覆する、カップ形状の金属層からなるカップ状金属と、カップ状金属を充填するように位置する、電解めっきで形成された接合バンプとを備え、樹脂層は、電極が位置する側の表面を保護する保護層またはパッシベーション膜の上に位置し、樹脂層の開口部は、保護層の開口部と共通しており、カップ状金属は開口部の底で電極に接触して保護層の上層の樹脂層の上面の縁まで位置していることを特徴とする。
接合バンプは、カップ状金属を充填するように位置するので大きな接触面積を持ち、かつ電解めっきで形成されているので、接合バンプとカップ状金属との接触抵抗を非常に小さく、かつ、接合バンプとカップ状金属との接合強度を高くすることができる。電極が載置される層の表面は、樹脂層の底面よりもさらに後退した位置にあるので、カップ状金属の壁面（筒状部）は高さまたは深さ、すなわち樹脂層の表面（上面）から電極の基部までの距離、が大きくなり、上述のように接合バンプとは大きな接触面積を持つ。また、カップ状金属は、既存の方法により非酸化性雰囲気で成膜されるので、電極との導電性は問題なく良好にでき、また接合強度を大きくすることができる。この結果、接合バンプと電極との導電性を良好にして、かつ高い接合強度を得ることができる。
なお、電極は、開口部において、載置される層から平坦面を露出させる電極でもよいし、載置される面の箇所から突き出る形状の電極でもよい。また、接合バンプは、カップ状金属を充填してさらにカップ状金属から突き出る部分を有することは、本発明の本質から当然のことである。
なお、電極は、開口部において、載置される層から平坦面を露出させる電極でもよいし、載置される面の箇所から突き出る形状の電極でもよい。また、接合バンプは、カップ状金属を充填してさらにカップ状金属から突き出る部分を有することは、本発明の本質から当然のことである。
また、電極に対応する部分に局在させてカップ状金属を形成する際に、樹脂層全体を被覆するシード金属層の電極対応以外の部分をドライエッチングするが、樹脂層がシード金属層の下地としてあるので、ダメージが検出装置に発生することはない。すなわちドライエッチングでカップ状金属を形成するとき、樹脂層がダメージ防止膜として機能する。この結果、上記のドライエッチングを行いながら、鮮明な画像または信号を得ることができる。
接合バンプは、上記のように深さが大きいカップ状金属を充填するので根本の位置および形状の精度が高く、かつその金属層のカップに取り囲まれ、接合バンプを形成するときカップ状金属およびレジストパターンにガイドされて成長する（レジストパターンの成長ガイドについては製造方法で詳細に説明する）。このため、接合バンプ全体の形状の逸脱度を小さくでき、ファインピッチの電極配列において、隣り合う電極同士の短絡などを防止することができる。
また、接合バンプの根本がカップ状金属を電極として電解めっきで形成されるので、深い根本が堅固に固定され（アンカー効果に類似の効果）、圧着などにおいて、圧着の相手との接触などの際に容易に傾くことが無く、圧着を安定に遂行するのに役立つことができる。さらに電解めっきによれば、成膜速度が大きいので容易に短時間で接合バンプを形成することができる。
また、接合バンプの根本がカップ状金属を電極として電解めっきで形成されるので、深い根本が堅固に固定され（アンカー効果に類似の効果）、圧着などにおいて、圧着の相手との接触などの際に容易に傾くことが無く、圧着を安定に遂行するのに役立つことができる。さらに電解めっきによれば、成膜速度が大きいので容易に短時間で接合バンプを形成することができる。
読み出し回路が、カップ状金属に電解めっきで形成された接合バンプを有し、受光素子アレイが、（１）該受光素子アレイの電極上に気相プロセスで形成された接合バンプを有して読み出し回路の接合バンプと接合されているか、（２）該受光素子アレイの電極上に接合バンプを持たずに読み出し回路の接合バンプが、直接、該受光素子の電極に導電接続しているか、または、（３）受光素子アレイが、カップ状金属に電解めっきで形成された接合バンプを有して前記読み出し回路の接合バンプと接合している、構成をとることができる。これによって、接合バンプ形成の処理によって受光層等の結晶性に微妙な影響を受ける場合がある受光素子アレイは、場合に応じて適切な接合バンプ形成処理を施しながら、読み出し回路に対して必ず本発明の接合バンプ形成処理を施すことができる。（１）の構成では、受光素子アレイは既に多くの実績を有する接合バンプ形成処理であり、内部に微妙な影響を受けずに接合バンプ同士圧着することができる。（２）の構成では、省力化を図りながら、結晶性にも影響を受けずに接合を実現することができる。この場合、読み出し回路に設ける接合バンプはカップ状金属から突き出す部分を延長すること等の対策をとることが好ましい。（３）の場合は、非常にファインピッチであり、接合バンプの高精度の配置が必要な場合に有効である。
本発明の受光素子アレイは、近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列されている。この受光素子アレイでは、受光素子は、化合物半導体のエピタキシャル積層体の表層からｐ型不純物を選択拡散して形成されたｐｎ接合を有し、選択拡散されていない領域によって隔てられており、ｐ型不純物が選択拡散されたｐ型領域にオーミック接触する電極を受光素子ごとに備え、ｐ型不純物を選択拡散するためのマスクパターンと、電極の対応部に開口部をあけられて、マスクパターンの上に位置する樹脂層と、樹脂層の開口部の壁面および該開口部の底部に位置する電極を被覆する、カップ形状の金属層からなるカップ状金属と、カップ状金属を充填するように位置する、電解めっきで形成された接合バンプとを備え、樹脂層は、電極が位置する側のマスクパターンを含む表面を保護する保護層またはパッシベーション膜の上に位置し、樹脂層の開口部は、保護層の開口部と共通しており、カップ状金属は開口部の底で電極に接触して保護層の上層の樹脂層の上面の縁まで位置していることを特徴とする。
上記の受光素子アレイは、検出装置に組み立てるときに少なくとも受光素子アレイに接合バンプを配置しておく場合の当該受光素子アレイである。上記の接合バンプおよびその周囲の構造は、上述の検出装置における接合バンプおよびその周囲の構造と同じである。したがって、その作用効果も同じであるが、受光素子アレイに特有の構造および作用効果がある。
受光素子アレイに特有の構造としては、電極がオーミック接触する窓層などに選択拡散用のマスクパターン（当然、電極を含む対応する部分に開口部）を形成し、選択拡散工程の後もその選択拡散用のマスクパターンを残しておき、そのマスクパターン上に、上記樹脂層を形成する。このため、受光素子アレイにおいて、電極が載置される層の表面は、接合の相手のほうから見て、開口部以外の箇所の樹脂層の底面よりもさらに遠い位置になる。カップ状金属の深さが、少なくとも樹脂層の厚みと受光素子アレイに特有のマスクパターンの厚みとを加算した厚みになるので、大きくなり、上記の検出装置における深さの深いカップ状金属の作用効果を具体的に実現することができる。選択拡散用のマスクパターンは、通常、ＳｉＮで形成される。
上記の構成によって、ファインピッチの受光素子アレイにおいても、その形状および位置を高精度にして接合バンプを形成することができ、かつ、カップ状金属の形成において、ダメージを防止することができる。この結果、暗電流を低減しながら短絡のない高品位の画像を得ることができる。
受光素子アレイに特有の構造としては、電極がオーミック接触する窓層などに選択拡散用のマスクパターン（当然、電極を含む対応する部分に開口部）を形成し、選択拡散工程の後もその選択拡散用のマスクパターンを残しておき、そのマスクパターン上に、上記樹脂層を形成する。このため、受光素子アレイにおいて、電極が載置される層の表面は、接合の相手のほうから見て、開口部以外の箇所の樹脂層の底面よりもさらに遠い位置になる。カップ状金属の深さが、少なくとも樹脂層の厚みと受光素子アレイに特有のマスクパターンの厚みとを加算した厚みになるので、大きくなり、上記の検出装置における深さの深いカップ状金属の作用効果を具体的に実現することができる。選択拡散用のマスクパターンは、通常、ＳｉＮで形成される。
上記の構成によって、ファインピッチの受光素子アレイにおいても、その形状および位置を高精度にして接合バンプを形成することができ、かつ、カップ状金属の形成において、ダメージを防止することができる。この結果、暗電流を低減しながら短絡のない高品位の画像を得ることができる。
樹脂層を、電極が位置する側の表面を保護する保護層またはパッシベーション膜上に位置させている。これによって、たとえば読み出し回路において、カップ状金属の深さを大きくでき、上述の検出装置における作用効果を得ることができる。また、受光素子アレイについては、選択拡散用のマスクパターンと、このパッシベーション膜と、樹脂層とが積層することになり、上記のカップ状金属の深さをより一層大きくとることができる。これによって、ドライエッチングによるダメージをさらに確実に防止することができる。
電極の対応部において、樹脂層の開口部の壁面にテーパを付すことができる。これによって、シード金属層を、確実に樹脂層の開口部の壁面および底面、並びに電極表面に沿って、形成しやすくなる。
樹脂層の表面の粗度を、Ｒａ＝０．５μｍ〜 １．０μｍとすることができる。これによって、樹脂層の表面における反射によって、画素間を透過した光によるクロストークを抑制することができる。上記の樹脂層の表面における大きな粗度は、シード金属層をドライエッチングによってパターニングしてカップ状金属を形成する際に形成される。
接合バンプをＩｎとすることができる。寸法および位置を高精度にして、電解めっきにより高さが十分高い接合バンプを容易に形成しながら、柔らかく圧着しやすいＩｎを用いて、高品質のハイブリッド型検出装置を製造することができる。
樹脂層は、感光性ポリイミド樹脂およびＢＣＢ（Benzocyclobutene）樹脂、のいずれかとすることができる。これらの樹脂は感光性があり、開口部を容易に形成することができ、強度が高く耐久性がある。また、ポリイミド樹脂は、安価に入手することができる。
上記の受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、（ＧａＡｓＳｂ／ＩｎＧａＡｓ）のタイプ２の多重量子井戸構造、または、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮ）、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ）、および（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ）のうちのいずれかのタイプ２の多重量子井戸構造、であり、かつ、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層内の各層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことができる。これによって、暗電流が非常に小さく、長波長域にまで高感度を有してＳ／Ｎ比が大きい、近赤外域の検出装置を得ることができる。
受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、およびＩｎＧａＡｓＮＳｂのうちのいずれかであり、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことができる。これによって、簡単な構造の受光層によって、暗電流が小さく、Ｓ／Ｎ比が大きい、近赤外域の検出装置を得ることができる。
一般的な電子機器の場合には、複数の電極と、該電極ごとに配置された複数の接合バンプとを備え、この電子機器は、電極の対応部に開口部をあけられて、該電極が設けられた側の面を覆う樹脂層を備え、樹脂層の開口部の壁面および電極を被覆して、カップ形状の金属層からなるカップ状金属と、カップ状金属を充填するように位置する、電解めっきで形成された接合バンプとを備えることになる。
接合バンプは、カップ状金属と大きな接触面積を持ち、かつ電解めっきで形成されているので、接合バンプとカップ状金属との接触抵抗を非常に小さく、かつ、接合バンプとカップ状金属との接合強度を高くすることができる。電極が載置される層の表面は、樹脂層の底面よりもさらに後退した位置にあるので、カップ状金属と接合バンプとは大きな接触面積を持つ。この結果、接合バンプと電極との導電性を良好にして、かつ高い接合強度を得ることができる。
なお、電極は、開口部において、載置される層から平坦面を露出させる電極でもよいし、載置される面の箇所から突き出る形状の電極でもよい。
なお、電極は、開口部において、載置される層から平坦面を露出させる電極でもよいし、載置される面の箇所から突き出る形状の電極でもよい。
また、電極に対応する部分に局在させてカップ状金属を形成する際に、樹脂層全体を被覆するシード金属層の電極対応以外の部分をドライエッチングするが、樹脂層がシード金属層の下地としてあるので、ダメージが電子機器に発生することはない。すなわちドライエッチングでカップ状金属を形成するとき、樹脂層がダメージ防止膜として機能する。この結果、上記のドライエッチングを行いながら、ダメージのない信号等を得ることができる。
接合バンプは、上記のように深さが大きいカップ状金属を充填するので根本の位置および形状が厳密であり、かつその金属層のカップに取り囲まれ、接合バンプを形成するときカップ状金属およびレジストパターンにガイドされて成長する。このため、接合バンプ全体の形状の逸脱度を小さくでき、ファインピッチの電極配列において、隣り合う電極同士の短絡などを防止することができる。
また、接合バンプの根本がカップ状金属を電極として電解めっきで形成されるので、深い根本が堅固に固定されてアンカー効果に類似の効果により、熱圧着などにおいて、熱圧着の相手との接触などの際に容易に傾くことが無く、熱圧着を安定に遂行するのに役立つことができる。さらに電解めっきによれば、成膜速度が大きいので容易に短時間で接合バンプを形成することができる。
接合バンプは、上記のように深さが大きいカップ状金属を充填するので根本の位置および形状が厳密であり、かつその金属層のカップに取り囲まれ、接合バンプを形成するときカップ状金属およびレジストパターンにガイドされて成長する。このため、接合バンプ全体の形状の逸脱度を小さくでき、ファインピッチの電極配列において、隣り合う電極同士の短絡などを防止することができる。
また、接合バンプの根本がカップ状金属を電極として電解めっきで形成されるので、深い根本が堅固に固定されてアンカー効果に類似の効果により、熱圧着などにおいて、熱圧着の相手との接触などの際に容易に傾くことが無く、熱圧着を安定に遂行するのに役立つことができる。さらに電解めっきによれば、成膜速度が大きいので容易に短時間で接合バンプを形成することができる。
別の一般的な電子機器の場合は、第１の半導体チップと、第２の半導体チップとを備え、１つまたは２つの接合バンプを挟んで、第１の半導体チップの電極と前記第２の半導体チップの電極とが接合された複合型の電子機器である。この電子機器は、第１の半導体チップおよび前記第２の半導体チップの少なくとも一方において、電極の対応部に開口部をあけられて、該電極が設けられた側の面を覆う樹脂層を備え、樹脂層の開口部の壁面および電極を被覆して、カップ形状の金属層からなるカップ状金属と、カップ状金属を充填するように位置する、電解めっきで形成された接合バンプとを備えることになる。
上記の構成によって、熱圧着がしやすく製造歩留まりが高く、ダメージが無く、１対１に精度良く接続された、高品位の複合型の電子機器を得ることができる。
上記の一般的な電子機器においても、樹脂層を、電極が位置する側の表面を保護するパッシベーション膜上に位置させることができる。これによって、カップ状金属の深さを大きくとることができ、かつ、ドライエッチングによるダメージをさらに確実に防止することができる。
上記の一般的な電子機器においても、電極の対応部において、樹脂層の開口部の壁面にテーパが付されたものとすることができる。これによって、シード金属層を、確実に樹脂層の開口部の壁面および底面、並びに電極表面に沿って、形成しやすくなる。
上記の一般的な電子機器においても、接合バンプをＩｎとすることができる。寸法および位置を高精度にして、電解めっきにより高さが十分高い接合バンプを容易に形成しながら、柔らかく圧着しやすいＩｎを用いて、高品質の複合型の電子機器を製造することができる。
上記の一般的な電子機器においても、樹脂層を、感光性ポリイミド樹脂およびＢＣＢ（Benzocyclobutene）樹脂のいずれかでなるものとできる。これらの樹脂は、感光性があり、開口部を容易に形成することができ、強度が高く耐久性がある。また、ポリイミド樹脂は、安価に入手することができる。
本発明の検出装置の製造方法は、近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイと、受光素子ごとに光電荷を読み出す読み出し回路とを備え、１つまたは２つの接合バンプを挟んで、受光素子アレイの電極と読み出し回路の電極とが接合された、検出装置を製造する。この製造方法では、読み出し回路の電極に開口部をあけて該電極が設けられた側の面を被覆する保護層を有する読み出し回路を準備する工程と、保護層の開口部と共通するように、読み出し回路の電極の対応部に開口部をあけて、保護層を被覆する樹脂層を形成する工程と、樹脂層の上面、該樹脂層の開口部の壁面および前記電極を被覆するように、シード金属層を形成する工程と、シード金属層上に、前記開口部と開口部を共通にするレジストパターンを形成する工程と、シード金属層を電解めっきの電極に用いて、電解めっきにより開口部を充填するように接合バンプを該開口部に成長させる工程と、レジストパターンを除去して、かつシード金属層の開口部以外の箇所をドライエッチングにより除去して該開口部にカップ状金属を形成する工程と、を備え、シード金属層の形成工程では、カップ状金属が形成されたとき、該カップ状金属が、開口部の底で電極に接触して保護層の上層の樹脂層の上面の縁まで位置しているようにしておくことを特徴とする。
上記の方法によれば、カップ状金属をドライエッチングによって形成する際に、樹脂層がシード金属層の下地としてあるので、ダメージが検出装置に発生することはない。すなわち樹脂層がドライエッチングのダメージ防止膜として機能する。この結果、上記のドライエッチングを行いながら、鮮明な画像または信号を得ることができる。接合バンプにおける、低い接触抵抗、高い接合強度、高い精度の形状獲得、接合バンプの高い成膜速度、樹脂層の表面における大きな粗度などは、上述のとおりである。
受光素子アレイの電極上に気相プロセスにより接合バンプを形成する工程と、受光素子アレイの接合バンプと、読み出し回路の接合バンプとを圧着する工程とを備えることができる。これによって、上述の（１）の作用効果を得ることができる。
受光素子アレイの電極に、読み出し回路の接合バンプを、直接、圧着する工程を備えることができる。これによって、上述の（２）の作用効果を得ることができる。
受光素子アレイは、電極の対応部に開口部があいた、受光素子を形成するための不純物の選択拡散用のマスクパターンを有し、該受光素子アレイの前記電極の対応部にマスクパターンの開口部と共通させて開口部をあけて、マスクパターンの上に、保護層またはパッシベーション膜と、樹脂層とを、順次、形成する工程と、樹脂層の上面、該樹脂層の開口部の壁面および電極を被覆するように、シード金属層を形成する工程と、シード金属層上に、前記開口部と開口部を共通にするレジストパターンを形成する工程と、シード金属層を電解めっきの電極に用いて、電解めっきにより開口部を充填するように接合バンプを該開口部に成長させる工程と、レジストパターンを除去して、かつシード金属層の開口部以外の箇所をドライエッチングにより除去して該開口部にカップ状金属を形成する工程と、受光素子アレイの接合バンプと読み出し回路の接合バンプとを圧着する工程と、を備え、シード金属層の形成工程では、カップ状金属が形成されたとき、該カップ状金属が、開口部の底で電極に接触して保護層の上層の樹脂層の上面の縁まで位置しているようにしておくことができる。これによって、上述の（３）の作用効果を得ることができる。
本発明によれば、接合バンプを用いて圧着される、ハイブリッド型撮像装置などの検出装置等において、その電極／接合バンプの接触抵抗を低くし、接合強度を高くすることができ、かつ受光素子アレイ等の本体にダメージが生じにくい、検出装置等を得ることができる。
（実施の形態１）
図１は、本発明の実施の形態１における検出装置１００を示す断面図である。本実施の形態の特徴は、読み出し回路を構成するＣＭＯＳ７０の電極７１上に位置する接合バンプ７９の基部の構造にあり、全体の構成の概要を説明した後に詳述する。
受光素子アレイ５０は、ｎ型ＩｎＰ基板１／ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓバッファ層２／受光層（光吸収層）３／拡散濃度分布調整層１４／ＩｎＰキャップ層４、の積層体に形成されている。各受光素子では、ｐ型不純物の亜鉛（Ｚｎ）が選択拡散されてｐ型領域６が形成され、ｐ型領域６の先端部にｐｎ接合１５が形成されている。
画素Ｐを構成する受光素子の主体をなすｐ型領域６は、隣り合うｐ型領域とは選択拡散されていない領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ５０を得ることができる。
受光層３は、波長１μｍ〜３μｍに受光感度を持てば、どのような化合物半導体でもよい。たとえばＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、ＩｎＧａＡｓＮＳｂなどのうちのいずれを用いてもよいが、本実施の形態では、タイプ２の多重量子井戸構造（ＭＱＷ：Multi-Quantum Well）の例について示している。図１において、受光層３がタイプ２のＭＱＷの場合には、ｐ型不純物である亜鉛（Ｚｎ）を拡散するとき、ＭＱＷにおけるＺｎ濃度を所定レベル以下に抑制するために、拡散濃度分布調整層１４をＩｎＰキャップ層４の側に設ける。受光層３をタイプ２のＭＱＷとする場合の具体的構造については、あとで説明する。
ハイブリッド検出装置１００の読み出し回路は、読み出し電極７１を有するＣＭＯＳ(Complimentary Metal Oxide Semiconductor)７０によって構成される。
光が入射される入射面となるＩｎＰ基板１の裏面にはＳｉＯＮ膜の反射防止膜３５が配置されている。また、ｐ型領域６の形成のための選択拡散に用いられたＳｉＮの選択拡散マスクパターン３６は、そのまま残される。さらに、選択拡散マスクパターン３６の開口部またはＩｎＰキャップ層４の表面、および当該選択拡散マスクパターン３６を被覆するポリイミド樹脂等の保護膜４３が設けられている。
受光素子アレイ５０において、各ｐ型領域６は画素Ｐの主部分に対応しており、ｐ側電極１１は画素電極となる。すべての画素電極１１に対するｎ側電極１２は、共通の接地電位に保持され、ＣＭＯＳ７０において対応する接地電極７２もやはり接地電位に保持される。
図１は、本発明の実施の形態１における検出装置１００を示す断面図である。本実施の形態の特徴は、読み出し回路を構成するＣＭＯＳ７０の電極７１上に位置する接合バンプ７９の基部の構造にあり、全体の構成の概要を説明した後に詳述する。
受光素子アレイ５０は、ｎ型ＩｎＰ基板１／ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓバッファ層２／受光層（光吸収層）３／拡散濃度分布調整層１４／ＩｎＰキャップ層４、の積層体に形成されている。各受光素子では、ｐ型不純物の亜鉛（Ｚｎ）が選択拡散されてｐ型領域６が形成され、ｐ型領域６の先端部にｐｎ接合１５が形成されている。
画素Ｐを構成する受光素子の主体をなすｐ型領域６は、隣り合うｐ型領域とは選択拡散されていない領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ５０を得ることができる。
受光層３は、波長１μｍ〜３μｍに受光感度を持てば、どのような化合物半導体でもよい。たとえばＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、ＩｎＧａＡｓＮＳｂなどのうちのいずれを用いてもよいが、本実施の形態では、タイプ２の多重量子井戸構造（ＭＱＷ：Multi-Quantum Well）の例について示している。図１において、受光層３がタイプ２のＭＱＷの場合には、ｐ型不純物である亜鉛（Ｚｎ）を拡散するとき、ＭＱＷにおけるＺｎ濃度を所定レベル以下に抑制するために、拡散濃度分布調整層１４をＩｎＰキャップ層４の側に設ける。受光層３をタイプ２のＭＱＷとする場合の具体的構造については、あとで説明する。
ハイブリッド検出装置１００の読み出し回路は、読み出し電極７１を有するＣＭＯＳ(Complimentary Metal Oxide Semiconductor)７０によって構成される。
光が入射される入射面となるＩｎＰ基板１の裏面にはＳｉＯＮ膜の反射防止膜３５が配置されている。また、ｐ型領域６の形成のための選択拡散に用いられたＳｉＮの選択拡散マスクパターン３６は、そのまま残される。さらに、選択拡散マスクパターン３６の開口部またはＩｎＰキャップ層４の表面、および当該選択拡散マスクパターン３６を被覆するポリイミド樹脂等の保護膜４３が設けられている。
受光素子アレイ５０において、各ｐ型領域６は画素Ｐの主部分に対応しており、ｐ側電極１１は画素電極となる。すべての画素電極１１に対するｎ側電極１２は、共通の接地電位に保持され、ＣＭＯＳ７０において対応する接地電極７２もやはり接地電位に保持される。
１．ＣＭＯＳ７０の接合バンプ７９
ＣＭＯＳ７０は、電極７１に対応する部分に開口部７８があけられた保護膜７４で被覆され、その保護膜７４と開口部７８を共通にして、保護膜７４に接して樹脂膜７５が保護膜７４を該保護膜７４の端面も含めて被覆している。したがって、樹脂膜７５は、開口部７８の壁面を覆っている。この開口部７８にカップ状金属Ｋが位置して電極７１と導電接続している。カップ状金属Ｋを充填して該カップ状金属Ｋから突き出るように、接合バンプ７９が設けられている。ＣＭＯＳ７０に設けられた接合バンプ７９は、受光素子アレイ５０のｐ側電極１１上に形成された接合バンプ９と圧着されて導電接続している。受光素子アレイ５０のｐ側電極１１上に設けられた接合バンプ９は、フォトリソグラフィ法を用いて気相プロセスで形成されたものである。気相プロセスで接合バンプ９を形成した場合、受光素子アレイ５０の受光層３やキャップ層４等の結晶性に影響を及ぼさない。
図２は、図１に示す検出装置１００における接合バンプ９，７９の拡大図である。ＣＭＯＳ７０における接合バンプ７９は、カップ状金属Ｋを充填するように位置するのでカップ状金属Ｋと大きな接触面積を持ち、かつ電解めっきで形成されているので、接合バンプ７９とカップ状金属Ｋとの接触抵抗を非常に小さく、かつ、接合バンプ７９とカップ状金属Ｋとの接合強度を高くすることができる。電解めっきで形成されたものか、気相プロセスで形成されたものかは、断面のミクロ組織を光学顕微鏡等で観察することで容易に特定することができる。また、外観検査でも容易に特定することができる。
電極が載置される層は、ＣＭＯＳ本体７０ａの表層であり、保護膜７４によって被覆されている。ＣＭＯＳ本体７０ａの表面は、保護膜７４上に位置する樹脂層７５の底面よりもさらに後退した位置にある。保護膜７４の厚み分だけ後退している。このためカップ状金属Ｋの壁面（筒状部）は高さまたは深さ、すなわち樹脂層７５の表面（上面）７５ｓから電極７９までの距離、が大きくなり、上述のように、カップ状金属Ｋと接合バンプ７９とは大きな接触面積を持つ。
カップ状金属Ｋは、既存の方法により非酸化性雰囲気で成膜されるので、電極との導電性は問題なく良好であり、また接合強度を大きくすることができる。この結果、接合バンプ７９と電極７１との導電性を良好にして、かつ高い接合強度を得ることができる。
なお、電極７１は、開口部７８において、載置される層またはＣＭＯＳ本体７０ａの表面から平坦面を露出させる電極でもよいし、載置される層から突き出る形状の電極でもよい。接合バンプ７９は、各種形状の電極を覆いながらカップ状金属Ｋを充填してさらにカップ状金属Ｋから突き出る部分を有する形態をとる。カップ状金属Ｋから大きく突き出てもよく、たとえば実施の形態２における接合バンプとして好適に用いることができる。
ＣＭＯＳ７０は、電極７１に対応する部分に開口部７８があけられた保護膜７４で被覆され、その保護膜７４と開口部７８を共通にして、保護膜７４に接して樹脂膜７５が保護膜７４を該保護膜７４の端面も含めて被覆している。したがって、樹脂膜７５は、開口部７８の壁面を覆っている。この開口部７８にカップ状金属Ｋが位置して電極７１と導電接続している。カップ状金属Ｋを充填して該カップ状金属Ｋから突き出るように、接合バンプ７９が設けられている。ＣＭＯＳ７０に設けられた接合バンプ７９は、受光素子アレイ５０のｐ側電極１１上に形成された接合バンプ９と圧着されて導電接続している。受光素子アレイ５０のｐ側電極１１上に設けられた接合バンプ９は、フォトリソグラフィ法を用いて気相プロセスで形成されたものである。気相プロセスで接合バンプ９を形成した場合、受光素子アレイ５０の受光層３やキャップ層４等の結晶性に影響を及ぼさない。
図２は、図１に示す検出装置１００における接合バンプ９，７９の拡大図である。ＣＭＯＳ７０における接合バンプ７９は、カップ状金属Ｋを充填するように位置するのでカップ状金属Ｋと大きな接触面積を持ち、かつ電解めっきで形成されているので、接合バンプ７９とカップ状金属Ｋとの接触抵抗を非常に小さく、かつ、接合バンプ７９とカップ状金属Ｋとの接合強度を高くすることができる。電解めっきで形成されたものか、気相プロセスで形成されたものかは、断面のミクロ組織を光学顕微鏡等で観察することで容易に特定することができる。また、外観検査でも容易に特定することができる。
電極が載置される層は、ＣＭＯＳ本体７０ａの表層であり、保護膜７４によって被覆されている。ＣＭＯＳ本体７０ａの表面は、保護膜７４上に位置する樹脂層７５の底面よりもさらに後退した位置にある。保護膜７４の厚み分だけ後退している。このためカップ状金属Ｋの壁面（筒状部）は高さまたは深さ、すなわち樹脂層７５の表面（上面）７５ｓから電極７９までの距離、が大きくなり、上述のように、カップ状金属Ｋと接合バンプ７９とは大きな接触面積を持つ。
カップ状金属Ｋは、既存の方法により非酸化性雰囲気で成膜されるので、電極との導電性は問題なく良好であり、また接合強度を大きくすることができる。この結果、接合バンプ７９と電極７１との導電性を良好にして、かつ高い接合強度を得ることができる。
なお、電極７１は、開口部７８において、載置される層またはＣＭＯＳ本体７０ａの表面から平坦面を露出させる電極でもよいし、載置される層から突き出る形状の電極でもよい。接合バンプ７９は、各種形状の電極を覆いながらカップ状金属Ｋを充填してさらにカップ状金属Ｋから突き出る部分を有する形態をとる。カップ状金属Ｋから大きく突き出てもよく、たとえば実施の形態２における接合バンプとして好適に用いることができる。
また、製造方法において詳述するが、電極７９に対応する部分に局在させてカップ状金属Ｋを形成する際に、樹脂層７５全体を被覆するシード金属層の電極対応以外の部分をドライエッチングする。このとき、樹脂層７５がシード金属層の下地としてあるので、ダメージがＣＭＯＳ７０に発生することはない。すなわちドライエッチングでカップ状金属Ｋを形成するとき、樹脂層７５がダメージ防止膜として機能する。この結果、上記のドライエッチングを行いながら、ダメージを回避して鮮明な画像または信号を得ることができる。
接合バンプ７９は、深さが大きいカップ状金属Ｋを充填するので根本の位置および形状が厳密であり、かつその金属層のカップに取り囲まれ、かつ、接合バンプ７９を形成するときカップ状金属Ｋおよびレジストパターンにガイドされて成長する（レジストパターンの成長ガイドについては製造方法で詳細に説明する）。このため、接合バンプ７９全体の形状および位置の逸脱度を小さくでき、すなわち高精度とでき、ファインピッチの電極７１の配列において、隣り合う電極７１同士の短絡などを防止することができる。
また、接合バンプ７９の根本がカップ状金属Ｋを電極として電解めっきで形成されるので、深い根本が堅固に固定され（アンカー効果に類似の効果）、圧着などにおいて、熱圧着の相手との接触などの際に簡単に傾くことが無く、圧着を安定に遂行するのに役立つことができる。さらに電解めっきによれば、成膜速度が大きいので容易に短時間で接合バンプを形成することができる。
また、接合バンプ７９の根本がカップ状金属Ｋを電極として電解めっきで形成されるので、深い根本が堅固に固定され（アンカー効果に類似の効果）、圧着などにおいて、熱圧着の相手との接触などの際に簡単に傾くことが無く、圧着を安定に遂行するのに役立つことができる。さらに電解めっきによれば、成膜速度が大きいので容易に短時間で接合バンプを形成することができる。
２．製造方法
図３および図４は、本実施の形態の検出装置１００におけるＣＭＯＳ７０上の接合バンプ７９の製造方法を示す図である。まず、ＣＭＯＳ本体７０ａの表層に露出する電極７１を有するＣＭＯＳ７０を準備する。このＣＭＯＳ７０では、電極７１に対応する部分に開口部を有する保護膜７４が、ＣＭＯＳ本体７０ａの表面を被覆する。次いで、図３（ａ）に示すように、保護膜７４の全体を厚み１μｍ〜２μｍ程度の樹脂層７５で被覆する。樹脂層には、ポリイミド樹脂またはＢＣＢ樹脂からなる感光性樹脂を用いることができる。次いで図３（ｂ）に示すように、電極７１に対応する部分の樹脂層７５を、フォトリソプロセスにより現像して除いて開口部７８を設ける。ポリイミドおよびＢＣＢは感光性樹脂であり、感光して現像することで、開口部７８をあけることができる。開口部７８は、外部に断面が大きくなるようなテーパを付けることが望ましい。樹脂層７５にポリイミド樹脂を用いたときに、適切なテーパを形成するための開口部形成の条件は、たとえば、感光性ポリイミド樹脂の場合、１０００ｒｐｍ〜２０００ｒｐｍで塗布、プリベーク３０分間、露光１０００ｍＪ／ｃｍ２、現像時間７分間〜１０分間（温度２０℃〜２１℃）、キュア３００℃〜３２０℃ で３０分間、である。
次いで、図３（ｃ）に示すように、開口部７８を含めて樹脂層７５を被覆するように、シード金属層７７を形成する。シード金属層７７の金属は、Ｔｉ／Ｗ、Ｔｉ／Ｐｔ／Ａｕなどで形成するのがよい。シード金属層の形成方法は、スパッタリング法、電子ビーム蒸着法などの既存の任意の方法を用いることができる。このシード金属層７７は、個々のカップ状金属に分ける前のシート状にあるとき、電解めっきの電極として用いることができる。電解めっきの電解液が開口部に露出する凹状またはカップ状のシード金属層７７に接しており、その接した部分を電極（アノード）として電気化学反応を生じてＩｎ層を生成する。
次いで、図４（ａ）に示すように、開口部７８を共通にしたレジストパターンＭを形成する。レジストパターンＭの厚みは、レジストパターンＭの上面が、接合バンプ７９の先端部の位置より高くなるような厚みとする。たとえば厚み１０μｍのレジストパターンＭを設ける。次いで、シード金属層７７を一方の電極（アノード）として、他方の電極（カソード）にインジウム等を用いて、電解めっきにより、レジストパターンＭから露出する部分、すなわち開口部７８のシード金属層７７にインジウム等の接合バンプ７９を成長させる。接合バンプ７９は、開口部７８に露出するシード金属層７７から成長を始め、シード金属層７７の開口部または凹部から突き出る部分が生じるまで成長させる。図４（ｂ）に示すように、レジストパターンＭの開口部に接合バンプ７９の先端が収まる時点で、電解めっきを終了させるのがよい。このレジストパターンＭの開口部は、接合バンプ７９の成長の非常に強力なガイドとなり、接合バンプ７９を高精度で形成することができる。このため本実施の形態の接合バンプの構成７９，７５，Ｋを、ファインピッチの受光素子アレイなどに用いることで、短絡のない高品位の画像を得ることができる。
次いで、図４（ｃ）に示すように、レジストパターンＭを除去して、シード金属層７７の開口部７８以外の箇所をドライエッチングによって除去する。ドライエッチングは、樹脂層７５がない場合、ＣＭＯＳ本体７０ａにダメージを与えるおそれがある。しかし、本発明では樹脂層７５がシード金属層７７の下地として配置されるので、ＣＭＯＳ本体７０ａへのダメージは防止することができる。さらに、このドライエッチングによって、樹脂層７５の表面７５ｓは大きな粗度を持つようになる。この大きな粗度は、Ｒａ＝０．５μｍ〜１μｍである。このような粗度をもたらすドライエッチングの条件は、パワー２００Ｗ〜５００Ｗ、圧力１Ｐａ〜３Ｐａである。
このあと、ＣＭＯＳ７０は、気相プロセスでｐ側電極１１上に接合バンプ９を設けた受光素子アレイ５０と、接合バンプ同士９，７９を対向させて、加熱雰囲気または常温で圧着させて、接合を遂行する。
図３および図４は、本実施の形態の検出装置１００におけるＣＭＯＳ７０上の接合バンプ７９の製造方法を示す図である。まず、ＣＭＯＳ本体７０ａの表層に露出する電極７１を有するＣＭＯＳ７０を準備する。このＣＭＯＳ７０では、電極７１に対応する部分に開口部を有する保護膜７４が、ＣＭＯＳ本体７０ａの表面を被覆する。次いで、図３（ａ）に示すように、保護膜７４の全体を厚み１μｍ〜２μｍ程度の樹脂層７５で被覆する。樹脂層には、ポリイミド樹脂またはＢＣＢ樹脂からなる感光性樹脂を用いることができる。次いで図３（ｂ）に示すように、電極７１に対応する部分の樹脂層７５を、フォトリソプロセスにより現像して除いて開口部７８を設ける。ポリイミドおよびＢＣＢは感光性樹脂であり、感光して現像することで、開口部７８をあけることができる。開口部７８は、外部に断面が大きくなるようなテーパを付けることが望ましい。樹脂層７５にポリイミド樹脂を用いたときに、適切なテーパを形成するための開口部形成の条件は、たとえば、感光性ポリイミド樹脂の場合、１０００ｒｐｍ〜２０００ｒｐｍで塗布、プリベーク３０分間、露光１０００ｍＪ／ｃｍ２、現像時間７分間〜１０分間（温度２０℃〜２１℃）、キュア３００℃〜３２０℃ で３０分間、である。
次いで、図３（ｃ）に示すように、開口部７８を含めて樹脂層７５を被覆するように、シード金属層７７を形成する。シード金属層７７の金属は、Ｔｉ／Ｗ、Ｔｉ／Ｐｔ／Ａｕなどで形成するのがよい。シード金属層の形成方法は、スパッタリング法、電子ビーム蒸着法などの既存の任意の方法を用いることができる。このシード金属層７７は、個々のカップ状金属に分ける前のシート状にあるとき、電解めっきの電極として用いることができる。電解めっきの電解液が開口部に露出する凹状またはカップ状のシード金属層７７に接しており、その接した部分を電極（アノード）として電気化学反応を生じてＩｎ層を生成する。
次いで、図４（ａ）に示すように、開口部７８を共通にしたレジストパターンＭを形成する。レジストパターンＭの厚みは、レジストパターンＭの上面が、接合バンプ７９の先端部の位置より高くなるような厚みとする。たとえば厚み１０μｍのレジストパターンＭを設ける。次いで、シード金属層７７を一方の電極（アノード）として、他方の電極（カソード）にインジウム等を用いて、電解めっきにより、レジストパターンＭから露出する部分、すなわち開口部７８のシード金属層７７にインジウム等の接合バンプ７９を成長させる。接合バンプ７９は、開口部７８に露出するシード金属層７７から成長を始め、シード金属層７７の開口部または凹部から突き出る部分が生じるまで成長させる。図４（ｂ）に示すように、レジストパターンＭの開口部に接合バンプ７９の先端が収まる時点で、電解めっきを終了させるのがよい。このレジストパターンＭの開口部は、接合バンプ７９の成長の非常に強力なガイドとなり、接合バンプ７９を高精度で形成することができる。このため本実施の形態の接合バンプの構成７９，７５，Ｋを、ファインピッチの受光素子アレイなどに用いることで、短絡のない高品位の画像を得ることができる。
次いで、図４（ｃ）に示すように、レジストパターンＭを除去して、シード金属層７７の開口部７８以外の箇所をドライエッチングによって除去する。ドライエッチングは、樹脂層７５がない場合、ＣＭＯＳ本体７０ａにダメージを与えるおそれがある。しかし、本発明では樹脂層７５がシード金属層７７の下地として配置されるので、ＣＭＯＳ本体７０ａへのダメージは防止することができる。さらに、このドライエッチングによって、樹脂層７５の表面７５ｓは大きな粗度を持つようになる。この大きな粗度は、Ｒａ＝０．５μｍ〜１μｍである。このような粗度をもたらすドライエッチングの条件は、パワー２００Ｗ〜５００Ｗ、圧力１Ｐａ〜３Ｐａである。
このあと、ＣＭＯＳ７０は、気相プロセスでｐ側電極１１上に接合バンプ９を設けた受光素子アレイ５０と、接合バンプ同士９，７９を対向させて、加熱雰囲気または常温で圧着させて、接合を遂行する。
３．樹脂層７５
上述のように、ＣＭＯＳ７０の読み出し電極７１上の接合バンプ７９の基部は、次の構成によってできている。
ＣＭＯＳ本体７０ａの表面／保護膜７４／樹脂層７５／開口部７８におけるカップ状金属Ｋ
図２に示すように、樹脂層７５の表面７５ｓは、受光素子アレイ５０と対面している。受光素子アレイ５０の基板裏面入射の場合、画素を構成する部分に入射される光は、本体部５０ａの受光層３において一定の変換効率で光電荷に変換され、読み取り電極７１で読み取られる。しかし、変換されない光は、上述の選択拡散マスクパターン３６やパッシベーション膜４３を通り抜けて、樹脂層７５に到達する。仮に、樹脂層７５が平滑な表面である場合、樹脂層７５に到達した光は、樹脂層７５の表面で反射して、受光素子アレイ５０に戻り、たとえば隣の受光素子または画素において一定の割合で光電荷に変換される。すなわち樹脂層７５またはＣＭＯＳ本体７０ａの表面を介したクロストークが発生する。クロストークは、画像の鮮明度または品位を劣化させるので出来る限り抑制する必要がある。
本実施の形態では、上記のように、ドライエッチングによって、樹脂層７５の表面７５ｓは、Ｒａ＝０．５μｍ〜１μｍのような大きな粗度を持つ。このため、図２に示すように、受光素子アレイ５０の側から選択拡散マスクパターン３６やパッシベーション膜４３を通り抜けてきた光が到達しても、大きな粗度のためにまともな反射をすることなく、表面７５ｓにおいて散乱する。このため受光素子アレイ５０の側に戻る光を大きく抑制することができ、クロストークを大幅になくすことができる。樹脂層７５は簡単な構成ながら電極同士の接合バンプを介在させた接合では、多様で重要な作用を発揮する。樹脂層７５について主要な作用効果をまとめると、次のようになる。
（Ｅ１）シード金属層７７をドライエッチングして、カップ状金属Ｋを形成するとき、本体部７０ａへのダメージを防止する。
（Ｅ２）樹脂層７５の厚みを大きくとることで、カップ状金属Ｋと接合バンプ７９との接触抵抗を小さくし、かつ、カップ状金属Ｋと接合バンプ７９との接合強度を大きくする。要は、樹脂層７５の厚みは、カップ状金属Ｋの深さの大きな部分を占める（全てではないが）。
（Ｅ３）検出装置に組み上げたとき、樹脂層７５の表面７５ｓの粗度を大きくすることで、受光素子アレイ５０におけるクロストークを大幅に抑制することができる。
上述のように、ＣＭＯＳ７０の読み出し電極７１上の接合バンプ７９の基部は、次の構成によってできている。
ＣＭＯＳ本体７０ａの表面／保護膜７４／樹脂層７５／開口部７８におけるカップ状金属Ｋ
図２に示すように、樹脂層７５の表面７５ｓは、受光素子アレイ５０と対面している。受光素子アレイ５０の基板裏面入射の場合、画素を構成する部分に入射される光は、本体部５０ａの受光層３において一定の変換効率で光電荷に変換され、読み取り電極７１で読み取られる。しかし、変換されない光は、上述の選択拡散マスクパターン３６やパッシベーション膜４３を通り抜けて、樹脂層７５に到達する。仮に、樹脂層７５が平滑な表面である場合、樹脂層７５に到達した光は、樹脂層７５の表面で反射して、受光素子アレイ５０に戻り、たとえば隣の受光素子または画素において一定の割合で光電荷に変換される。すなわち樹脂層７５またはＣＭＯＳ本体７０ａの表面を介したクロストークが発生する。クロストークは、画像の鮮明度または品位を劣化させるので出来る限り抑制する必要がある。
本実施の形態では、上記のように、ドライエッチングによって、樹脂層７５の表面７５ｓは、Ｒａ＝０．５μｍ〜１μｍのような大きな粗度を持つ。このため、図２に示すように、受光素子アレイ５０の側から選択拡散マスクパターン３６やパッシベーション膜４３を通り抜けてきた光が到達しても、大きな粗度のためにまともな反射をすることなく、表面７５ｓにおいて散乱する。このため受光素子アレイ５０の側に戻る光を大きく抑制することができ、クロストークを大幅になくすことができる。樹脂層７５は簡単な構成ながら電極同士の接合バンプを介在させた接合では、多様で重要な作用を発揮する。樹脂層７５について主要な作用効果をまとめると、次のようになる。
（Ｅ１）シード金属層７７をドライエッチングして、カップ状金属Ｋを形成するとき、本体部７０ａへのダメージを防止する。
（Ｅ２）樹脂層７５の厚みを大きくとることで、カップ状金属Ｋと接合バンプ７９との接触抵抗を小さくし、かつ、カップ状金属Ｋと接合バンプ７９との接合強度を大きくする。要は、樹脂層７５の厚みは、カップ状金属Ｋの深さの大きな部分を占める（全てではないが）。
（Ｅ３）検出装置に組み上げたとき、樹脂層７５の表面７５ｓの粗度を大きくすることで、受光素子アレイ５０におけるクロストークを大幅に抑制することができる。
４．受光素子アレイ５０
本実施の形態におけるフォトダイオードアレイ５０の受光層３について詳しく説明する。図１において、各画素の受光素子Ｐは、ＩｎＰ基板１の上に次の構成のＩＩＩ−Ｖ族半導体積層構造（エピタキシャルウエハ）を有する。
（ＩｎＰ基板１／ｎ型バッファ層２／タイプ２のＩｎＧａＡｓとＧａＡｓＳｂとのＭＱＷの受光層３／拡散濃度分布調整層１４／ＩｎＰキャップ層４）
ＩｎＰキャップ層４からＭＱＷの受光層３にまで届くように位置するｐ型領域６は、ＳｉＮ膜の選択拡散マスクパターン３６の開口部から、ｐ型不純物のＺｎが選択拡散されることで形成される。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記ＳｉＮ膜の選択拡散マスクパターン３６を用いて拡散することによって実現される。周囲限定されるため、ｐ型領域６は選択拡散されていない領域によって隔てられる。ｎ型バッファ層２を形成する半導体は、ＩｎＰでもＩｎＧａＡｓでもよい。
画素電極のｐ側電極１１は、オーミック接触をとり、かつ所定レベルの強度を備える上で、Ａｕ／Ｚｎ／Ａｕ／Ｔｉ／Ａｕによって形成するのがよい。またＩｎＰ基板１にはＡｕＧｅＮｉ／Ｔｉ／Ａｕのｎ側電極１２が、オーミック接触するように設けられている（図１参照）。
本実施の形態におけるフォトダイオードアレイ５０の受光層３について詳しく説明する。図１において、各画素の受光素子Ｐは、ＩｎＰ基板１の上に次の構成のＩＩＩ−Ｖ族半導体積層構造（エピタキシャルウエハ）を有する。
（ＩｎＰ基板１／ｎ型バッファ層２／タイプ２のＩｎＧａＡｓとＧａＡｓＳｂとのＭＱＷの受光層３／拡散濃度分布調整層１４／ＩｎＰキャップ層４）
ＩｎＰキャップ層４からＭＱＷの受光層３にまで届くように位置するｐ型領域６は、ＳｉＮ膜の選択拡散マスクパターン３６の開口部から、ｐ型不純物のＺｎが選択拡散されることで形成される。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記ＳｉＮ膜の選択拡散マスクパターン３６を用いて拡散することによって実現される。周囲限定されるため、ｐ型領域６は選択拡散されていない領域によって隔てられる。ｎ型バッファ層２を形成する半導体は、ＩｎＰでもＩｎＧａＡｓでもよい。
画素電極のｐ側電極１１は、オーミック接触をとり、かつ所定レベルの強度を備える上で、Ａｕ／Ｚｎ／Ａｕ／Ｔｉ／Ａｕによって形成するのがよい。またＩｎＰ基板１にはＡｕＧｅＮｉ／Ｔｉ／Ａｕのｎ側電極１２が、オーミック接触するように設けられている（図１参照）。
タイプ２のＭＱＷの受光層３には、上記のｐ型領域６の境界フロントに対応する位置にｐｎ接合１５が形成され、上記の接合バンプ９およびｎ側電極１２間に逆バイアス電圧を印加することにより、ｎ型不純物濃度が低い側（ｎ型不純物バックグラウンド）により広く空乏層を生じる。
タイプ２のＭＱＷの受光層３におけるバックグラウンドは、ｎ型不純物濃度（キャリア濃度）で５×１０１５／ｃｍ３程度またはそれ以下である。そして、ｐｎ接合の位置１５は、ＭＱＷの受光層３のバックグラウンド（ｎ型キャリア濃度）と、ｐ型不純物のＺｎの濃度プロファイルとの交点で決まる。ＭＱＷの受光層３が、ｐ型不純物の選択拡散導入によって、結晶性を損なわれないようにした上で接合バンプ９との電気伝導性を良好にするために、受光層３とキャップ層４との間に、拡散濃度分布調整層１４を挿入するのがよい。拡散濃度分布調整層１４内のキャップ層４の側の厚み部分では、Ｚｎ濃度を高くして、受光層３の側の厚み部分ではＺｎ濃度を、上記のように低めにする。拡散濃度分布調整層１４内では、ＩｎＰキャップ層４の表面から選択拡散されたｐ型不純物の濃度が、ＩｎＰキャップ層４側における１×１０１８／ｃｍ３以上の高濃度から受光層側にかけて急峻に低下するようにする。この拡散濃度分布調整層１４はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分（受光層側の所定厚み部分）があっても電気抵抗が大きくなりにくいＩｎ０．５３Ｇａ０．４７Ａｓで形成するのがよい。拡散濃度分布調整層１４はなくてもよいが、ＭＱＷの受光層３の結晶性を良好にするためには、拡散濃度分布調整層１４はあったほうがよい。
上記のような拡散濃度分布調整層１４の挿入によって、受光層３内では、Ｚｎ濃度は５×１０１６／ｃｍ３以下の不純物濃度を容易に安定して実現することができる。本発明が対象とする受光素子アレイ５０は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層４には、受光層３のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層４には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるＩｎＰが用いられる。ＩｎＰとほぼ同じバンドギャップエネルギを有するＩｎＡｌＡｓを用いてもよい。
タイプ２のＭＱＷの受光層３におけるバックグラウンドは、ｎ型不純物濃度（キャリア濃度）で５×１０１５／ｃｍ３程度またはそれ以下である。そして、ｐｎ接合の位置１５は、ＭＱＷの受光層３のバックグラウンド（ｎ型キャリア濃度）と、ｐ型不純物のＺｎの濃度プロファイルとの交点で決まる。ＭＱＷの受光層３が、ｐ型不純物の選択拡散導入によって、結晶性を損なわれないようにした上で接合バンプ９との電気伝導性を良好にするために、受光層３とキャップ層４との間に、拡散濃度分布調整層１４を挿入するのがよい。拡散濃度分布調整層１４内のキャップ層４の側の厚み部分では、Ｚｎ濃度を高くして、受光層３の側の厚み部分ではＺｎ濃度を、上記のように低めにする。拡散濃度分布調整層１４内では、ＩｎＰキャップ層４の表面から選択拡散されたｐ型不純物の濃度が、ＩｎＰキャップ層４側における１×１０１８／ｃｍ３以上の高濃度から受光層側にかけて急峻に低下するようにする。この拡散濃度分布調整層１４はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分（受光層側の所定厚み部分）があっても電気抵抗が大きくなりにくいＩｎ０．５３Ｇａ０．４７Ａｓで形成するのがよい。拡散濃度分布調整層１４はなくてもよいが、ＭＱＷの受光層３の結晶性を良好にするためには、拡散濃度分布調整層１４はあったほうがよい。
上記のような拡散濃度分布調整層１４の挿入によって、受光層３内では、Ｚｎ濃度は５×１０１６／ｃｍ３以下の不純物濃度を容易に安定して実現することができる。本発明が対象とする受光素子アレイ５０は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層４には、受光層３のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層４には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるＩｎＰが用いられる。ＩｎＰとほぼ同じバンドギャップエネルギを有するＩｎＡｌＡｓを用いてもよい。
受光層３は、タイプ２のＭＱＷを用いるのがよい。タイプ１の量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限（カットオフ波長）が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる（直接遷移）。この場合、カットオフ波長をより長波長域まで拡大する材料は、ＩＩＩ−Ｖ族化合物半導体内で、非常に限定される。これに対して、タイプ２のＭＱＷでは、フェルミエネルギを共通にして異なる２種の半導体層が交互に積層されたとき、第１の半導体の伝導帯と、第２の半導体の価電子帯とのエネルギ差が、受光感度の波長上限（カットオフ波長）を決める。すなわち、光による電子または正孔の遷移は、第２の半導体の価電子帯と、第１の半導体の伝導帯との間で行われる（間接遷移）。このため、第２の半導体の価電子帯のエネルギを、第１の半導体の価電子帯より高くし、かつ第１の半導体の伝導帯のエネルギを、第２の半導体の伝導帯のエネルギより低くすることにより、１つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
上述のように、選択拡散マスクパターン３６を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してｐ型不純物を拡散導入するので、上記のｐｎ接合１５は受光素子の端面に露出しない。図１に示すように、画素Ｐが、複数個、素子分離溝なしに配列されている。上述のように、画素Ｐの内側にｐ型領域６が限定され、隣接する画素Ｐとは選択拡散されていない領域に隔てられることで、確実に区分けされている。この結果、光電流のリークは抑制される。
ＩｎＰ基板１上に、２μｍ厚みのｎ型ＩｎＧａＡｓバッファ層２（またはｎ型ＩｎＰバッファ層２）を成膜する。次いで、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）または（ＩｎＧａＡｓＮ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層３を形成する。ＩｎＰと格子整合するようＩｎＧａＡｓの組成はＩｎ0.53Ｇａ0.47Ａｓとし、ＧａＡｓＳｂの組成はＧａＡｓ0.52Ｓｂ0.48とする。これにより格子整合度（｜Δａ／ａ｜：ただし、ａはＩｎＰ基板の格子定数、Δａ＝ａｉ−ａ（ａｉは各層の格子定数）は、ＩｎＰ基板との間の格子定数差）を０．００２以下とすることができる。
単位量子井戸構造を形成する、ＩｎＧａＡｓ層の厚みは５ｎｍ、またＧａＡｓＳｂ層の厚みは５ｎｍであり、ペア数（単位量子井戸の繰り返し数）は２５０である。次いで、受光層３の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層１４として、厚み１μｍのＩｎ０．５３Ｇａ０．４７Ａｓ層をエピタキシャル成長し、次いで、最後に厚み１μｍのＩｎＰキャップ層４をエピタキシャル成長する。上記の受光層３、拡散濃度分布調整層１４は、ともにＭＢＥ(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、ＩｎＰキャップ層４は、ＭＢＥ法でエピタキシャル成長してもよいし、拡散濃度分布調整層１４を成長させた後、ＭＢＥ装置から取り出して、ＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
ＩｎＰ基板１上に、２μｍ厚みのｎ型ＩｎＧａＡｓバッファ層２（またはｎ型ＩｎＰバッファ層２）を成膜する。次いで、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）または（ＩｎＧａＡｓＮ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層３を形成する。ＩｎＰと格子整合するようＩｎＧａＡｓの組成はＩｎ0.53Ｇａ0.47Ａｓとし、ＧａＡｓＳｂの組成はＧａＡｓ0.52Ｓｂ0.48とする。これにより格子整合度（｜Δａ／ａ｜：ただし、ａはＩｎＰ基板の格子定数、Δａ＝ａｉ−ａ（ａｉは各層の格子定数）は、ＩｎＰ基板との間の格子定数差）を０．００２以下とすることができる。
単位量子井戸構造を形成する、ＩｎＧａＡｓ層の厚みは５ｎｍ、またＧａＡｓＳｂ層の厚みは５ｎｍであり、ペア数（単位量子井戸の繰り返し数）は２５０である。次いで、受光層３の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層１４として、厚み１μｍのＩｎ０．５３Ｇａ０．４７Ａｓ層をエピタキシャル成長し、次いで、最後に厚み１μｍのＩｎＰキャップ層４をエピタキシャル成長する。上記の受光層３、拡散濃度分布調整層１４は、ともにＭＢＥ(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、ＩｎＰキャップ層４は、ＭＢＥ法でエピタキシャル成長してもよいし、拡散濃度分布調整層１４を成長させた後、ＭＢＥ装置から取り出して、ＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
ｎ側電極１２はｎ型ＩｎＰ基板１にオーミック接触している。ＩｎＰ基板１をｎ型導電性にするには、Ｓｉ等のｎ型不純物を所定レベル以上含ませるのがよい。たとえばＳｉなどｎ型ドーパントを１×１０１７／ｃｍ３程度またはそれ以上含むものがよい。
ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２のＭＱＷの受光層３、ＩｎＧａＡｓの拡散濃度分布調整層１４、ＩｎＰキャップ層４は、ノンドープが望ましいが、Ｓｉなどｎ型ドーパントを極微量（たとえば２×１０１５／ｃｍ３程度）ドーピングしてもよい。
ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２のＭＱＷの受光層３、ＩｎＧａＡｓの拡散濃度分布調整層１４、ＩｎＰキャップ層４は、ノンドープが望ましいが、Ｓｉなどｎ型ドーパントを極微量（たとえば２×１０１５／ｃｍ３程度）ドーピングしてもよい。
図１において、ｐｎ接合１５は、次のように、広く解釈されるべきである。受光層３内において、ｐ型不純物元素Ｚｎが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域（ｉ領域と呼ばれる）であり、上記拡散導入されたｐ型領域６と当該ｉ領域との間に形成される接合をも含むものである。すなわち上記のｐｎ接合は、ｐｉ接合などであってもよく、さらに、これらｐｉ接合におけるｐ濃度が非常に低い場合も含むものである。図１においてｐｎ接合１５が拡散濃度分布調整層１４内に表示されているが、上記のように、受光層３ではＺｎ濃度を低くしなければならず、実際はごく低い濃度のＺｎが受光層３にまで届いて、そこで上述のｐｎ接合またはｐｉ接合を形成している。図１のｐｎ接合１５はｐ型不純物濃度が所定レベル以上ある範囲の境界を示している。
上述のように、ＩｎＰキャップ層４の表面に形成したＳｉＮ選択拡散マスクパターン３６を用いて、その開口部からＺｎを選択拡散してＩｎＧａＡｓ／ＧａＡｓＳｂのＭＱＷの受光層３内に届くようにｐ型領域６を形成する。ｐ型領域６のフロント先端部がｐｎ接合１５を形成する。このとき、Ｚｎ濃度が１×１０１８／ｃｍ３程度以上の高濃度領域は、ＩｎＧａＡｓ拡散濃度分布調整層１４内に限定されるようにするのがよい。すなわち、上記高濃度不純物分布は、ＩｎＰキャップ層４の表面から深さ方向に、ＩｎＧａＡｓ拡散濃度分布調整層１４内にまで連続し、さらに拡散濃度分布調整層１４内のより深い位置で５×１０１６／ｃｍ３以下に低下するようにする。ｐｎ接合１５の近傍におけるＺｎ濃度分布は、傾斜型接合を示すような分布になっている。
上記の製造方法によれば、受光素子アレイ５０は、素子分離用のメサエッチングをすることなくＺｎの選択拡散（受光素子の周縁部の内側になるように平面的に周囲限定した拡散）によって、隣り合う受光素子どうし分離する。すなわち、Ｚｎ選択拡散領域６が１つの画素部Ｐの主要部となるが、Ｚｎが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。
不純物の選択拡散によってｐｎ接合１５を形成する場合、拡散が深さ方向だけでなく横方向（深さ直交方向）にも進行するので、素子間隔を一定以上、狭くすることができない懸念があるが、実際にＺｎの選択拡散を行ってみると、最表面にＩｎＰキャップ層４があり、その下にＩｎＧａＡｓ拡散濃度分布調整層１４が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Ｚｎの選択拡散において、Ｚｎは選択拡散マスクパターン３６の開口径よりも横方向に広がるが、その程度は小さく、図１に示すように、選択拡散マスクパターン３６の開口部よりも少し広がるだけである。
（実施の形態２）
図５は、本発明の実施の形態２における検出装置を示す図である。本実施の形態の検出装置１００では、接合バンプ７９をＣＭＯＳ７０側にのみ設けて、受光素子アレイ５０には設けず、ＣＭＯＳ７０の電極７１上の接合バンプ７９を、直接、受光素子アレイ５０のｐ側電極１１に、圧着により導電接続させる。このために、ＣＭＯＳ７０に形成する接合バンプ７９の高さを大きくする。すなわち、図４（ｂ）に示す電解めっきによる接合バンプ７９を大きく成長させて先端部が高くなるようにする。このためには、レジストパターンＭの厚みを少し大きくとることなどが望ましい。その他の部分の構造は、図１に示す検出装置１００と同じである。
図５は、本発明の実施の形態２における検出装置を示す図である。本実施の形態の検出装置１００では、接合バンプ７９をＣＭＯＳ７０側にのみ設けて、受光素子アレイ５０には設けず、ＣＭＯＳ７０の電極７１上の接合バンプ７９を、直接、受光素子アレイ５０のｐ側電極１１に、圧着により導電接続させる。このために、ＣＭＯＳ７０に形成する接合バンプ７９の高さを大きくする。すなわち、図４（ｂ）に示す電解めっきによる接合バンプ７９を大きく成長させて先端部が高くなるようにする。このためには、レジストパターンＭの厚みを少し大きくとることなどが望ましい。その他の部分の構造は、図１に示す検出装置１００と同じである。
本実施の形態における検出装置１００では、受光素子アレイ５０に接合バンプを設けない。このため、製造工程を簡単化することができる。また、接合バンプ７９は、片側だけであり、その片側の接合バンプ７９は、上記のようにレジストパターンＭの開口部により厳密にガイドされるので、形状および位置が高精度である。仮に、対向して両側に接合バンプがある場合、圧着の際に、接合バンプ同士が真正面から接触しないで、相互にずれて接触して接合バンプに変形が生じる場合がある。このようなすれ違い変形は、両側の接合バンプの精度が良くても生じる。この結果、隣り合う接合バンプ間の短絡などが生じる。本実施の形態では、高精度の接合バンプ７９が片側にのみ配置されるので、上記のような短絡を確実に防止して、高品位の画像を得ることができる。また、樹脂層７５による上記（Ｅ１）〜（Ｅ３）の作用効果を得ることができる。
（実施の形態３）
図６は、本発明の実施の形態３における検出装置を示す図である。本実施の形態の検出装置１００では、受光素子アレイ５０およびＣＭＯＳ７０の両方に、下記の接合バンプ９，７９を設けて、接合バンプ９，７９を圧着した点に特徴を有する。
（受光素子アレイ５０の接合バンプ９）：キャップ層４の表面／選択拡散マスクパターン３６およびパッシベーション膜４３／樹脂層１３／開口部８におけるカップ状金属Ｋ／電解めっきによる接合バンプ９
（ＣＭＯＳ７０の接合バンプ７９）：ＣＭＯＳ本体７０ａの表面／保護膜７４／樹脂層７５／開口部７８におけるカップ状金属Ｋ／電解めっきによる接合バンプ７９
上記の構成の接合バンプ９，７９は、それぞれが、実施の形態１において説明した利点を有する。異なる点は、次の２点である。
１．樹脂層１３，７５において大きな粗度を持つ表面１３ｓ，７５ｓが対向している。すなわち、大きな粗度を持つ表面１３ｓ，７５ｓが並行して位置する。このため、仮に、大きな粗度を持つ表面が一つもない場合にクロストークを生じる光が、受光素子アレイ５０を通り抜けようとしても、まず、最初に受光素子アレイ５０の樹脂層１３の大きな粗度の表面１３ｓで散乱が発生して通過光はＣＭＯＳ７０の側に届きにくい。しかし、少量ではあるが、受光素子アレイ５０を通り抜けてＣＭＯＳ７０に届く光があっても、樹脂層７５の大きな粗度の表面７５ｓによって、さらに確実にクロストークを防止することができる。すなわち、上記のクロストークの抑制をさらに徹底することができる。
２．両方の接合バンプ９，７９ともに電解めっきで形成されるので、容易に背を高くすることができ、しかも、形状および位置が高精度である。このため、接合バンプの先端部の形状を太めにすることで、圧着の押しのストロークを大きくすることなく、先端部同士を擦り合わせることで圧着を完成することができる。すなわち、接合バンプの乱れなく、短絡などを生じることなく、簡単に接合することができる。
図６は、本発明の実施の形態３における検出装置を示す図である。本実施の形態の検出装置１００では、受光素子アレイ５０およびＣＭＯＳ７０の両方に、下記の接合バンプ９，７９を設けて、接合バンプ９，７９を圧着した点に特徴を有する。
（受光素子アレイ５０の接合バンプ９）：キャップ層４の表面／選択拡散マスクパターン３６およびパッシベーション膜４３／樹脂層１３／開口部８におけるカップ状金属Ｋ／電解めっきによる接合バンプ９
（ＣＭＯＳ７０の接合バンプ７９）：ＣＭＯＳ本体７０ａの表面／保護膜７４／樹脂層７５／開口部７８におけるカップ状金属Ｋ／電解めっきによる接合バンプ７９
上記の構成の接合バンプ９，７９は、それぞれが、実施の形態１において説明した利点を有する。異なる点は、次の２点である。
１．樹脂層１３，７５において大きな粗度を持つ表面１３ｓ，７５ｓが対向している。すなわち、大きな粗度を持つ表面１３ｓ，７５ｓが並行して位置する。このため、仮に、大きな粗度を持つ表面が一つもない場合にクロストークを生じる光が、受光素子アレイ５０を通り抜けようとしても、まず、最初に受光素子アレイ５０の樹脂層１３の大きな粗度の表面１３ｓで散乱が発生して通過光はＣＭＯＳ７０の側に届きにくい。しかし、少量ではあるが、受光素子アレイ５０を通り抜けてＣＭＯＳ７０に届く光があっても、樹脂層７５の大きな粗度の表面７５ｓによって、さらに確実にクロストークを防止することができる。すなわち、上記のクロストークの抑制をさらに徹底することができる。
２．両方の接合バンプ９，７９ともに電解めっきで形成されるので、容易に背を高くすることができ、しかも、形状および位置が高精度である。このため、接合バンプの先端部の形状を太めにすることで、圧着の押しのストロークを大きくすることなく、先端部同士を擦り合わせることで圧着を完成することができる。すなわち、接合バンプの乱れなく、短絡などを生じることなく、簡単に接合することができる。
（他の実施の形態）
検出装置について、説明を行ったが、本発明は検出装置に限定されず、接合バンプを用いて電極同士を導電接続する電子機器であれば、どのようなものでも適用することができる。
検出装置について、説明を行ったが、本発明は検出装置に限定されず、接合バンプを用いて電極同士を導電接続する電子機器であれば、どのようなものでも適用することができる。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明によれば、接合バンプを用いて圧着される、ハイブリッド型撮像装置などの検出装置等において、その電極／接合バンプの接触抵抗を低くし、接合強度を高くすることができ、かつ受光素子アレイ等の本体にダメージが生じにくい、検出装置等を得ることができる。また、接合バンプを高精度で形成できるので、よりファインピッチの程度が進むにつれ、その利点を大きく得ることができるようになる。
１ ＩｎＰ基板、２ バッファ層、３ 受光層、４ キャップ層、６ ｐ型領域、８ 開口部（凹部）、９ 接合バンプ、１２ ｎ側電極、１３ 樹脂層、１３ｓ 樹脂層の表面（高粗度面）、１４ 拡散濃度分布調整層、１５ ｐｎ接合、３５ 反射防止膜、３６ 選択拡散マスクパターン、４３ パッシベーション膜、５０ 受光素子アレイ、５０ａ 本体部、７０ ＣＭＯＳ（読み出し回路）、７０ａ 本体部、７１ 読み出し電極、７２ 接地電極、７４ 保護膜、７５ 樹脂層、７５ｓ 樹脂層の表面（高粗度面）、７７ シード金属層、７８ 開口部（凹部）、７９ 接合バンプ、１００ 検出装置、Ｋ カップ状金属、Ｐ 画素。
Claims (13)
- 近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とを備え、１つまたは２つの接合バンプを挟んで、前記受光素子アレイの電極と読み出し回路の電極とが接合された、検出装置であって、
前記受光素子アレイおよび前記読み出し回路の少なくとも一方において、
前記電極の対応部に開口部をあけられて、該電極が設けられた側の面を覆う樹脂層を備え、
前記樹脂層の開口部の壁面および前記電極を被覆する、カップ形状の金属層からなるカップ状金属と、
前記カップ状金属を充填するように位置する、電解めっきで形成された接合バンプとを備え、
前記樹脂層は、前記電極が位置する側の表面を保護する保護層またはパッシベーション膜の上に位置し、
前記樹脂層の開口部は、前記保護層の開口部と共通しており、前記カップ状金属は前記開口部の底で前記電極に接触して前記保護層の上層の前記樹脂層の上面の縁まで位置していることを特徴とする、検出装置。 - 前記読み出し回路が、前記カップ状金属に前記電解めっきで形成された接合バンプを有し、前記受光素子アレイが、（１）該受光素子アレイの電極上に気相プロセスで形成された接合バンプを有して前記読み出し回路の接合バンプと接合されているか、（２）該受光素子アレイの電極上に接合バンプを持たずに前記読み出し回路の接合バンプが、直接、該受光素子の電極に導電接続しているか、または、（３）前記受光素子アレイが、前記カップ状金属に前記電解めっきで形成された接合バンプを有して前記読み出し回路の接合バンプと接合している、ことを特徴とする、請求項１に記載の検出装置。
- 近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイであって、
前記受光素子は、前記化合物半導体のエピタキシャル積層体の表層からｐ型不純物を選択拡散して形成されたｐｎ接合を有し、選択拡散されていない領域によって隔てられており、
前記ｐ型不純物が選択拡散されたｐ型領域にオーミック接触する電極を受光素子ごとに備え、
前記ｐ型不純物を選択拡散するためのマスクパターンと、
前記電極の対応部に開口部をあけられて、前記マスクパターンの上に位置する樹脂層と、
前記樹脂層の開口部の壁面および前記電極を被覆する、カップ形状の金属層からなるカップ状金属と、
前記カップ状金属を充填するように位置する、電解めっきで形成された接合バンプとを備え、
前記樹脂層は、前記電極が位置する側の前記マスクパターンを含む表面を保護する保護層またはパッシベーション膜の上に位置し、
前記樹脂層の開口部は、前記保護層の開口部と共通しており、前記カップ状金属は前記開口部の底で前記電極に接触して前記保護層の上層の前記樹脂層の上面の縁まで位置していることを特徴とする、受光素子アレイ。 - 前記電極の対応部において、前記樹脂層の開口部の壁面にテーパが付されていることを特徴とする、請求項１または２に記載の検出装置、または請求項３に記載の受光素子アレイ。
- 前記樹脂層の表面の粗度が、Ｒａ＝０．５μｍ〜１μｍであることを特徴とする、請求項１、２、４のいずれか１項に記載の検出装置、または請求項３もしくは４に記載の受光素子アレイ。
- 前記接合バンプがＩｎであることを特徴とする、請求項１、２、４、５のいずれか１項に記載の検出装置、または請求項３〜５のいずれか１項に記載の受光素子アレイ。
- 前記樹脂層は、感光性ポリイミド樹脂およびＢＣＢ樹脂、のいずれかであることを特徴とする、請求項１、２、４〜６のいずれか１項に記載の検出装置、または請求項３〜６のいずれか１項に記載の受光素子アレイ。
- 前記受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、（ＧａＡｓＳｂ／ＩｎＧａＡｓ）のタイプ２の多重量子井戸構造、または、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮ）、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ）、および（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ）のうちのいずれかのタイプ２の多重量子井戸構造、であり、かつ、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層内の各層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことを特徴とする、請求項１、２、４〜７のいずれか１項に記載の検出装置、または請求項３〜７のいずれかに記載の受光素子アレイ。
- 前記受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、およびＩｎＧａＡｓＮＳｂのうちのいずれかであり、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことを特徴とする、請求項１、２、４〜７のいずれか１項に記載の検出装置、または請求項３〜７のいずれか１項に記載の受光素子アレイ。
- 近赤外域に受光感度を持つ化合物半導体に受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とを備え、１つまたは２つの接合バンプを挟んで、前記受光素子アレイの電極と読み出し回路の電極とが接合された、検出装置の製造方法であって、
前記読み出し回路の電極に開口部をあけて該電極が設けられた側の面を被覆する保護層を有する読み出し回路を準備する工程と、
前記保護層の開口部と共通するように、前記読み出し回路の前記電極の対応部に開口部をあけて、前記保護層を被覆する樹脂層を形成する工程と、
前記樹脂層の上面、該樹脂層の開口部の壁面および前記電極を被覆するようにシード金属層を形成する工程と、
前記シード金属層上に、前記開口部と開口部を共通にするレジストパターンを形成する工程と、
前記シード金属層を電解めっきの電極に用いて、電解めっきにより前記開口部のシード金属層を充填するように接合バンプを該開口部に成長させる工程と、
前記レジストパターンを除去して、かつ前記シード金属層の開口部以外の箇所をドライエッチングにより除去して該開口部にカップ状金属を形成する工程と、を備え、
前記シード金属層の形成工程では、前記カップ状金属が形成されたとき、該カップ状金属が、前記開口部の底で前記電極に接触して前記保護層の上層の前記樹脂層の上面の縁まで位置しているようにしておくことを特徴とする、検出装置の製造方法。 - 前記受光素子アレイの電極上に気相プロセスにより接合バンプを形成する工程と、前記受光素子アレイの接合バンプと、前記読み出し回路の接合バンプとを圧着する工程とを備えることを特徴とする、請求項１０に記載の検出装置の製造方法。
- 前記受光素子アレイの電極に、前記読み出し回路の接合バンプを、直接、圧着する工程を備えることを特徴とする、請求項１０に記載の検出装置の製造方法。
- 前記受光素子アレイは、前記電極の対応部に開口部があいた、受光素子を形成するための不純物の選択拡散用のマスクパターンを有し、該受光素子アレイの前記電極の対応部に前記マスクパターンの開口部と共通させて開口部をあけて、前記マスクパターンの上に、保護層またはパッシベーション膜と、樹脂層とを、順次、形成する工程と、前記樹脂層の上面、該樹脂層の開口部の壁面および前記電極を被覆するように、シード金属層を形成する工程と、前記シード金属層上に、前記開口部と開口部を共通にするレジストパターンを形成する工程と、前記シード金属層を電解めっきの電極に用いて、電解めっきにより前記開口部を充填するように接合バンプを該開口部に成長させる工程と、前記レジストパターンを除去して、かつ前記シード金属層の開口部以外の箇所をドライエッチングにより除去して該開口部にカップ状金属を形成する工程と、前記受光素子アレイの接合バンプと前記読み出し回路の接合バンプとを圧着する工程と、を備え、前記シード金属層の形成工程では、前記カップ状金属が形成されたとき、該カップ状金属が、前記開口部の底で前記電極に接触して前記保護層の上層の前記樹脂層の上面の縁まで位置しているようにしておくことを特徴とする、請求項１０に記載の検出装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009290659A JP5568979B2 (ja) | 2009-12-22 | 2009-12-22 | 検出装置、受光素子アレイ、および検出装置の製造方法 |
| US12/965,660 US8969851B2 (en) | 2009-12-22 | 2010-12-10 | Detection device, photodiode array, and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009290659A JP5568979B2 (ja) | 2009-12-22 | 2009-12-22 | 検出装置、受光素子アレイ、および検出装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011134770A JP2011134770A (ja) | 2011-07-07 |
| JP5568979B2 true JP5568979B2 (ja) | 2014-08-13 |
Family
ID=44149781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009290659A Active JP5568979B2 (ja) | 2009-12-22 | 2009-12-22 | 検出装置、受光素子アレイ、および検出装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8969851B2 (ja) |
| JP (1) | JP5568979B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5975040B2 (ja) * | 2011-12-09 | 2016-08-23 | 住友電気工業株式会社 | 撮像装置およびその製造方法 |
| EP2709160B1 (en) * | 2012-09-14 | 2016-03-30 | ATOTECH Deutschland GmbH | Method for metallization of solar cell substrates |
| WO2015048304A2 (en) | 2013-09-25 | 2015-04-02 | Princeton Infrared Technologies, Inc. | LOW NOISE InGaAs PHOTODIODE ARRAY |
| CN106415788B (zh) | 2014-04-07 | 2020-10-16 | 菲力尔系统公司 | 用于联接半导体基板的方法和系统 |
| CN104659048A (zh) * | 2015-02-15 | 2015-05-27 | 苏州科阳光电科技有限公司 | 图像传感器件的制造工艺 |
| JP2017037871A (ja) * | 2015-08-06 | 2017-02-16 | 住友電気工業株式会社 | 受光装置、受光装置を作製する方法 |
| EP4135040A1 (en) * | 2017-09-19 | 2023-02-15 | Google LLC | Pillars as stops for precise chip-to-chip separation |
| CN108831868A (zh) * | 2018-04-25 | 2018-11-16 | 武汉高芯科技有限公司 | 焦平面阵列的凸点元件及其制备方法 |
| CN109455664B (zh) * | 2018-09-26 | 2021-01-29 | 上海集成电路研发中心有限公司 | 一种微桥组件、红外探测器及其制造方法 |
| CN109742096B (zh) * | 2018-12-24 | 2021-02-19 | 中国电子科技集团公司第十一研究所 | 大阵列规模红外探测器地线结构 |
| CN109727950B (zh) * | 2018-12-26 | 2020-12-04 | 中国电子科技集团公司第四十四研究所 | 一种混成式焦平面倒装集成用凸点结构及其制作方法 |
| JP7427410B2 (ja) | 2019-10-11 | 2024-02-05 | キヤノン株式会社 | 撮像装置及びカメラ |
| CN112054073A (zh) * | 2020-06-24 | 2020-12-08 | 厦门市三安集成电路有限公司 | 一种带导光结构的光电二极管及其制作方法 |
| CN111916469B (zh) * | 2020-08-31 | 2022-06-28 | 山西国惠光电科技有限公司 | 一种新型双色InGaAs红外焦平面探测器的制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629642A (ja) * | 1985-07-05 | 1987-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01226160A (ja) * | 1988-03-07 | 1989-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 電子部品接続用の端子装置および端子の製造方法 |
| JP2546407B2 (ja) * | 1990-03-27 | 1996-10-23 | 日本電気株式会社 | ハイブリッド素子及びその製造方法 |
| JPH05136147A (ja) | 1991-11-08 | 1993-06-01 | Nec Corp | インジウムバンプの形成方法 |
| JP3217448B2 (ja) | 1992-05-29 | 2001-10-09 | 株式会社東芝 | インジウムバンプ接続方法 |
| JPH08250551A (ja) * | 1995-03-10 | 1996-09-27 | Mitsubishi Electric Corp | フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板 |
| JPH10256574A (ja) * | 1997-03-14 | 1998-09-25 | Toko Inc | ダイオード装置 |
| US6406991B2 (en) * | 1999-12-27 | 2002-06-18 | Hoya Corporation | Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board |
| US7230247B2 (en) * | 2002-03-08 | 2007-06-12 | Hamamatsu Photonics K.K. | Detector |
| JP4973189B2 (ja) * | 2004-10-19 | 2012-07-11 | 日亜化学工業株式会社 | 半導体素子 |
| JP5187714B2 (ja) * | 2006-07-11 | 2013-04-24 | 独立行政法人産業技術総合研究所 | 半導体チップの電極接続構造 |
| JP2009283603A (ja) * | 2008-05-21 | 2009-12-03 | Sumitomo Electric Ind Ltd | 検出装置、受光素子アレイおよびその製造方法 |
-
2009
- 2009-12-22 JP JP2009290659A patent/JP5568979B2/ja active Active
-
2010
- 2010-12-10 US US12/965,660 patent/US8969851B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8969851B2 (en) | 2015-03-03 |
| JP2011134770A (ja) | 2011-07-07 |
| US20110147707A1 (en) | 2011-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5568979B2 (ja) | 検出装置、受光素子アレイ、および検出装置の製造方法 | |
| JP5417850B2 (ja) | 検出装置およびその製造方法 | |
| US7148464B2 (en) | Photodiode array with a plurality of depressions | |
| JP6080092B2 (ja) | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 | |
| US8293566B1 (en) | Strained layer superlattice focal plane array having a planar structure | |
| US9312422B2 (en) | Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element, method for manufacturing the semiconductor epitaxial wafer, and detecting device | |
| US8022390B1 (en) | Lateral conduction infrared photodetector | |
| US8299497B1 (en) | Near-infrared photodetector with reduced dark current | |
| WO2013088762A1 (ja) | 受光素子、その製造方法、光学装置 | |
| JP5975417B2 (ja) | 受光素子の製造方法 | |
| US20140042579A1 (en) | Image sensor comprising a digital-alloy microlens array, and manufacturing method thereof | |
| JP2012191130A (ja) | 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置 | |
| JP2012244124A (ja) | 受光素子アレイ、その製造方法および検出装置 | |
| JP2010205858A (ja) | 光検出装置および光検出装置の製造方法 | |
| JP2018198286A (ja) | 半導体受光素子、及び半導体受光素子の製造方法 | |
| JP2016092037A (ja) | 半導体積層体、受光素子およびセンサ | |
| JP2012216727A (ja) | 受光素子、その製造方法および検出装置 | |
| JP2014003069A (ja) | 受光素子、その製造方法、および光学装置 | |
| JP2011146603A (ja) | 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法 | |
| JP2011096921A (ja) | 検出装置、センサ、および、これらの製造方法 | |
| JP2014110391A (ja) | 受光素子アレイ、その製造法、およびセンシング装置 | |
| Martin et al. | InGaAs/InP focal plane arrays for visible light imaging | |
| JP2011146602A (ja) | 検出装置、受光素子アレイ、および、これらの製造方法 | |
| JP7109718B2 (ja) | 化合物半導体フォトダイオードアレイ | |
| JP2011096982A (ja) | 検出装置、受光素子アレイ、および、これらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5568979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |