JP2011096982A - 検出装置、受光素子アレイ、および、これらの製造方法 - Google Patents
検出装置、受光素子アレイ、および、これらの製造方法 Download PDFInfo
- Publication number
- JP2011096982A JP2011096982A JP2009252217A JP2009252217A JP2011096982A JP 2011096982 A JP2011096982 A JP 2011096982A JP 2009252217 A JP2009252217 A JP 2009252217A JP 2009252217 A JP2009252217 A JP 2009252217A JP 2011096982 A JP2011096982 A JP 2011096982A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- layer
- element array
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】 既存の設備を用いて製造することができ、経済性に優れた、検出装置、受光素子アレイ、および、これらの製造方法を提供する。
【解決手段】近赤外域に受光感度を持つ受光素子が複数配列された受光素子アレイ50と、CMOS70とを備えた検出装置100であって、受光素子は、化合物半導体のエピタキシャル積層体の表層からp型不純物を選択拡散して形成されたpn接合15を有し、非拡散領域によって隔てられており、p型領域6は、読み出し回路の読み出し電極71に、接合バンプ9を通じて電気的に接続されており、接合バンプ9が受光素子のオーミック電極を兼ねることを特徴とする。
【選択図】 図1
【解決手段】近赤外域に受光感度を持つ受光素子が複数配列された受光素子アレイ50と、CMOS70とを備えた検出装置100であって、受光素子は、化合物半導体のエピタキシャル積層体の表層からp型不純物を選択拡散して形成されたpn接合15を有し、非拡散領域によって隔てられており、p型領域6は、読み出し回路の読み出し電極71に、接合バンプ9を通じて電気的に接続されており、接合バンプ9が受光素子のオーミック電極を兼ねることを特徴とする。
【選択図】 図1
Description
本発明は、近赤外から赤外域に受光感度を有する検出装置、受光素子アレイ、および、これらの製造方法に関するものである。
化合物半導体に形成されたフォトダイオードアレイを有する検出装置では、信号読み出し用シリコンIC(ROIC:Read Out IC)の読み出し電極と、当該フォトダイオードの電極とが向き合って、両方の間に介在するバンプによって導通がとられる。フォトダイオードは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成されるため、化合物半導体とシリコン(IC)とのハイブリッド構成と呼ばれることがある。上記の化合物半導体のエピタキシャル積層体は、機械的力には弱いため、上記のバンプには、融点が低く柔らかいインジウム(In)が用いられることが多い。
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはROICの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。1つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しい。形状逸脱が大きいバンプは、圧着、ろう接などの際、1対1の導通を実現せず、当該バンプの領域(当該画素領域)をはみ出して隣のバンプに接触して短絡を発生する。このような短絡は、撮像の場合は見苦しく、また物質検出や検査の場合は分解能低下の原因となり、商品価値を低下させる。
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはROICの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。1つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しい。形状逸脱が大きいバンプは、圧着、ろう接などの際、1対1の導通を実現せず、当該バンプの領域(当該画素領域)をはみ出して隣のバンプに接触して短絡を発生する。このような短絡は、撮像の場合は見苦しく、また物質検出や検査の場合は分解能低下の原因となり、商品価値を低下させる。
上記の問題を解決するため、多くの提案がなされてきた。上記ハイブリッド構成におけるInバンプの形状を均一に制御するために、(d1)Inバンプと接続される電極そのもの、または当該電極の表層を、インジウムの融点より低い温度でインジウムと共晶体を作る金属によって形成することで、Inバンプとの接続時に加圧をほとんどせず、圧縮変形させずに接続する方法が提案されている(特許文献1)。この方法では、たとえば(第1チップ上の第1の共晶体形成金属の電極/Inバンプ/第2チップ上の第2のの共晶体形成金属の電極)の接続構造を形成する。また、(d2)InGaAs受光素子のp型領域とオーミック接触するTi/Pt/Au等によってp側電極(画素電極)を形成し、このp側電極がワイヤボンドのアノード電極を兼ねる構造が提案されている(特許文献2)。また、(d3)複数の半導体素子をバンプによって電気配線基板に電気的および機械的に接続する実装構造が提案されている(特許文献3)。
上記の改良方法(d1)〜(d3)は、共通して次の点に問題がある。すなわち、いずれの方策においても製造コストがかさむ。(d1)の方法では、第1のチップと第2のチップとに別々に電極を形成した上で、さらにどちらかにInバンプを配置する、という工程をとる。このため、工数が多くなり、製造コストがかさむ。(d2)の構造では、(1)受光素子アレイと信号読み出し回路との接続は画素ごとに個々に接続する必要があり、二次元受光素子アレイについてはワイヤボンドを使用することができない。また、Auを接続バンプに用いた場合、ろう材として使用できないので、熱圧着することになるが、相当高い圧力荷重が必要となる。このため、素子を損傷するおそれが生じ、またこれほど高い荷重の設備は現実的ではない。一次元アレイの場合は、ワイヤボンドを使用することができるが、これを二次元アレイに拡張することはピッチの制約などを強く受ける。(d3)の実装構造においても、半導体素子に別にオーミック接触する電極を設ける必要があり、(d1)と同じ工程となり、製造コストが嵩む。
本発明は、既存の設備を用いて製造することができる、経済性に優れた、検出装置、受光素子アレイ、および、これらの製造方法を提供することを目的とする。
本発明の検出装置は、近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置である。この検出装置では、受光素子は、化合物半導体のエピタキシャル積層体の表層からp型不純物を選択拡散して形成されたpn接合を有し、非拡散領域によって隔てられており、p型不純物が選択拡散されたp型領域は、読み出し回路の読み出し電極に、接合バンプを通じて電気的に接続されており、その接合バンプが受光素子のオーミック電極を兼ねることを特徴とする。
上記の構成によれば、画素を構成する受光素子アレイにp側電極(画素電極)を設けることなく、読み出し回路の読み出し電極に個別に接続される。このため、p側電極をAu/Zn/Au/Ti/Auなどで形成する工程を省略することができ、大きな製造経費節減を得ることができる。従来の画素電極は、画素を形成するp型領域の端部にp型領域とオーミック接触するように設けられていた。このため、ハイブリッド構造の検出装置を作製する際、p側電極を形成する金属と、接合バンプを形成するIn等との濡れ性不良が問題となっていた。しかし、上記の構成ではp側電極が無いので、濡れ性について配慮することなく、接合バンプは、化合物半導体とのオーミック接触の実現に集中することができる。
ここで、受光素子アレイは、二次元アレイでも一次元アレイでもよい。
ここで、受光素子アレイは、二次元アレイでも一次元アレイでもよい。
接合バンプは、p型領域にオーミック接触するか、または、p型領域上にエピタキシャル成長された化合物半導体のコンタクト層にオーミック接触することができる。これによって、接合バンプが、直接、画素または画素上の化合物半導体にオーミック接触することで、低い接触抵抗の簡単な接続構造を得ることができる。
p型領域またはコンタクト層は、InPまたはInGaAsであり、接合バンプが、In若しくはSn、またはInおよびSnの少なくとも一種を含む合金、で形成されることができる。これによって、(1)近赤外域の受光素子アレイに必要なオーミック接触のp側電極、および、(2)読み出し電極との接続に必要な接続部材、の両方を接合バンプに兼ねさせることができる。上記の金属は、次の化合物半導体と接合する上で、次の利点を有する。
InPを最表面としてInPと接合する場合、SiN等をパッシベーション膜として使用することで、表面リークに起因する暗電流を非常に低くして、S/N比に優れた受光素子アレイ(センサ)を実現することができる。
また、InGaAsを最表面してInGaAsと接合する場合、p側電極(画素電極)のオーミック接触を比較的容易に得ることができる。さらにp側電極を成膜したあとの合金化処理も比較的簡単に行うことができる。
InPを最表面としてInPと接合する場合、SiN等をパッシベーション膜として使用することで、表面リークに起因する暗電流を非常に低くして、S/N比に優れた受光素子アレイ(センサ)を実現することができる。
また、InGaAsを最表面してInGaAsと接合する場合、p側電極(画素電極)のオーミック接触を比較的容易に得ることができる。さらにp側電極を成膜したあとの合金化処理も比較的簡単に行うことができる。
上記の接合バンプをインジウム(In)で形成した場合、InPやInGaAsに対するオーミック接触を比較的容易に得ることができる。また、MCTカメラのように冷却型受光素子アレイ(センサ)とする場合でも、インジウムは柔らかいので冷却に伴う熱応力に起因するセンサ損傷や接合部剥がれを防止することができる。
接合バンプをスズ(Sn)とする場合、読み出し回路の読み出し電極を構成するパッド金属との濡れ性が比較的良いので、ファインピッチの多数画素の場合でも確実な接続を得ることができる。
InまたはSnに他の金属元素を、一種類または複数種類、加えた合金によって接合バンプを形成してもよい。他の金属元素としては、Ag、Au、Bi、Cu、Ni、Znなどを挙げることができる。これらの金属元素とInまたはSnとの合金、またはこれら合金にさらに別の種類の金属を加えたものでもよい。
InまたはSnにAgを数パーセント含有させたものは共晶組成となっており、より低温で安定した接続を実現することができる。また、SnにAuを数パーセント含有するものも同様に共晶組成であり、同様に、より低温で安定した接続を得ることができる。InまたはSnに、BiまたはCuを含有させたものについても、同様に共晶合金とすることができ、より低温で安定した接続を得ることができる。
また、Znは拡散速度が比較的大きいため、Znを含有する、In、Sn、In合金またはSn合金、の接合バンプは、化合物半導体への拡散によって、受光素子とのオーミック接触を比較的容易に得ることができる。
接合バンプをスズ(Sn)とする場合、読み出し回路の読み出し電極を構成するパッド金属との濡れ性が比較的良いので、ファインピッチの多数画素の場合でも確実な接続を得ることができる。
InまたはSnに他の金属元素を、一種類または複数種類、加えた合金によって接合バンプを形成してもよい。他の金属元素としては、Ag、Au、Bi、Cu、Ni、Znなどを挙げることができる。これらの金属元素とInまたはSnとの合金、またはこれら合金にさらに別の種類の金属を加えたものでもよい。
InまたはSnにAgを数パーセント含有させたものは共晶組成となっており、より低温で安定した接続を実現することができる。また、SnにAuを数パーセント含有するものも同様に共晶組成であり、同様に、より低温で安定した接続を得ることができる。InまたはSnに、BiまたはCuを含有させたものについても、同様に共晶合金とすることができ、より低温で安定した接続を得ることができる。
また、Znは拡散速度が比較的大きいため、Znを含有する、In、Sn、In合金またはSn合金、の接合バンプは、化合物半導体への拡散によって、受光素子とのオーミック接触を比較的容易に得ることができる。
受光素子アレイは、InP基板と、該InP基板上に形成された、バンドギャップ波長が1.65μm〜3.0μmの受光層とを有し、該受光層は、(GaAsSb/InGaAs)のタイプ2の多重量子井戸構造、または、(GaAsSb/InGaAsN)、(GaAsSb/InGaAsNP)、および(GaAsSb/InGaAsNSb)のうちのいずれかのタイプ2の多重量子井戸構造、であり、かつ、その受光層は、InP基板との格子整合条件、|Δa/a|≦0.002(ただし、aiを受光層内の各層の格子定数、aをInP基板の格子定数として、Δa=ai−a、である)を満たすものとすることができる。これによって、暗電流が非常に小さく、長波長域にまで高感度を有してS/N比が大きい、近赤外域の検出装置を得ることができる。
また、受光素子アレイは、InP基板と、該InP基板上に形成された、バンドギャップ波長が1.65μm〜3.0μmの受光層とを有し、該受光層は、InGaAs、InGaAsN、InGaAsNP、およびInGaAsNSbのうちのいずれかであり、その受光層は、InP基板との格子整合条件、|Δa/a|≦0.002(ただし、aiを受光層の格子定数、aをInP基板の格子定数として、Δa=ai−a、である)を満たすものとしてもよい。これによって、簡単な構造の受光層によって、暗電流が小さく、S/N比が大きい、近赤外域の検出装置を得ることができる。
本発明の受光素子アレイは、上記のいずれかの検出装置に用いられる受光素子アレイであって、受光素子のオーミック電極を兼ねる接合バンプを受光素子ごとに備えるか、または、接合バンプ若しくはいかなるp側電極をも備えない、ことを特徴とする。これによって、接合バンプ付き受光素子アレイを用いて検出装置を組み上げてもよいし、また、受光素子アレイ側には画素電極というものを設けることなく、その画素電極フリー受光素子アレイと接合バンプ付き読み出し回路とを用いて検出装置を組み上げることもできる。どちらの場合も、接合バンプが画素電極(p側電極)を兼ねるので、別にp側電極を設ける必要がない。この結果、製造経費を節減することができる。
本発明の受光素子アレイの製造方法は、近赤外域に受光感度を持つ化合物半導体からなる複数の受光素子が配列された受光素子アレイを製造する。この製造方法では、化合物半導体のエピタキシャル積層体の表層からp型不純物を受光素子ごとに選択拡散してpn接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、選択拡散して形成したp型領域にオーミック接触するようにp側電極を兼ねる接合バンプを形成する工程を備えるか、または、選択拡散工程のあと接合バンプ若しくはいかなるp側電極も形成することなく読み出し回路との接続工程に送ることを特徴とする。
これによって、接合バンプ付き受光素子アレイを用いて検出装置を組み上げてもよいし、また、受光素子アレイには画素電極というものを設けることなく、その画素電極フリー受光素子アレイと接合バンプ付き読み出し回路とを用いて検出装置を組み上げることもできる。どちらの場合も、接合バンプが画素電極(p側電極)を兼ねるので、別にp側電極を設ける必要がない。
これによって、接合バンプ付き受光素子アレイを用いて検出装置を組み上げてもよいし、また、受光素子アレイには画素電極というものを設けることなく、その画素電極フリー受光素子アレイと接合バンプ付き読み出し回路とを用いて検出装置を組み上げることもできる。どちらの場合も、接合バンプが画素電極(p側電極)を兼ねるので、別にp側電極を設ける必要がない。
本発明の検出装置の製造方法は、近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置を製造する。この製造方法では、 化合物半導体のエピタキシャル積層体の表層からp型不純物を受光素子ごとに選択拡散してpn接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、受光素子ごとに光電荷を読み出す読み出し回路を準備する工程と、受光素子アレイの受光素子ごとに接合バンプを形成するか、または読み出し回路の読み出し電極ごとに接合バンプを形成する、接合バンプ形成工程と、接合バンプを、接続する相手側である、読み出し電極または受光素子に接続する工程、とを備えることを特徴とする。上記の方法によって、工数を節減しながら、画素ごとに読み出し電極を確実に接続することができる。
本発明により、既存の設備を用いて製造することができ、経済性に優れた、検出装置、受光素子アレイ、および、これらの製造方法を得ることができる。
(実施の形態1)
図1は、本発明の実施の形態1における検出装置100を示す断面図である。受光素子アレイ50は、n型InP基板1/n型In0.53Ga0.47Asバッファ層2/受光層(光吸収層)3/拡散濃度分布調整層4/InPキャップ層5/コンタクト層5a、の積層体に形成されている。各受光素子では、p型不純物の亜鉛(Zn)が選択拡散されてp型領域6が形成され、p型領域6の先端部にpn接合15が形成されている。画素Pを構成する受光素子の主体をなすp型領域6は、隣り合うp型領域とは非選択拡散領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ50を得ることができる。
ハイブリッド検出装置100の読み出し回路70は、読み出し電極71を有するCMOS(Complimentary Metal Oxide Semiconductor)によって構成される。
図1は、本発明の実施の形態1における検出装置100を示す断面図である。受光素子アレイ50は、n型InP基板1/n型In0.53Ga0.47Asバッファ層2/受光層(光吸収層)3/拡散濃度分布調整層4/InPキャップ層5/コンタクト層5a、の積層体に形成されている。各受光素子では、p型不純物の亜鉛(Zn)が選択拡散されてp型領域6が形成され、p型領域6の先端部にpn接合15が形成されている。画素Pを構成する受光素子の主体をなすp型領域6は、隣り合うp型領域とは非選択拡散領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ50を得ることができる。
ハイブリッド検出装置100の読み出し回路70は、読み出し電極71を有するCMOS(Complimentary Metal Oxide Semiconductor)によって構成される。
受光素子アレイ50のp型領域6には、受光素子または画素Pの電極を兼ねる接合バンプ9がコンタクト層5aを介在させて導電接続している。コンタクト層5aを設けることなく、直接、接合バンプ9をInPキャップ層5のp型領域6にコンタクトさせてもよい。本実施の形態では、InPキャップ層5よりもオーミック接触を実現しやすいIn0.53Ga0.47Asによるコンタクト層5aを設けて、そのコンタクト層5aに接合バンプ9がオーミック接触する構成をとる。In0.53Ga0.47Asコンタクト層5aは、InPキャップ層5と同等の高濃度のp型不純物であるZnを含有している。
接合バンプ9を形成する金属材料は、当然、オーミック接触の実現に大きな影響を有するが、本実施の形態では、インジウム合金を用いるのがよい。
接合バンプ9を形成する金属材料は、当然、オーミック接触の実現に大きな影響を有するが、本実施の形態では、インジウム合金を用いるのがよい。
p型領域6/InGaAsコンタクト層/接合バンプ9/読み出し電極71、の経路により、受光素子アレイ50の画素PとCMOS70の読み出し電極71とは導電接続されている。画素電極または接合バンプ9に対して共通の接地電位を与えるn側電極12は、n型InP基板1の裏面にオーミック接触され、外部のアースに接続される。CMOS70においても、読み出し電極71に対して共通の接地電極72が設けられている。光が入射される入射面となるInP基板1の裏面にはSiON膜の反射防止膜35が配置されている。また、p型領域6の形成のための選択拡散に用いられたSiNの選択拡散マスクパターン36は、そのまま残される。さらに、選択拡散マスクパターン36の開口部またはInPキャップ層5の表面、および当該選択拡散マスクパターン36を被覆するポリイミド樹脂等の保護膜43が設けられている。
受光層3は、波長1μm〜3μmに受光感度を持てば、どのような化合物半導体でもよい。たとえばInGaAsNP、InGaAsNSb、およびInGaAsNのうちのいずれかを用いてもよいが、本実施の形態では、タイプ2の多重量子井戸構造(MQW:Multi-Quantum Well)を用いている。図1において、受光層3はタイプ2のMQWである。受光層3がタイプ2のMQWの場合には、p型不純物である亜鉛(Zn)を拡散するとき、MQWにおけるZn濃度を所定レベル以下に抑制するために、拡散濃度分布調整層4をInPキャップ層5の側に設ける。受光層3をタイプ2のMQWとする場合の具体的構造については、あとで詳しく説明する。
上記したように読み出し回路70のマルチプレクサには、CMOSが用いられている。読み出し電極71またはパッド71は、受光素子アレイ50の画素ごとに1つ設けられ、接合バンプ9が、パッド71と画素Pまたはp型領域6とを導電接続している。本実施の形態では、ハイブリッド構造の検出装置100として組み上げられる前、受光素子アレイ50のp型領域6上のInGaAsコンタクト層5aごとに接合バンプ9が設けられている。そして、接続または圧着のときに、その接合バンプ9は、CMOS70のパッド71に圧着され、導電接続する。
図2は、受光素子アレイ50をマルイチプレクサ70の側から見た図である。たとえば、画素Pは320×256個(約8.2万画素)、ピッチ30μmである。
図3は、画素Pを示す図である。破線の円形はp型領域6を示し、p型領域6の端から内側へと順に、Zn選択拡散マスク36の開口端/InGaAsコンタクト層5a/ポリイミド保護膜43の開口端/接合バンプ9、が位置している。上述のように、接合バンプ9は受光素子アレイ50に設けられている。受光素子と画素Pとは、面的な領域という意味では厳密には一致しないが、画素Pと受光素子とは1対1に対応するので、本説明では、受光素子と画素Pとを同列に扱う。
図3は、画素Pを示す図である。破線の円形はp型領域6を示し、p型領域6の端から内側へと順に、Zn選択拡散マスク36の開口端/InGaAsコンタクト層5a/ポリイミド保護膜43の開口端/接合バンプ9、が位置している。上述のように、接合バンプ9は受光素子アレイ50に設けられている。受光素子と画素Pとは、面的な領域という意味では厳密には一致しないが、画素Pと受光素子とは1対1に対応するので、本説明では、受光素子と画素Pとを同列に扱う。
図4は、本実施の形態において受光素子アレイ50における受光層3を、とくにタイプ2のMQWとする場合の図である。図4において、各画素の受光素子Pは、InP基板1の上に次の構成のIII−V族半導体積層構造(エピタキシャルウエハ)を有する。
(InP基板1/n型バッファ層2/タイプ2のInGaAsとGaAsSbとのMQWの受光層3/拡散濃度分布調整層4/InPキャップ層5/In0.53Ga0.47Asコンタクト層5a)
InPキャップ層5からMQWの受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnが選択拡散されることで形成される。Znの選択拡散処理は、選択拡散マスクパターン36の位置からも分かるように、コンタクト層5aの形成前に行う。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記SiN膜の選択拡散マスクパターン36を用いて拡散することによって実現される。周囲限定されるため、p型領域6は非選択拡散領域によって隔てられる。
p型領域6上のIn0.53Ga0.47Asコンタクト層5aには、接合バンプ9がオーミック接触している。接合バンプ9を形成するインジウム合金としては、たとえばIn85重量%〜97.5重量%、Zn2.5重量%〜15重量%のIn−Zn合金などを用いるのがよい。InにZnを含有させると、InPやInGaAsに元々p型不純物として含有させているZnとの協働作用が発揮され、導電性が効果的に向上すると考えられる。また、InPおよびInGaAsにおいて、Znは比較的高い拡散速度を持つことも、In−Zn合金がInPおよびInGaAsに対してオーミック接触を実現しやすいもう一つの理由と考えられる。本実施の形態では、In96%−Zn4%の合金を用いている。この他に、InPまたはInGaAsにオーミック接触する金属として、In97%−Ag3%、In100%などを用いることができる。インジウム以外の金属としては、Sn96.5%−Ag3.5%、などを用いることができる。
またn型InP基板1には図示しないAuGeNi/Ti/Auのn側電極12が、オーミック接触するように設けられている。
(InP基板1/n型バッファ層2/タイプ2のInGaAsとGaAsSbとのMQWの受光層3/拡散濃度分布調整層4/InPキャップ層5/In0.53Ga0.47Asコンタクト層5a)
InPキャップ層5からMQWの受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnが選択拡散されることで形成される。Znの選択拡散処理は、選択拡散マスクパターン36の位置からも分かるように、コンタクト層5aの形成前に行う。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記SiN膜の選択拡散マスクパターン36を用いて拡散することによって実現される。周囲限定されるため、p型領域6は非選択拡散領域によって隔てられる。
p型領域6上のIn0.53Ga0.47Asコンタクト層5aには、接合バンプ9がオーミック接触している。接合バンプ9を形成するインジウム合金としては、たとえばIn85重量%〜97.5重量%、Zn2.5重量%〜15重量%のIn−Zn合金などを用いるのがよい。InにZnを含有させると、InPやInGaAsに元々p型不純物として含有させているZnとの協働作用が発揮され、導電性が効果的に向上すると考えられる。また、InPおよびInGaAsにおいて、Znは比較的高い拡散速度を持つことも、In−Zn合金がInPおよびInGaAsに対してオーミック接触を実現しやすいもう一つの理由と考えられる。本実施の形態では、In96%−Zn4%の合金を用いている。この他に、InPまたはInGaAsにオーミック接触する金属として、In97%−Ag3%、In100%などを用いることができる。インジウム以外の金属としては、Sn96.5%−Ag3.5%、などを用いることができる。
またn型InP基板1には図示しないAuGeNi/Ti/Auのn側電極12が、オーミック接触するように設けられている。
タイプ2のMQWの受光層3には、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記の接合バンプ9およびn側電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。タイプ2のMQWの受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015/cm3程度またはそれ以下である。そして、pn接合の位置15は、MQWの受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。MQWの受光層3が、p型不純物の選択拡散導入によって、結晶性を損なわれないようにした上で接合バンプ9との電気伝導性を良好にするために、受光層3とキャップ層5との間に、拡散濃度分布調整層4を挿入する。拡散濃度分布調整層4内のキャップ層5の側の厚み部分では、Zn濃度を高くして、受光層3の側の厚み部分ではZn濃度を、上記のように低めにする。拡散濃度分布調整層4内では、InPキャップ層5の表面から選択拡散されたp型不純物の濃度が、InPキャップ層5側における1×1018/cm3以上の高濃度から受光層側にかけて急峻に低下するようにする。この拡散濃度分布調整層4はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分(受光層側の所定厚み部分)があっても電気抵抗が大きくなりにくいIn0.53Ga0.47Asで形成するのがよい。拡散濃度分布調整層4はなくてもよいが、MQWの受光層3の結晶性を良好にするためには、拡散濃度分布調整層4はあったほうがよい。
上記のような拡散濃度分布調整層4の挿入によって、受光層3内では、Zn濃度は5×1016/cm3以下の不純物濃度を容易に安定して実現することができる。本発明が対象とする受光素子アレイ50は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層5には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層5には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
上記のような拡散濃度分布調整層4の挿入によって、受光層3内では、Zn濃度は5×1016/cm3以下の不純物濃度を容易に安定して実現することができる。本発明が対象とする受光素子アレイ50は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層5には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層5には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
受光層3は、タイプ2のMQWを用いるのがよい。タイプIの量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限(カットオフ波長)が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる(直接遷移)。この場合、カットオフ波長をより長波長域まで拡大する材料は、III−V族化合物半導体内で、非常に限定される。これに対して、タイプ2のMQWでは、フェルミエネルギを共通にして異なる2種の半導体層が交互に積層されたとき、第1の半導体の伝導帯と、第2の半導体の価電子帯とのエネルギ差が、受光感度の波長上限(カットオフ波長)を決める。すなわち、光による電子または正孔の遷移は、第2の半導体の価電子帯と、第1の半導体の伝導帯との間で行われる(間接遷移)。このため、第2の半導体の価電子帯のエネルギを、第1の半導体の価電子帯より高くし、かつ第1の半導体の伝導帯のエネルギを、第2の半導体の伝導帯のエネルギより低くすることにより、1つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
上述のように、選択拡散マスクパターン36を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合15は受光素子の端面に露出しない。この結果、光電流のリークは抑制される。図1または図4に示すように、画素Pが、複数個、素子分離溝なしに配列されている。上述のように、画素Pの内側にp型領域6が限定され、隣接する画素Pとは非選択拡散領域に隔てられることで、確実に区分けされている。
InP基板1上に、2μm厚みのn型InGaAsバッファ層2(またはn型InPバッファ層2)を成膜する。次いで、(InGaAs/GaAsSb)または(GaInNAs/GaAsSb)の多重量子井戸構造の受光層3を形成する。InPと格子整合するようInGaAsの組成はIn0.53Ga0.47Asとし、GaAsSbの組成はGaAs0.52Sb0.48とする。これにより格子整合度(|Δa/a|:ただし、aはInP基板の格子定数、Δa=ai−a(aiは各層の格子定数)は、InP基板との間の格子定数差)を0.002以下とすることができる。
単位量子井戸構造を形成する、InGaAs層の厚みは5nm、またGaAsSb層の厚みは5nmであり、ペア数(単位量子井戸の繰り返し数)は250である。次いで、受光層3の上に、Zn拡散導入の際の拡散濃度分布調整層4として、厚み1μmのIn0.53Ga0.47As層をエピタキシャル成長し、次いで、最後に厚み1μmのInPキャップ層5をエピタキシャル成長する。本実施の形態では、さらにInPキャップ層5上に、厚み1μmのIn0.53Ga0.47Asコンタクト層5aをエピタキシャル成長する。上記の受光層3、拡散濃度分布調整層4は、ともにMBE(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、InPキャップ層5およびInGaAsコンタクト層5aは、MBE法でエピタキシャル成長してもよいし、拡散濃度調整層4を成長させた後、MBE装置から取り出して、MOVPE(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。InGaAsコンタクト層5aは、接合バンプ9とオーミック接触を実現するため、上記のエピタキシャル成長時にp型領域6の表層と同レベルの高濃度のZnを含むようにする。
InP基板1上に、2μm厚みのn型InGaAsバッファ層2(またはn型InPバッファ層2)を成膜する。次いで、(InGaAs/GaAsSb)または(GaInNAs/GaAsSb)の多重量子井戸構造の受光層3を形成する。InPと格子整合するようInGaAsの組成はIn0.53Ga0.47Asとし、GaAsSbの組成はGaAs0.52Sb0.48とする。これにより格子整合度(|Δa/a|:ただし、aはInP基板の格子定数、Δa=ai−a(aiは各層の格子定数)は、InP基板との間の格子定数差)を0.002以下とすることができる。
単位量子井戸構造を形成する、InGaAs層の厚みは5nm、またGaAsSb層の厚みは5nmであり、ペア数(単位量子井戸の繰り返し数)は250である。次いで、受光層3の上に、Zn拡散導入の際の拡散濃度分布調整層4として、厚み1μmのIn0.53Ga0.47As層をエピタキシャル成長し、次いで、最後に厚み1μmのInPキャップ層5をエピタキシャル成長する。本実施の形態では、さらにInPキャップ層5上に、厚み1μmのIn0.53Ga0.47Asコンタクト層5aをエピタキシャル成長する。上記の受光層3、拡散濃度分布調整層4は、ともにMBE(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、InPキャップ層5およびInGaAsコンタクト層5aは、MBE法でエピタキシャル成長してもよいし、拡散濃度調整層4を成長させた後、MBE装置から取り出して、MOVPE(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。InGaAsコンタクト層5aは、接合バンプ9とオーミック接触を実現するため、上記のエピタキシャル成長時にp型領域6の表層と同レベルの高濃度のZnを含むようにする。
InP基板1は、裏面にn側電極12をオーミック接触するので、Si等のn型不純物を所定レベル以上含むものを用いるのがよい。たとえばSiなどn型ドーパントを1×1017/cm3程度またはそれ以上含むものがよい。
InGaAs/GaAsSbのタイプ2のMQWの受光層3、InGaAsの拡散濃度分布調整層4、InPキャップ層5は、ノンドープが望ましいが、Siなどn型ドーパントを極微量(たとえば2×1015/cm3程度)ドーピングしてもよい。
図4において、pn接合15は、次のように、広く解釈されるべきである。受光層3内において、p型不純物元素Znが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域(i領域と呼ばれる)であり、上記拡散導入されたp型領域6と当該i領域との間に形成される接合をも含むものである。すなわち上記のpn接合は、pi接合などであってもよく、さらに、これらpi接合におけるp濃度が非常に低い場合も含むものである。
InGaAs/GaAsSbのタイプ2のMQWの受光層3、InGaAsの拡散濃度分布調整層4、InPキャップ層5は、ノンドープが望ましいが、Siなどn型ドーパントを極微量(たとえば2×1015/cm3程度)ドーピングしてもよい。
図4において、pn接合15は、次のように、広く解釈されるべきである。受光層3内において、p型不純物元素Znが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域(i領域と呼ばれる)であり、上記拡散導入されたp型領域6と当該i領域との間に形成される接合をも含むものである。すなわち上記のpn接合は、pi接合などであってもよく、さらに、これらpi接合におけるp濃度が非常に低い場合も含むものである。
上述のように、InPキャップ層5の表面に形成したSiN選択拡散マスクパターン36を用いて、その開口部からZnを選択拡散してInGaAs/GaAsSbのMQWの受光層3内に届くようにp型領域6を形成する。p型領域6のフロント先端部がpn接合15を形成する。このとき、Zn濃度が1×1018/cm3程度以上の高濃度領域は、InGaAs拡散濃度分布調整層4内に限定されるようにするのがよい。すなわち、上記高濃度不純物分布は、InPキャップ層5の表面から深さ方向に、InGaAs拡散濃度分布調整層4内にまで連続し、さらに拡散濃度分布調整層4内のより深い位置で5×1016/cm3以下に低下するようにする。pn接合15の近傍におけるZn濃度分布は、傾斜型接合を示すような分布になっている。
上記の製造方法によれば、受光素子アレイ50は、素子分離用のメサエッチングをすることなくZnの選択拡散(受光素子の周縁部の内側になるように平面的に周囲限定した拡散)によって、隣り合う受光素子どうし分離する。すなわち、Zn選択拡散領域6が1つの画素部Pの主要部となるが、Znが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。
不純物の選択拡散によってpn接合15を形成する場合、拡散が深さ方向だけでなく横方向(深さ直交方向)にも進行するので、素子間隔を一定以上、狭くすることができない懸念があるが、実際にZnの選択拡散を行ってみると、最表面にInPキャップ層5があり、その下にInGaAs拡散濃度分布調整層4が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Znの選択拡散において、Znは選択拡散マスクパターン36の開口径よりも横方向に広がるが、その程度は小さく、図1、図3、図4などに示すように、選択拡散マスクパターン36の開口部よりも少し広がるだけである。
選択拡散マスクパターン36、InPキャップ層5およびInGaAsコンタクト層5aの一部を、ポリイミド樹脂などからなる保護膜43で被覆する。次いで、フォトリソグラフィ法などによって、保護膜43を貫通して、InGaAsコンタクト層5aとオーミック接触する接合バンプ9を形成する。接合バンプ9は、直径15μm程度として、保護膜43から大きく突き出すようにする。成膜法にはスパッタリング法、レーザーアブレーション法などを用いて、InGaAsコンタクト層5aとオーミック接触するように、In96%−Zn4%などの合金またはIn100%で形成するのがよい。所定の初期形状を形成した後、めっき法を併用して金属厚みを増大させてもよい。
InP基板1は、(100)から[111]方向または[11−1]方向に5度〜20度傾斜したオフアングル基板とするのがよい。より望ましくは、(100)から[111]方向または[11−1]方向に10度〜15度傾斜させる。このような大きなオフ角基板を用いることにより、欠陥密度が小さく結晶性に優れたInGaAsバッファ層2、タイプIIの多重量子井戸構造の受光層3、InGaAs拡散濃度分布調整層14およびInPキャップ層4を得ることができる。
受光素子アレイ50とCMOS70との接続は、図5に示すように、圧着によって行う。接合バンプ9の融点以上の適当な温度、および不活性雰囲気において、または常温大気中で、受光素子アレイ50とCMOS70とに圧力を付加して行う。
また圧力を制御して接続する方法でなくても、接合バンプ9および筒状金属Gが接触するように受光素子アレイ50とCMOS70との距離を制御することで接続してもよい。接合バンプと筒状金属を接触させてなじませるのには圧力が必要なので適度の圧力を付加してなじませた後にバンプを溶融させる際には圧力をかけないか、または両者の距離制御の方が望ましい場合が多い。
また圧力を制御して接続する方法でなくても、接合バンプ9および筒状金属Gが接触するように受光素子アレイ50とCMOS70との距離を制御することで接続してもよい。接合バンプと筒状金属を接触させてなじませるのには圧力が必要なので適度の圧力を付加してなじませた後にバンプを溶融させる際には圧力をかけないか、または両者の距離制御の方が望ましい場合が多い。
図6は、図1に示す検出装置100を製造する別の方法を示す図である。図1〜図5では、接合バンプ9は、検出装置100に組み上げる前は、受光素子アレイ50に設けられていた。しかし、図6に示すように、検出装置100に組み上げる前に、接合バンプ9を読み出し回路のCMOS70に設けておいてもよい。
CMOS70のパッド71上への接合バンプ9の形成についても、フォトリソグラフィ法を用いるのがよい。接合バンプ9についても、気相成長法のみで形成してもよいし、気相成長法とめっき法とを併用してもよい。接合バンプ9の材料としては、In、In−Zn合金、SnAg、SnAu等を例示することができる。Inは、柔らかく、受光素子アレイ50のIII−V族化合物半導体の機械的損傷や、熱応力に起因する接合部の剥がれ、等を防止するのに適している。また、SnAg、SnAuなどSnを含む合金は、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。
接合バンプ9の形状としては、次のものを例示することができる。目標の形状であり、ストレート円柱を目標の形状とするが、少し逸脱してもよいことは、繰り返し説明したとおりである。
外径φ12μm
高さ10μm
CMOS70のパッド71上への接合バンプ9の形成についても、フォトリソグラフィ法を用いるのがよい。接合バンプ9についても、気相成長法のみで形成してもよいし、気相成長法とめっき法とを併用してもよい。接合バンプ9の材料としては、In、In−Zn合金、SnAg、SnAu等を例示することができる。Inは、柔らかく、受光素子アレイ50のIII−V族化合物半導体の機械的損傷や、熱応力に起因する接合部の剥がれ、等を防止するのに適している。また、SnAg、SnAuなどSnを含む合金は、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。
接合バンプ9の形状としては、次のものを例示することができる。目標の形状であり、ストレート円柱を目標の形状とするが、少し逸脱してもよいことは、繰り返し説明したとおりである。
外径φ12μm
高さ10μm
(実施の形態2)
図7は、本発明の実施の形態2における検出装置100を示す断面図である。本実施の形態では、画素電極を兼ねる接合バンプ9を、p型領域6を形成するInP窓層5の表面に、直接、接合した点に特徴を有する。図7において、接合バンプ9とp型領域6とはオーミック接触するように、接合バンプ9の材料、p型領域6の表層のp型不純物濃度等を設定する。p型領域6のp型不純物濃度が実施の形態1と同様の条件下で、接合バンプ9の材料としては、In100%、In96%−Zn4%、In97%−Ag3%、In100%、Sn96.5%−Ag3.5%、などを用いるのがよい。
上記の接合バンプ9は、図5に示すように受光素子アレイ50に設けておいてもよいし、また、図6に示すようにCMOS70に設けておいてもよい。実施の形態1との相違は、InGaAsコンタクト層5aの形成のための工数を節減できるが、一方で接合バンプ9がp型領域6とオーミック接触を実現するために制約が増える。
図7は、本発明の実施の形態2における検出装置100を示す断面図である。本実施の形態では、画素電極を兼ねる接合バンプ9を、p型領域6を形成するInP窓層5の表面に、直接、接合した点に特徴を有する。図7において、接合バンプ9とp型領域6とはオーミック接触するように、接合バンプ9の材料、p型領域6の表層のp型不純物濃度等を設定する。p型領域6のp型不純物濃度が実施の形態1と同様の条件下で、接合バンプ9の材料としては、In100%、In96%−Zn4%、In97%−Ag3%、In100%、Sn96.5%−Ag3.5%、などを用いるのがよい。
上記の接合バンプ9は、図5に示すように受光素子アレイ50に設けておいてもよいし、また、図6に示すようにCMOS70に設けておいてもよい。実施の形態1との相違は、InGaAsコンタクト層5aの形成のための工数を節減できるが、一方で接合バンプ9がp型領域6とオーミック接触を実現するために制約が増える。
(他の実施の形態)
上記の本発明の実施の形態では、常温で使用できるInP系受光素子アレイを用い、冷却なしの検出装置の例について説明したが、それに限定されない。冷却をするMCTに用いてもよい。また、上記本発明の実施の形態で説明したInP系受光素子アレイについて、冷却を行う検出装置に用いてもよい。
また、受光素子アレイの受光層には、タイプ2のMQWの場合について説明したが、バンドギャップ波長が1.65μm〜3.0μmの受光層を持てば、InGaAs、InGaAsN、InGaAsNP、およびInGaAsNSbのうちのいずれかであってもよい。
上記の本発明の実施の形態では、常温で使用できるInP系受光素子アレイを用い、冷却なしの検出装置の例について説明したが、それに限定されない。冷却をするMCTに用いてもよい。また、上記本発明の実施の形態で説明したInP系受光素子アレイについて、冷却を行う検出装置に用いてもよい。
また、受光素子アレイの受光層には、タイプ2のMQWの場合について説明したが、バンドギャップ波長が1.65μm〜3.0μmの受光層を持てば、InGaAs、InGaAsN、InGaAsNP、およびInGaAsNSbのうちのいずれかであってもよい。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の検出装置等によれば、既存の設備を用いて、経済性に優れた検出装置等を得ることができ、従来、接合バンプとp側電極を形成する金属材料との濡れ性が良くなかったことなどに配慮する必要がなくなる。
1 InP基板、2 バッファ層、3 受光層、4 拡散濃度分布調整層、5 キャップ層、5a コンタクト層、6 p型領域、9 接合バンプ、12 n側電極、15 pn接合、35 反射防止膜、36 選択拡散マスクパターン、43 ポリイミド保護膜、50 受光素子アレイ、70 読み出し回路、71 読み出し電極、72 接地電極、100 検出装置。
Claims (8)
- 近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置であって、
前記受光素子は、前記化合物半導体のエピタキシャル積層体の表層からp型不純物を選択拡散して形成されたpn接合を有し、非拡散領域によって隔てられており、
前記p型不純物が選択拡散されたp型領域は、前記読み出し回路の読み出し電極に、接合バンプを通じて電気的に接続されており、
前記接合バンプが前記受光素子のオーミック電極を兼ねることを特徴とする、検出装置。 - 前記接合バンプは、前記p型領域にオーミック接触するか、または、前記p型領域上にエピタキシャル成長された化合物半導体のコンタクト層にオーミック接触する、ことを特徴とする、請求項1に記載の検出装置。
- 前記p型領域またはコンタクト層は、InPまたはInGaAsであり、前記接合バンプが、In若しくはSn、またはInおよびSnの少なくとも一種を含む合金、で形成されていることを特徴とする、請求項1または2に記載の検出装置。
- 前記受光素子アレイは、InP基板と、該InP基板上に形成された、バンドギャップ波長が1.65μm〜3.0μmの受光層とを有し、該受光層は、(GaAsSb/InGaAs)のタイプ2の多重量子井戸構造、または、(GaAsSb/InGaAsN)、(GaAsSb/InGaAsNP)、および(GaAsSb/InGaAsNSb)のうちのいずれかのタイプ2の多重量子井戸構造、であり、かつ、その受光層は、前記InP基板との格子整合条件、|Δa/a|≦0.002(ただし、aiを受光層内の各層の格子定数、aをInP基板の格子定数として、Δa=ai−a、である)を満たすことを特徴とする、請求項1〜3のいずれか1項に記載の検出装置。
- 前記受光素子アレイは、InP基板と、該InP基板上に形成された、バンドギャップ波長が1.65μm〜3.0μmの受光層とを有し、該受光層は、InGaAs、InGaAsN、InGaAsNP、およびInGaAsNSbのうちのいずれかであり、その受光層は、前記InP基板との格子整合条件、|Δa/a|≦0.002(ただし、aiを受光層の格子定数、aをInP基板の格子定数として、Δa=ai−a、である)を満たすことを特徴とする、請求項1〜3のいずれか1項に記載の検出装置。
- 請求項1〜5のいずれか1項に記載の検出装置に用いられる受光素子アレイであって、前記受光素子のオーミック電極を兼ねる前記接合バンプを前記受光素子ごとに備えるか、または、前記接合バンプ若しくはいかなるp側電極をも備えない、ことを特徴とする、受光素子アレイ。
- 近赤外域に受光感度を持つ化合物半導体からなる複数の受光素子が配列された受光素子アレイの製造方法であって、
前記化合物半導体のエピタキシャル積層体の表層からp型不純物を前記受光素子ごとに選択拡散してpn接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、
前記選択拡散して形成したp型領域にオーミック接触するようにp側電極を兼ねる接合バンプを形成する工程を備えるか、または、前記選択拡散工程のあと前記接合バンプ若しくはいかなるp側電極も形成することなく読み出し回路との接続工程に送ることを特徴とする、受光素子アレイの製造方法。 - 近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置の製造方法であって、
前記化合物半導体のエピタキシャル積層体の表層からp型不純物を前記受光素子ごとに選択拡散してpn接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、
前記受光素子ごとに光電荷を読み出す読み出し回路を準備する工程と、
前記受光素子アレイの受光素子ごとに接合バンプを形成するか、または前記読み出し回路の読み出し電極ごとに接合バンプを形成する、接合バンプ形成工程と、
前記接合バンプを、接続する相手側である、前記読み出し電極または前記受光素子に接続する工程、とを備えることを特徴とする、検出装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009252217A JP2011096982A (ja) | 2009-11-02 | 2009-11-02 | 検出装置、受光素子アレイ、および、これらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009252217A JP2011096982A (ja) | 2009-11-02 | 2009-11-02 | 検出装置、受光素子アレイ、および、これらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011096982A true JP2011096982A (ja) | 2011-05-12 |
Family
ID=44113573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009252217A Pending JP2011096982A (ja) | 2009-11-02 | 2009-11-02 | 検出装置、受光素子アレイ、および、これらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011096982A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015012228A (ja) * | 2013-07-01 | 2015-01-19 | 住友電気工業株式会社 | 受光素子アレイを作製する方法 |
WO2022149362A1 (ja) * | 2021-01-08 | 2022-07-14 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
-
2009
- 2009-11-02 JP JP2009252217A patent/JP2011096982A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015012228A (ja) * | 2013-07-01 | 2015-01-19 | 住友電気工業株式会社 | 受光素子アレイを作製する方法 |
WO2022149362A1 (ja) * | 2021-01-08 | 2022-07-14 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8174118B2 (en) | Detection device and method for manufacturing the same | |
JP5568979B2 (ja) | 検出装置、受光素子アレイ、および検出装置の製造方法 | |
US7148464B2 (en) | Photodiode array with a plurality of depressions | |
US8293566B1 (en) | Strained layer superlattice focal plane array having a planar structure | |
US8450773B1 (en) | Strain-compensated infrared photodetector and photodetector array | |
US7462889B2 (en) | Avalanche photodiode | |
US8299497B1 (en) | Near-infrared photodetector with reduced dark current | |
WO2012073539A1 (ja) | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 | |
JPWO2011089949A1 (ja) | 化合物半導体受光素子アレイ | |
JP6881027B2 (ja) | 半導体受光素子、及び半導体受光素子の製造方法 | |
JP2012038766A (ja) | 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置 | |
US8274127B2 (en) | Photodiode array for image pickup device | |
JP2010205858A (ja) | 光検出装置および光検出装置の製造方法 | |
JP2016092037A (ja) | 半導体積層体、受光素子およびセンサ | |
US7948006B2 (en) | Photodiode with high ESD threshold | |
JP2012216727A (ja) | 受光素子、その製造方法および検出装置 | |
JP2011096982A (ja) | 検出装置、受光素子アレイ、および、これらの製造方法 | |
JP2011146603A (ja) | 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法 | |
JP2011096921A (ja) | 検出装置、センサ、および、これらの製造方法 | |
JP6488855B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
JP2011146602A (ja) | 検出装置、受光素子アレイ、および、これらの製造方法 | |
JP2009283603A (ja) | 検出装置、受光素子アレイおよびその製造方法 | |
US20170294547A1 (en) | Semiconductor layered structure, photodiode and sensor | |
JP2011100892A (ja) | 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法 | |
JP7109718B2 (ja) | 化合物半導体フォトダイオードアレイ |