JP7109718B2 - 化合物半導体フォトダイオードアレイ - Google Patents

化合物半導体フォトダイオードアレイ Download PDF

Info

Publication number
JP7109718B2
JP7109718B2 JP2017225592A JP2017225592A JP7109718B2 JP 7109718 B2 JP7109718 B2 JP 7109718B2 JP 2017225592 A JP2017225592 A JP 2017225592A JP 2017225592 A JP2017225592 A JP 2017225592A JP 7109718 B2 JP7109718 B2 JP 7109718B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
anode
contact layer
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017225592A
Other languages
English (en)
Other versions
JP2019096758A (ja
Inventor
睦郎 小倉
克彦 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Irspec Corp
Original Assignee
Irspec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Irspec Corp filed Critical Irspec Corp
Priority to JP2017225592A priority Critical patent/JP7109718B2/ja
Publication of JP2019096758A publication Critical patent/JP2019096758A/ja
Application granted granted Critical
Publication of JP7109718B2 publication Critical patent/JP7109718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Description

本願発明は、それぞれ個々に化合物半導体フォトダイオードとして機能するフォトダイオードセルが複数個、縦横に配置され、互いに隣接するフォトダイオードセルの間に分離溝が設けられることで当該隣接するフォトダイオードセル同士の分離を図るように構成された化合物半導体フォトダイオードアレイに関し、特に、そうした構造の化合物半導体フォトダイオードアレイにおいて、互いに隣接するフォトダイオードセル間の電気的、光学的分離特性を向上させ、イメージセンサとしての高感度化、高分解能化を図ると共に、各フォトダイオードセルのサイズ、ひいては全体の化合物半導体フォトダイオードアレイのサイズの小型化を図り得るようにするための改良に関する。なお、以下においてフォトダイオードは「PD」と略記する。
化合物半導体PDはシリコンPDが受光できない波長域、特に赤外領域で最も高感度な光検出器として広く使われるが、こうした化合物半導体PDを複数個用い、一つずつをそれぞれ単位の画素に対応するPDセルとして横m個、縦n個に全体としては平面的に見て矩形状にアレイ配置し、有効画素数m×nのイメージセンサとして利用する化合物半導体PDアレイは、赤外分光器用センサ、波長多重光通信用モニター、赤外イメージセンサ等として、種々の工業計測等に利用されている。
素材的な具体例としては、最も多方面で使われている化合物半導体PDアレイに、InP基板上にエピタキシャル成長法により形成したInGaAs層を光吸収層(感光層)とするものがあり、波長の長い近中赤外検出用としては、GaSbあるいはInAs基板に格子整合したInGaAsSb系、InSb系、HgCdTe等のPDアレイが用いられている。
ここで、既存の製品における個々のPDセルの一般的なサイズ(画素サイズ)に就いて述べると、平面的に見て矩形(通常正方形)のPDセルのサイズは一辺辺り15μm~25μmで、PDアレイ(イメージセンサ)としての総画素数は市販の主たる製品群ではいわゆるVGA規格、つまりm=640,n=512の640×512画素程度となっている。画素サイズが3~10μm、総画素数百万個以上が一般的となっているシリコンCMOSイメージセンサと比べると、赤外領域用での画素サイズは大きなままに留まっている。可視光領域から赤外光領域へと波長が長くなるに連れ、最適画素サイズが大きくなる傾向はあるものの、赤外用化合物半導体PDアレイでも、個々の画素サイズは同一ウェファからの取り数や撮像用光学系のサイズ等も考慮すると、5~6μm角程度までは小さくし得る方が望ましい。
これまで、赤外用化合物半導体PDアレイにおいて画素サイズを小さくできなかった理由は、それぞれが個々の画素を構成し、互いに隣接し合うPDセル間の電気的、光学的分離が困難であったことや、シリコン読み出しICと画素レベルで高密度接続する際の制約や困難があった点にある。
高密度接続の手段としては、従来、インジウムバンプが用いられてきた。さらに信頼性を向上し、画素サイズを縮小するべく、下記特許文献1,2、非特許文献1に示されているように、微小金バンプを用いた常温超音波接合法も用いられ始めており、これにより、画素サイズ10μm以下の高密度接続も可能にはなってきている。
しかし、化合物半導体PDアレイのPDセルサイズをさらに縮小して行くことを考えると、単純に電極を微小に分離するだけでは画像の高分解能を得ることは困難で、発生した光生成キャリアを各画素内に閉じ込める機構が必要となる。隣接するPDセル間を深溝により物理的に分離することは画素間のクロストークを抑制するために有効であるが、その溝の表面が光吸収層若しくはpn接合を形成する領域となっていて、そこに空乏層が存在すると、表面欠陥に起因する暗電流の原因となる問題が生じる。
一般に半導体光検出器の検出限界を決める暗電流は半導体内部に起因するものと半導体表面に起因するものとがある。半導体内部に起因する暗電流を抑制するには、光吸収層以外の半導体層での熱励起によるキャリア生成を軽減することが有効であり、つまりは光吸収層に流入する熱励起キャリアを抑制することが必要となってくる。この熱励起キャリアの生成速度は概して真性キャリア濃度の2乗に比例するので、光吸収層を真性キャリア濃度が低い禁制帯幅の大きな(広い)半導体層で挟めば暗電流を軽減する上では有効ということになる。また、結晶欠陥密度は半導体表面で高いため、半導体表面に起因する暗電流を軽減することが重要であるが、そのためには表面に露出するpn接合端部が禁制帯幅の大きな半導体層上に有ること、あるいは、禁制帯幅の小さな(狭い)光吸収層の表面にパシベーション層を形成するか、あるいは表面を高濃度ドープして熱平衡状態に保つ等の対策を取ることが求められてくる。
例えば、下記特許文献3に記載されたInGaAs/InP系プレーナ型PDにおいては、結晶欠陥密度が高い素子表面が比較的禁制帯幅の大きいInP層で覆われており、光吸収層となる禁制帯幅の小さいInGaAs層のpn接合が表面に露出していない。このプレーナ型PDを製作するプロセスでは、表面から不純物を選択的に拡散することによりpn接合を形成した後、PDを1次元的もしくは2次元的に配列してアレイとしている。
しかし、この構造は製造プロセスこそ簡単であるが、アレイ中の隣接PDセル間でのクロストークが大きくなる欠点がある。光吸収層で発生したキャリアが拡散により容易に隣接するPDセルに流れ込み、当該隣接PDセルにて出力を生じさせてしまうからである。そのため、当該特許文献3でも、各PDセルの受光面の境界に遮光マスクを設けてクロストークを改善する方法を開示している。この方法によれば、隣接PDセル間の間隙で光励起電流の発生を防止する効果はあるものの、それでも各PDセルで発生するキャリアが隣接するPDセルに流れ込むことを完全には防止できない。また基板側から光入射をするような裏面入射の場合、各PDセルの受光面は当該基板裏面から一般には200μm程度離れているので、裏面への遮光マスクは無効となってしまう。
このようなプレーナ型PDアレイの欠点を改良するものとして、下記特許文献4に示されているように、n型光吸収層の側面周囲をp型Zn拡散層で覆い、横方向にpn接合を形成することにより、作り付けポテンシャルによる素子分離機能を付加したプレーナnウェル型PDアレイ構造も提案された。同特許文献4の図2に示されている分離溝パシベーション型化合物半導体PDアレイのように、PDセル間に分離溝を設け、分離溝に沿って高濃度Zn拡散により端面をp型に反転させることによって、暗電流の低減、素子分離特性向上を図る工夫もなされてはいた。p型に高濃度ドープされた溝表面は熱平衡状態にあるため、結晶表面での結晶欠陥がキャリア生成の原因とならないためである。
隣接PDセル間分離特性を改善するにはまた、各PDセルにおいて発生した光生成キャリアを電気的、物理的に閉じ込めることが重要となると共に、各PDセル内に入射した光自体をその各PDセル内に閉じ込めることが肝要となる。各PDセルで吸収されなかった赤外光が散乱光として隣接したPDセルに到達すると、画像のコントラストを低下させてしまうからである。また、一旦発生した光生成キャリアが電極に到達する前に再結合し、光を発生すると、隣接画素に伝播して再吸収されるフォトンリサイクリング現象によってもセル間の分離特性が劣化する。しかし、特にこの光生成キャリアの閉じ込めや光学的遮蔽、光散乱防止に関し、これでほぼ十分という程度にまで効果的な手段は未だ認められていなかったと言って良い。
さらに、別の観点から論議すると、近赤外分光スペクトロスコピーにおいては、一般に波長0.9μmから2.5μmの範囲でデータベースが蓄積され、プラスティック材料の判別や食品中の脂質や糖類の組成分析などに活用されている。従ってこれに用いる近赤外撮像素子の感光波長範囲も0.9μmから2.5μm程度をカバーするものが必要になる。生体イメージング等においては、ヘモグロビンによる光吸収が顕著になる650nm付近から脂質の吸収帯に相当する1.8μmまでをカバーし得る撮像素子の需要がある。
0.9μmから2.5μmの波長範囲を一連にはカバーできないが、波長0.9~1.6μmに感度波長を持つ既存の化合物半導体PDアレイでは、通常、InPに格子整合したIn0.53Ga0.47Asを使用している。波長範囲を拡大するために、従来においてもInGaAs/InP系近赤外PDアレイでは、In組成を0.53から0.77に増加させることにより、波長範囲を1.6μmから2.4μmに拡張させた例が認められる。しかし、この場合、約1.6%の格子ずれが生じてしまい、この格子不整合によって生じる結晶欠陥の問題は大きく、PDアレイの暗電流は千倍から一万倍程度にまで増してしまう。従って、波長2m以上の長波長PDの構成材料としては、格子整合系で実現できるGaSb系材料が有望と考えられる。
しかし、先に少し触れた下記特許文献3等では、GaSb基板を用いたInGaAsSb系で上記の要件を満たすには成功していない。これは、SiNx等のZn拡散マスクがInP系では有効に使えるものの、GaSb系に有効な拡散マスク材料が得られていないためである。また、GaSb基板のカットオフ波長は1.7μmであるため、基板入射型の赤外撮像素子では、上記した近赤外スペクトラム分光法における標準的なデータベースの波長範囲(0.9~2.5μm)を単一撮像素子でカバーすることができない。
次に、実装につき鑑みるに、金属バンプが通常シリコン読み出し集積回路(ROIC)の表面側に形成されていて、これをPDアレイの表面に形成された電極と画素レベルで高密度接続するハイブリッド構造になるのが普通である。そのため、光は基板側から入射され、エピタキシャル層内の光吸収層により吸収されることになる。従って、化合物半導体基板がロウパスフィルターとなってしまうので、例えばInP基板上のIn0.53Ga0.47As光吸収層を用いた場合、感光波長はInP基板のカットオフ波長である0.9μmからIn0.53Ga0.47Asの吸収限界波長1.6μmまでの範囲に留まる。さらに長波長の格子整合系の場合、例えばGaSb基板を用い、その上に形成されたIn0.2Ga0.8As0.18Sb0.82層を光吸収層とした場合には、GaSbのカットオフ波長1.7μmから当該光吸収層In0.2Ga0.8As0.18Sb0.82の吸収限界波長2.4μmまでが感度波長範囲となる。
ハイブリッド構造の赤外撮像素子において、PDアレイのエピタキシャル成長に用いた基板を除去することができれば、短波長側の波長感度を拡張することができる。例えば裏面照射型InP/InGaAs系PDアレイのInP基板を除去することができれば、基板によってカットオフされていた0.9μmから可視光領域の0.4μm付近までの感度を得ることができる。基板除去効果は、GaSbやInAs等、長波長でカットオフする素材を基板として用いる長波長PDで一層顕著となる。また、超格子PD等、波長10μm程度の赤外波長に対しては、導電性基板による減衰が顕著なので、基板の除去は必須となってくる。
基板除去のためのプロセスには、基板上にPDアレイを作製し、そのPDアレイをいわゆる「やとい基板」に一旦固定して、元の基板を薄膜化した後、ROICに接合する方法と、基板付きPDアレイをROICにバンプ接合した後、フィラを封入してから、ROICに接合されたPDアレイの元の基板を除去する方法がある。前者は、やとい基板に一旦、仮接合して薄膜化したエピタキシャルフィルムを透明基板に接合し、さらにやとい基板を分離し、電極側を露出する工程が必要になる。しかし、エッチストップ層を用いて数μm以下の膜厚まで薄くしたPDアレイのハンドリングは歩留まりの低下を伴う。後者では、下記非特許文献2に認められるように、PDアレイでカバーされていないボンディングパッド等、ROICの他の部分の保護も必要であること、基板除去プロセスをチップごとに行う必要がある等、作業効率が悪い欠点がある。
特許4480417号公報 特許5082081号公報 特開昭2002-100796号公報 特許第5942068号公報
Takanori Shuto, Keiichiro Iwanabe, Mutsuo Ogura, Katsuhiko Nishida, and Tanemasa Asano,"Room-temperature bonding of heterogeneous materials for near-infrared image sensor",Japanese Journal of Applied Physics 53, 04EB01 (2014). Robert Rehm,etc,"Substrate removal of dual-colour InAs/GaAs superlattice focal plane arrays",physicastatus solidi(c) Volume9, Issue2(2012) R Chaghi,etc., "Wet etching and chemical polishing of InAs/GaAs superlattice photodiodes", Semicond. Sci. Technol.24 (2009) 065010 Gregory C. Desalvo,etc., "Citric Acid EtchIng of GaAs1-xSbx, AI0.5Ga0.5Sb,and InAs for Heterostructure Device Fabrication", J. Electrochem. Soc., Vol.141, No. 12, December 1994
上記に鑑み、特に赤外領域の光検出に好適に用い得る化合物半導体PDアレイとして、実現すれば望ましい事項に就き列挙すると、まず、望ましくは10μm以下の画素ピッチを確保しながらも十分な画像コントラスト、画像分解能を保持し得ること、また、波長範囲を拡大するための薄膜構造やGaSb系材料に適合し得るものであることである。
してみるに、この目的や、下記に述べる各目的は、既述した中でこれまでは十分に効果的な手段が認められていなかった事実を解決すれば達成し得る。すなわち、各PDセルにおいて発生した光生成キャリアを当該PDセル内にのみできるだけ完全に電気的、物理的に閉じ込めるための電気的分離手段、また、そもそも各PDセル内に入射した光自体をその各PDセル内にのみこれもほぼ完全に閉じ込め、隣接PDセルに入射はさせないようにする隣接PDセル間での光学的分離手段の提供に成功すれば、従来の多くの欠点を解消ないしは少なくとも緩和できる。本願発明の主たる目的は、まさにこの点にある。
その上で、さらに達成すれば望ましい目的に就き述べれば、高密度バンプ接合に適合するべく、PDのアレイの信号出力に係るアノード電極とカソード電極とが同一平面上に形成されているようにした際、通常、全てのPDセルに共通の電極となるアノード電極は、それぞれ単位画素を構成する各PDセルの各アノード領域に低抵抗にて接続されていることが望ましいが、本願発明ではこの要求を満たすことも一つの付帯的な目的とする。
また例えば、上掲の特許文献4の図2に示されているような分離溝パシベーション型高密度化合物半導体PDアレイ構造を、光吸収の原因となる基板を除去した構造で実現しようとした場合、深溝により各PDセルが分離されるため、表面側にカソード電極、裏面側にアノード電極が孤立したPDアレイとなる。この孤立したPDアレイをROICに接続する場合、同一平面上でカソード電極とその周囲に形成されたアノード電極をバンプ接合するには、反対側に位置するアノード側共通電極をどのようにバンプ接合が可能なカソード電極側に低抵抗で導くかが課題となる。本願発明ではこのような問題も生じないように図る。
これに加え、波長範囲を拡大するために基板を薄膜化する際、既述のようにGaSb系材料等、選択不純物拡散が困難な材料に関しても、分離溝パシベーション型高密度化合物半導体PDアレイを実現できれば好ましく、そのための工夫となる手段の提供も本願発明の付帯的な目的とする。
また、これも既述の通り、従来の化合物半導体PDアレイの薄片化プロセスにおいては、一旦やとい基板にマウントして、PDセル作成時にエピタキシャル成長用基板として用いた元の基板を除去し、実質的に基板上に形成されていたエピタキシャル積層構造にのみ、PDセルを薄膜化した後、透明基板に当該エピタキシャル積層構造を移してからROICにバンプ接合するか、ROICに接合した後に、チップレベルで基板除去を行う必要があり、歩留まりも作業効率も悪かったが、本願発明ではこのような問題が生じないような構造の提案も図る。
さらに、上掲の非特許文献3に認められるように、表面リークを抑制したアレイ構造を実現するためには、禁制帯幅の小さい光吸収層とのpn接合が表面に露出しないように選択的に不純物拡散することが必要であるものの、特にGaSb系材料の場合、誘電体開口を用いた選択拡散マスクの選択性が悪く、従来の選択拡散プロセスではプレーナ型やプレーナウェル型、あるいは分離溝パシベーション型高密度化合物半導体PDアレイとして低リークPDアレイを実現することは困難であった。もちろん、この点も本願発明により解決されることが望ましい。
本発明は上記目的を達成するため、
それぞれ個々に化合物半導体PDダイオードとして機能するPDセルが複数個、縦横に配置されて全体としては平面的に見ると矩形形状をなし、互いに隣接するPDセルの間に分離溝が設けられることで隣接するPDセル同士が分離されている化合物半導体PDダイオードアレイであって;
各PDセルは、カソード領域となるn型の光吸収層が、当該光吸収層の禁制帯幅よりも大きな禁制帯幅のバリア層と窓層とによって上下から挟まれており、光吸収層の側面にはアノード領域となるp型の不純物拡散層が形成され;
窓層は光吸収層への入射光を通す層となっていると共に;
上記の分離溝内には、当該分離溝に露呈していた不純物拡散層の側面を被覆する金属材料のメッキ層が形成されていること;
を特徴とする化合物半導体PDダイオードアレイを提案する。
こうした基本構成を満たした上で、本願発明はさらに、
バリア層の表面にはカソードコンタクト層が形成され、このカソードコンタクト層の上面にカソード電極が形成されていると共に;
化合物半導体PDアレイの矩形形状の外周に沿う少なくとも一つのPDセルにおいては、上記バリア層の表面に上記のカソードコンタクト層に代えてその上にアノードコンタクト層が形成され;
このアノードコンタクト層は、分離溝内の上記のメッキ層にあって当該アノードコンタクト層の形成されたPDセルの側面に接するメッキ層部分に接触して電気的に導通しており;
更に該アノードコンタクト層の上面にアノード電極が形成され;
該メッキ層は、該アノード電極と直接あるいは該アノードコンタクト層を介して電気的に導通していること;
を特徴とする化合物半導体PDダイオードアレイも提案する。
上記のアノードコンタクト層は、上記のように原理構造的には一つのPDセル上だけにのみあっても本願発明は満たされるが、一般には化合物半導体PDアレイの矩形形状を画定している外周四辺にあって一辺以上の辺に沿う複数のPDセル上に設けられているようにするのが現実的である。
こうした構造に関してはさらに、
カソードコンタクト層は不純物拡散層の端面において当該不純物拡散層とバリア層とで構成されるpn接合の端面には触れずに当該pn接合の端面を露出する面積寸法形状となっていること;
を特徴とする化合物半導体PDダイオードアレイを提案できる。
さらに、本願発明では、
窓層が、直接に、または分離溝を形成する時にマスクとして用いて残存している誘電体層を介して透明基板に接着されている構造も提案できる。
本願発明によると、各画素を構成するそれぞれのPDセルの周囲をメッキ層が囲うため、各PDセルにおいて発生した光生成キャリアを当該PDセル内にのみ電気的、物理的に十分に閉じ込めることができ、イメージセンサとして高感度化を図ることができる。逆に言えば各PDセルのサイズ、ひいてはイメージセンサとしての全体の化合物半導体PDアレイのサイズを従来よりも小型化しても十分な感度を得ることができる。
また、メッキ層の存在により、光散乱によるクロストークを抑制でき、隣接PDセル間の光学的分離も満足なものとし得るため、従来よりも高いコントラスト、高い分解能を得ることができる。
さらに、本願発明によれば、カソード電極とアノード電極を同一平面上に並設するようにした場合にも、アノード電極に接するアノードコンタクト層をメッキ層に接触させ、導通させることができるので、当然、アノード領域を極めて低抵抗な状態でアノード電極に接続させることができる。従来はZn拡散により結晶表面からp型に反転されたアノード領域がアノード電極への主たる導通路となっていたため、高抵抗化をおそれてその厚み(幅)はあまり薄くできなかったが、極めて低抵抗にできるメッキ層を導通路として用いる本願発明によれば、アノード領域は薄くても良いことになり、各PDセルにおける開口比を大きく取ることができる。
また、メッキ層によりアノード電極に簡単に接続することができるので、従来の分離溝パシベーション型化合物半導体PDアレイ構造におけるように、カソード電極、アノード電極を同一表面上に揃えるのが難しかった構造とは異なり、本願発明の思想に従えばメッキ層に導通させることでアノード電極を容易にカソード電極のある面と同一面に揃えることができる。
さらに、カソードコンタクト層は不純物拡散層の端面において当該不純物拡散層とバリア層とで構成されるpn接合の端面には触れずに当該pn接合の端面を露出する面積寸法形状となっている構成を採用した場合には、リークをより低減することができる。
これに加え、透明基板を用いる本願発明下位構成に従えば、入射光カットオフに関する制約からも大いに解放され、検出対象波長範囲を拡大することができる。
本発明の望ましい一実施形態としての化合物半導体PDアレイを作製する工程の当初の工程の説明図である。 図1に示した工程の次の工程の説明図である。 図2に示した工程の次の工程の説明図である。 図3に示した工程の次の工程の説明図である。 図4に示した工程の次の工程の説明図である。 図5に示した工程の次の工程を経ることで完成した本願発明第一の実施形態としての化合物半導体PDアレイの概略構成図である。 本発明の第二の実施形態としての化合物半導体PDアレイを作製する工程の当初の工程の説明図である。 図7に示した工程の次の工程の説明図である。 図8に示した工程の次の工程の説明図である。 図9に示した工程の次の工程の説明図である。 図10に示した工程の次の工程の説明図である。 図11に示した工程の次の工程の説明図である。 図12に示した工程の次の工程の説明図である。 図13に示した工程の次の工程を経ることで完成した本願発明第二の実施形態としての化合物半導体PDアレイの概略構成図である。
以下、図1以降に即し、本発明の望ましい一実施形態である化合物半導体PDアレイに就き説明して行くが、全図を通じ、同じ符号は同じか、または同様の構成要素を示している。従って本明細書中、各図に即しての個別的な説明の中でその図面に記載されている符号付きの構成要素に就き説明が無い場合でも、要すれば他の図面に関する説明の中でなされている同じ符号の構成要素に関する説明を援用することができる。また、全図を通じ、枝図(A)は構造全体の斜視図、枝図(B)は枝図(A)に記されているB-B線に沿う断面図であり、特に図1~図10においては、各(B)図は要部の拡大断面図となっている。
本発明を理解するためには、その作製工程を追いながらの説明が有効であるのでそのようにすると、図1はまず、本発明第一実施形態の化合物半導体PDアレイを構築するに必要な積層群を形成した出発状態を示している。
まず、本願発明に従い、例えばカットオフ1.65μm用または1.8μm用の化合物半導体PDアレイを構築する場合、半導体基板15はInPとする。このInP基板15上には順に、エピタキシャル法により積層形成された第一のバリア層14、光吸収層(感光層)13、第二のバリア層12、コンタクト層11、及び誘電体層16から成る。この実施形態では基板側から光を入射させる化合物半導体PDアレイを想定しているので、第一のバリア層14は「窓層14」と呼ぶことができるため、以下ではそう呼ぶこととし、第二のバリア層12は単にバリア層12と呼ぶ。
カットオフ1.65μmとする場合、基板15上の各層の望ましい組成例、寸法例を挙げるならば、光吸収層13は2μm厚程度、コンタクト層11は0.1μm厚程度のn型In0.53Ga0.47As層とし、光吸収層13とコンタクト層11に挟まれるバリア層12は0.1μm厚程度のn型InP層、基板15と光吸収層13に挟まれる窓層14は0.5μm厚程度のp型InP層とする。カットオフを1.8μmにする場合には、光吸収層13及びコンタクト層11をそれぞれ2μm厚程度、0.1μm厚程度のIn0.65Ga0.35As層、バリア層12及び窓層14をIn0.65Ga0.35Asに格子整合されたn型InAsP層とする。
カットオフ2.5μmとしたい場合には、半導体基板15をGaSbまたはInAsとし、光吸収層13及びコンタクト層11をそれぞれ2μm厚、0.1μm厚のIn0.2Ga0.8As0.18Sb0.82、バリア層12及び窓層14をそれぞれ0.1μm厚で光吸収層13に格子整合されたn型AlGaSbとする。
いずれにしても、上記のような組成例により認められるように、光吸収層13の禁制帯幅に比し、これを上下から挟む一対のバリア層、すなわち第一バリア層としてのバリア層12と第二のバリア層としての窓層14の禁制帯幅は光吸収層18及びコンタクト層11よりも大きくなっている。
コンタクト層11の上に形成されている誘電体層16は例えば300nm程度のSiNx層16とし、各画素に対応する各PDセルを隣接する者同士の間では分離されるように切り出すために、この誘電体層16には例えば幅が0.5μm程度までの細さで、下のコンタクト層11の表面を露呈させるまで、例えばフロン系ガスプラズマによるドライエッチで溝16aを掘る。溝16aは平面的に見ると縦横に伸び、全体として升目を描く枠線ないし目地状に掘られており、四辺を当該枠線により囲まれた各升目に相当する各々の面積部分がそれぞれ単位の画素ないし各PDセルを形成する領域となる。
図示する構造例は全くの説明のためであるので、溝16aにより切り分けられている上記の升目状面積領域は横に6個、縦に6個しか示されていないが、既掲のVGA規格等を満たすためにはもちろん、必要な有効画素数m×n個が切り分けられるように、溝16aの縦横本数も増える。
後述の所から理解されるように、本願発明の場合、作製される化合物半導体PDアレイの矩形形状の外周に沿う少なくとも一つのPDセル上、ないし当該矩形形状を画定する外周四辺にあって一辺以上の辺に沿う複数のPDセルにはその上にアノード電極を形成するアノードコンタクト層が形成されて、このアノードコンタクト層の形成された部分でのPD機能は失わされるので、実際に切り分ける必要のある升目状面積領域の個数は増える。外周四辺の全てに沿う複数のPDセル上に一連にアノード電極を形成する場合には、切り分けられる画素相当の面積部分の必要総個数は少なくとも(m+2)×(n+2)個となる。ここに図示する本実施形態では理解の簡単化のため、作製される化合物半導体PDアレイの外周四辺の全ての辺に沿う複数のPDセル上に一連にアノード電極を形成するものとして説明する。
次いで図2に示されているように、溝16aの掘られている誘電体層16をマスクとして、コンタクト層11の表面から窓層14の少なくとも表面にまで至るか、若干窓層14に食い込む深さにまで、例えばドライエッチにより、互いに隣接するPDセル同士の間に分離溝17を形成する。図示の場合、溝17の断面形状は矩形となっているが、楔状となっていても構わない。
分離溝17の形成後、図3に示しているように、誘電体層16を拡散マスクとしてZnを拡散させ、分離溝17によって露呈している面から既述した関係の積層構造11,12,13,14の内部及び分離溝17の底に向け、横方向に当該Znを拡散することでアノード領域となるべき不純物拡散層18を形成する。これにより、分離溝17で各PDセル用のそれぞれに分割された各光吸収層13は、分離溝17に露呈する側面側においては当該不純物拡散層18、厚み方向上下界面においては大きなバンドギャップを有するバリア層12、窓層14により囲まれることになるため、表面結晶欠陥による暗電流の発生は良く抑えられる。なお、不純物拡散層18は光吸収層13の側面側のみならず、上記の拡散処理により、窓層14、バリア層12の側面、及び分離溝17の底面にも一連に形成される。
次いで図4に示しているように、適当な無電解メッキ法を援用し、適当な金属材料、望ましくは金のメッキ層19を分離溝17内に形成し、当該分離溝17に露呈していた不純物拡散層18の側面を被覆する。なお、このメッキ処理により、メッキ層19の上端面が誘電体層16の表面よりも不都合に突出した場合には、例えばCMP法等を援用して突出部分を削れば良い。
このような工程を経ることにより、各画素に対応する部分は立体構造としてそれぞれが独立して光検出機能を営み得るPDセルとなり、各隣接PDセル間にメッキ層19が介在する構造が得られる。このメッキ層19は、上述の通り、分離溝17に露呈する不純物拡散層18の側面を被覆するので、各PDセル内に入射した光を当該各入射セル内にのみ留め、散乱光として隣接するPDセルに入射するのを防ぐ遮光壁部材となって機能する。しかも導電性が高いので、後述のように、アノード電極にこのメッキ層19を介して導通を取ることができるため、カソード領域である光吸収層13に導通すべきカソード電極とアノード領域である不純物拡散層18に導通すべき当該アノード電極とを同一平面に並設するのが簡単になる。つまり、当該メッキ層19は、金属製導電層兼遮光層と呼ぶこともできる。
このような構造が得られたならば、拡散マスクとして利用した誘電体層16を適当な既存の手法、例えば緩衝フッ酸への浸漬やCF4ガス等を用いたドライエッチで除去し、次いで図5に示すように、各画素となるべき面積部分の周囲においてコンタクト層11にコンタクト層分離溝20を形成して、各画素を構成する各PDセルのそれぞれに専用のカソードコンタクト層11aを形成する。この際、形成する分離溝20の幅を勘案し、当該カソードコンタクト層11aがアノード領域である不純物拡散層18の表面に接しないようにしてアノード領域との電気的分離を図る。また、これにより、窓層12の表面においてのみ、当該窓層12と不純物拡散層18によるpn接合が露呈することになるので、表面リーク電流は大幅に低減し得るようになる。
の実施形態の化合物半導体PDアレイでは、全体形状は平面的に見て矩形となっているが、当該矩形形状を画定する外周四辺の各辺に沿う一列の画素相当の面積部分(実質的に有効画素領域の外側となる)に位置するPDセルは当該PDセルとしての機能をなくし、その上面にアノードコンタクト層を形成する領域として利用する。つまり、当該外周四辺の各辺に沿う一列分の画素相当の面積部分の上面に残されたコンタクト層部分11bは、これをアノードコンタクト層11bとするべく、その下のセルの不純物拡散層18の側面に設けられているメッキ層19に電気的に接するようにされている。
すなわち、アノードコンタクト層11bは不純物拡散層18を含み、不純物拡散層18を介してもメッキ層19と導通する。一方、カソードコンタクト層11aは、前段落で説明したように、コンタクト層溝部20によりメッキ層19とは電気的に絶縁されている。
ただし、先に述べた通り、本願発明の技術思想上は、有効画素領域の外側において、化合物半導体PDアレイの外周四辺の全ての辺ではなく、少なくともその一辺以上に沿うPDセル上、もしくは少なくとも一つ以上のPDセル上にのみ、アノードコンタクト層11bが設けられているだけでも、本願発明は成立する。また、外周に沿って複数列のアノードコンタクト層11bが設けられても良い。この点は、後に述べる第二の実施形態においても同様である。
この後、図6 に示すように、各PDセルの上面にそれぞれ形成されているカソードコンタクト層11a上に例えばCr-Au蒸着によってカソード電極21を形成し、有効画素領域の外側に位置する画素部分(図示実施形態では全体の矩形形状の外周四辺の各辺に沿う一列分の画素相当の面積部分)の上面に設けられたアノードコンタクト層11bには、これも同様に例えばCr-Au蒸着によりアノード電極22を形成して、本実施形態の化合物半導体PDアレイの完成とする。
尚、アノード電極22はアノードコンタクト層11bに接続されるとともに、メッ キ層19に接続されているため、アノードコンタクト層11bが直接メッキ層19に接続される必要は無い。
本願発明では、この実施形態に認められる通り、アノード電極22に対し、全てのPDセルの全てのアノード領域(不純物拡散層)18の電気的導通を取る部材は、平面的に見ると縱横升目の枠線状をなし、隣接PDセル間を分離する分離溝内に一連に形成された導電性の高いメッキ層19となっているので、化合物半導体PDアレイの同一面側にカソードコンタクト層11a、アノードコンタクト層11bを揃える構造も簡単、合理的に得られる。また、これまでのように、格子状の不純物拡散層18を導通領域として用いる必要は無くなるので、ことさらに当該不純物拡散層18に低抵抗性を求める必要も無くなり、その結果、当該不純物拡散層18は例えば0.5μm以下に薄くすることも可能となる。これはつまり、受光素子としての開口率を向上させる効果をも生むということである。尚、メッキ層19は、アノードコンタクト層11bの上面に形成されるアノード電極22と直接あるいはアノードコンタクト層11bを介して電気的に導通する。


以下では図7以降に即し、本発明の第二実施形態としての化合物半導体PDアレイに就き説明するが、やはりその構造の理解のため、製造工程を追って説明する。まず、図7に示すように、半導体基板15上にエッチストップ層31、スペーサ層30、コンタクト層11、バリア層12、光吸収層13、窓層14が形成されたN型エピタキシャル層を成長し、そのエピタキシャル層の表面にSiNx、SiO2等の誘電体薄膜16を形成する。この誘電体層16には、先の実施形態におけると同様、例えば幅が0.5μm程度までの細さで、下の窓層12の表面を露呈させるまでの溝16aを例えばフロン系ガスプラズマによるドライエッチで掘る。この溝16aは平面的に見ると縱横に伸び、全体的には升目の枠線ないし目地に相当する溝であって、四辺がこの枠線により囲まれた各升目に相当する面積部分がそれぞれ単位画素を構成する各PDセルの形成領域となる。
エッチストップ層31は、例えば0.2μm厚程度とし、InP基板上の場合はInGaAsを、GaSb基板の場合はInAlSbを使用する。スペーサ層30は0.1μm厚程度で、基板15と同じ材料を使用する。エピタキシャル層の積層順序は先と異なり、まずバリア層12が形成され、その上の光吸収層13を介して第二バリア層である窓層14が形成されているが、この実施形態では後述のように、最終的にはこのエピタキシャル積層構造(31+30+11+12+13+14)は上下反転した形で石英ないしガラス等、別の適当なる透明基板に装着されるので、各層の上下方向位置関係は先の実施形態におけると同様となる。
次いで図8に示すように、升目を形成する枠線状に溝16aが掘られた誘電体薄膜16をマスクとして、エッチストップ層31、スペーサ層30、コンタクト層11、バリア層12、光吸収層13、窓層14が積層形成されてなるn型エピタキシャル積層構造(31+30+11+12+13+14)の表面から、スペーサ層30の少なくとも表面、望ましくはその厚みの途中に至るまでの深さにドライエッチで画素分離用の細い分離溝17を穿つ。
その後、図9に示すように、不純物拡散、例えばZn拡散を行い、分離溝17の側面に沿い窓層14から光吸収層13を介し少なくともコンタクト層11に至るまでの不純物(Zn)拡散領域18を横及び深さ方向の拡散で形成し、当該拡散領域をp型にして、光吸収層13との間でpn接合を形成させる。
この工程の後には、先の実施形態におけると同様、図10に示すように、溝の掘られている誘電体層16をマスクとしてメッキ法を適用し、分離溝17内に適当な金属、望ましくは金のメッキ層19を形成して、不純物拡散層18の分離溝17に露呈していた面を被覆する。メッキ処理後、メッキ層19の上端面が誘電体層16の表面よりも不都合に突出した場合には、先に述べたと同様に、例えばCMP法等を援用して突出部分を削り、平坦化すれば良い。
この後、本第二実施形態では、図11に示すように、石英あるいは熱膨張係数をエピタキシャル層のそれに近づけたガラス等の適当なる透明基板32の表面にエピタキシャル積層構造の表面、この場合は窓層14の表面上に残存している平坦化された誘電体層16の表面を接着する。エピタキシャル積層構造の表面を例えばCMP研磨後、SiO2薄膜を介して透明基板32の表面に直接ウェファボンディングすることもできる。場合により、窓層14を直接に透明基板32に接着しても良い。
なお、本図11から以下に説明する図14まで、各図の枝図(C)は、各図の枝図(B)中において仮想線で囲った部分を拡大して示す要部拡大断面図である。
エピタキシャル層を透明基板32に接着したならば、例えばメカニカル研磨と選択エッチを利用して、各層のエピタキシャル成長時に用いた元の基板15を除去する。基板15の選択除去後はエッチストップ層31のみを選択エッチし、その後にスペーサ層30を選択除去すると、図12に示すように、清浄なコンタクト層11を露出させることができる。
なお、基板15がInP基板であるならば、塩酸を用いるとInGaAs層をエッチストップ層31として有効に利用できる。InGaAsエッチストップ層31は例えばリン酸過酸化水素水溶液でウェットエッチ除去し、さらに塩酸でInPスペーサ層30を除去すれば、平坦なコンタクト層11を露出することができる。既掲の非特許文献4に認められるように、基板15がGaSb基板である場合にはシュウ酸過酸化水素水溶液を用いることができ、この際のエッチストップ層31としてはAlGaAsSbが有効である。
次いで図13に示すように、各画素となるべき面積部分の周囲においてコンタクト層11にコンタクト層分離溝20を形成して、各画素を構成する各PDセルごとに専用のカソードコンタクト層11aを形成する。先の実施形態におけると同様、この際には形成する分離溝20の幅を勘案し、当該カソードコンタクト層11aがアノード領域である不純物拡散層18の表面に接しないようにしてアノード領域との電気的分離を図る。また、これにより、pn接合はバリア層12の表面のみで露出するため、PDの暗電流を抑制することができる。
ただし、同じく先の実施形態と同様、化合物半導体PDアレイの矩形形状の各辺に沿う外周一列分の画素相当の面積部分に位置するPDセルは当該PDセルとしての機能を失わせ、上面にアノードコンタクト層11bを形成する領域として利用する。つまり、当該外周一列分の画素相当の面積部分の上面に残されたコンタクト層部分11bは、これをアノードコンタクト層11bとするべく、その下のセルの不純物拡散層18の側面に設けられているメッキ層19に電気的に接するようにされる。
この後、図14に示すように、各PDセルの上面にそれぞれ形成されているカソードコンタクト層11a上に例えばCr-Au蒸着膜のカソード電極21を形成し、矩形の化合物半導体PDアレイの最外周に沿う部分に位置する画素部分の上面のアノードコンタクト層11bには、同様に例えばCr-Au蒸着により、アレイの矩形形状外周に沿って一周廻って繋がるアノード電極22を形成すれば、本実施形態の分離溝パシベーション型高密度薄膜化合物半導体PDアレイの完成となる。
本第二実施形態の化合物半導体PDアレイでは、入射光は石英基板等の十分なる透明基板を介しての入射となるため、第一実施形態における場合のような半導体基板による短波長側のカットオフ作用による制約は受けることがなくなり、より広帯域な波長範囲に感度を持つことができる。
本構造では、透明基板に接着される窓層14は、深溝の側面が高密度ドーピングされている限り、n型でもp型でも構わない。従って、エピタキシャル成長においては、基板側バリア層にP型不純物の添加が不要になり、エピタキシャル層のバックグランド不純物濃度を抑制できる利点がある。特にGaSb系長波長PD用材料においては、表面自然酸化膜などの影響により、パタニングされた誘電体による選択Zn拡散が困難となる。そのような場合でも、溝とエピタキシャル層表面から均一にZn拡散を行うことにより、表面プロファイルに沿って一定の距離、分離層17の側面と窓層14が高濃度のp型に転換され、低暗電流特性に優れたnウェル型PDアレイ構造を実現することが可能となる。すなわち、この実施形態に示した分離溝パシベーション型薄膜化合物半導体PDアレイにおいては、適用できる材料が広がり、波長範囲の拡大、高密度高分離特性が期待できる。
また、THV(スルーホールビア)類似技術を用いた本発明の場合は、アノード側の導電性を確保するための深いZn拡散が不要になるので、Zn拡散工程において量産性に優れた、開管方式やスピンオングラスのような固体拡散ソースを用いることも有効である。
以上、本発明を望ましい実施形態に即し説明したが、本発明の要旨構成に即する限り、任意の改変は自由である。
11 コンタクト層
11a カソードコンタクト層
11b アノードコンタクト層
12 バリア層
13 光吸収層
14 窓層(第二バリア層)
15 半導体基板
16 誘電体層
17 分離溝
18 不純物拡散層
19 メッキ層
21 カソード電極
22 アノード電極
30 スペーサ層
31 エッチングストップ層
32 透明基板

Claims (5)

  1. それぞれ個々に化合物半導体フォトダイオードとして機能するフォトダイオードセルが複
    数個、縦横に配置されて全体としては平面的に見ると矩形形状をなし、互いに隣接する上
    記フォトダイオードセルの間に分離溝が設けられることで該隣接するフォトダイオードセ
    ル同士が分離されている化合物半導体フォトダイオードアレイであって;
    上記各フォトダイオードセルは、カソード領域となるn型の光吸収層が、該光吸収層の禁
    制帯幅よりも大きな禁制帯幅のバリア層と窓層とによって上下から挟まれており、該光吸
    収層の側面にはアノード領域となるp型の不純物拡散層が形成され;
    上記窓層は上記光吸収層への入射光を通す層となっていると共に;
    上記分離溝内には、上記分離溝に露呈していた上記不純物拡散層の側面を被覆する金属材
    料のメッキ層が形成されていること;
    を特徴とする化合物半導体フォトダイオードアレイ。
  2. 上記バリア層の表面にはカソードコンタクト層が形成され、該カソードコンタクト層の上面にカソード電極が形成されていると共に;
    上記化合物半導体フォトダイオードアレイの矩形形状の外周に沿う少なくとも一つの上記フォトダイオードセルにおいては、上記バリア層の表面に上記カソードコンタクト層に代えてその上にアノードコンタクト層が形成され;
    該アノードコンタクト層は、上記分離溝内の上記メッキ層にあって該アノードコンタクト層の形成されたフォトダイオードセルの側面に接するメッキ層部分に接触して電気的に導通しており;
    更に該アノードコンタクト層の上面にアノード電極が形成され;
    該メッキ層は、該アノード電極と直接あるいは該アノードコンタクト層を介して電気的に導通していること;
    を特徴とする請求項1 記載の化合物半導体フォトダイオードアレイ。
  3. 該アノードコンタクト層およびその上面に形成された該アノード電極は、上記化合物半導体PDアレイの矩形形状を画定している外周四辺にあって一辺以上の辺に沿う複数のフォトダイオードセル上に設けられていること;
    を特徴とする請求項2 記載の化合物半導体フォトダイオードアレイ。
  4. 上記カソードコンタクト層は、上記不純物拡散層の端面において該不純物拡散層と上記バ
    リア層とで構成されるpn接合の端面には触れずに該pn接合の端面を露出する面積寸法形状
    となっていること;
    を特徴とする請求項2 記載の化合物半導体フォトダイオードアレイ。
  5. 上記窓層が、直接に、または上記分離溝を形成する時にマスクとして用いて残存している
    誘電体層を介して透明基板に接着されていること;
    を特徴とする請求項1 記載の化合物半導体フォトダイオードアレイ。
JP2017225592A 2017-11-24 2017-11-24 化合物半導体フォトダイオードアレイ Active JP7109718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017225592A JP7109718B2 (ja) 2017-11-24 2017-11-24 化合物半導体フォトダイオードアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017225592A JP7109718B2 (ja) 2017-11-24 2017-11-24 化合物半導体フォトダイオードアレイ

Publications (2)

Publication Number Publication Date
JP2019096758A JP2019096758A (ja) 2019-06-20
JP7109718B2 true JP7109718B2 (ja) 2022-08-01

Family

ID=66971987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017225592A Active JP7109718B2 (ja) 2017-11-24 2017-11-24 化合物半導体フォトダイオードアレイ

Country Status (1)

Country Link
JP (1) JP7109718B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022107723A1 (ja) * 2020-11-18 2022-05-27 国立大学法人千葉大学 近赤外光を利用した撮像システム及び撮像方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226073A (ja) 2009-02-24 2010-10-07 Hamamatsu Photonics Kk フォトダイオード及びフォトダイオードアレイ
WO2011089949A1 (ja) 2010-01-25 2011-07-28 アイアールスペック株式会社 化合物半導体受光素子アレイ
JP2014207392A (ja) 2013-04-15 2014-10-30 セイコーNpc株式会社 ノイズ電流を抑制したフォトダイオード
JP2017175102A (ja) 2016-03-16 2017-09-28 ソニー株式会社 光電変換素子及びその製造方法並びに撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180068A (ja) * 1982-04-15 1983-10-21 Toshiba Corp 半導体放射線検出器の製造方法
US9659989B1 (en) * 2016-04-19 2017-05-23 Omnivision Technologies, Inc. Image sensor with semiconductor trench isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226073A (ja) 2009-02-24 2010-10-07 Hamamatsu Photonics Kk フォトダイオード及びフォトダイオードアレイ
WO2011089949A1 (ja) 2010-01-25 2011-07-28 アイアールスペック株式会社 化合物半導体受光素子アレイ
JP2014207392A (ja) 2013-04-15 2014-10-30 セイコーNpc株式会社 ノイズ電流を抑制したフォトダイオード
JP2017175102A (ja) 2016-03-16 2017-09-28 ソニー株式会社 光電変換素子及びその製造方法並びに撮像装置

Also Published As

Publication number Publication date
JP2019096758A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
TWI476906B (zh) Photodiode and photodiode array
US8610170B2 (en) Compound semiconductor light-receiving element array
KR101019807B1 (ko) 포토 다이오드 어레이, 그 제조 방법, 및 방사선 검출기
US7576371B1 (en) Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays
US10312390B2 (en) Light receiving device and method of producing light receiving device
JP5983076B2 (ja) フォトダイオードアレイ
US20180294309A1 (en) Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same
US9209218B2 (en) Infrared solid-state imaging device
US10636818B2 (en) Semiconductor device and sensor including a single photon avalanche diode (SPAD) structure
US8274127B2 (en) Photodiode array for image pickup device
KR100670828B1 (ko) 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법
JP2005259829A (ja) 裏面入射型受光素子アレイ
US8399820B2 (en) Multicolor detectors and applications thereof
JP2012244124A (ja) 受光素子アレイ、その製造方法および検出装置
US20230197758A1 (en) Photodetecting device with enhanced collection efficiency
JP2007281266A (ja) 裏面入射型フォトダイオードアレイおよびセンサ
US20130001729A1 (en) High Fill-Factor Laser-Treated Semiconductor Device on Bulk Material with Single Side Contact Scheme
JP2016092037A (ja) 半導体積層体、受光素子およびセンサ
JP2013175686A (ja) 受光素子、その製造方法、および検出装置
JP2012216727A (ja) 受光素子、その製造方法および検出装置
JP7109718B2 (ja) 化合物半導体フォトダイオードアレイ
JP2009170551A (ja) 受光素子アレイ、撮像装置およびそれらの製造方法
JP2014110391A (ja) 受光素子アレイ、その製造法、およびセンシング装置
JP2009283603A (ja) 検出装置、受光素子アレイおよびその製造方法
TWI660491B (zh) 影像感測器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220602

R150 Certificate of patent or registration of utility model

Ref document number: 7109718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150