JP2013175686A - 受光素子、その製造方法、および検出装置 - Google Patents

受光素子、その製造方法、および検出装置 Download PDF

Info

Publication number
JP2013175686A
JP2013175686A JP2012040687A JP2012040687A JP2013175686A JP 2013175686 A JP2013175686 A JP 2013175686A JP 2012040687 A JP2012040687 A JP 2012040687A JP 2012040687 A JP2012040687 A JP 2012040687A JP 2013175686 A JP2013175686 A JP 2013175686A
Authority
JP
Japan
Prior art keywords
layer
light receiving
receiving element
pixel separation
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012040687A
Other languages
English (en)
Inventor
Yoichi Nagai
陽一 永井
Kenichi Machinaga
賢一 町長
Satoru Morishima
哲 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012040687A priority Critical patent/JP2013175686A/ja
Publication of JP2013175686A publication Critical patent/JP2013175686A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】暗電流を小さくした上で、かつ狭ピッチ化、製造能率向上が可能な受光素子、およびその受光素子の製造方法を提供する。
【解決手段】多重量子井戸構造を含む受光層3と、受光層の上に位置して画素ごとに電極が配置されるコンタクト層5と、受光層とコンタクト層との間に挟まれた画素分離調整層4とを備え、pn接合は画素分離調整層とコンタクト層との界面に位置し、画素はメサ構造によって相互に分離されており、該メサ構造の溝Kは、コンタクト層に開口を有しpn接合を突き抜けて画素分離調整層内に底を有することを特徴とする。
【選択図】 図1

Description

本発明は、赤外域の光を受光対象とする、受光素子、その製造方法、および検出装置に関するものである。
近赤外を含む赤外域の光は、動植物などの生体や環境に関連した吸収スペクトル域に対応するため、受光層にIII−V族化合物半導体を用いて、その赤外域の検出器の開発が行われている。とくに近赤外から長波長側へと受光感度の拡大が推進されている。これら受光素子では、選択拡散によってpn接合を形成することで選択拡散していない領域で隔てられた画素を形成するプレーナ型フォトダイオードとする構成が多く用いられてきた。しかしながら、選択拡散によるプレーナ型フォトダイオードについては、次の問題がある。
(1)製造能率の向上を得ることができる大口径化ウエハを原料に用いる場合、選択拡散を精度よく実施することが困難である。
(2)選択拡散されていない領域を十分確保しないと、画素分離が難しいため、入射面に占める開口部、または選択拡散の領域の面積率、すなわちフィルファクタ(Fill Factor)が小さくなる。このため、感度向上に限界がある。別の観点から見れば、画素ピッチの高密度化に大きな制約となる。
一方、プレーナ型フォトダイオードと対比されるメサ型フォトダイオードについては、近赤外InGaAs2次元イメージセンサについて開示がなされている(非特許文献1、特許文献1)。また、近赤外から長波長側に感度拡大をはかるためタイプ2量子井戸構造(MQW:Multi-Quantum Well)を受光層として、メサ構造を形成するのに、湿式エッチング(リン酸系エッチャント)を用いる提案がなされている(非特許文献2)。
メサ型フォトダイオードは、フィルファクタをプレーナ型フォトダイオードよりも高くすることができる。もう一つの利点は、pn接合をエピタキシャル成長のとき作り込むのでpn接合位置の制御性に優れていることである。pn接合位置がずれると、感度や応答速度のバイアス電圧依存性が変化するため製品の特性の安定性に影響を及ぼす。
特開2001−144278号公報
Marshall J.Cohen, Michael J. Lange, Martin H. Ettenberg, Peter Dixon, Gregory H. Olsen, "A Thin Film Indium Gallium Arsenide Focal Plane Array for Visibleand Near Infrared Hyperspectral Imaging",1999, IEEE,pp.744-745 Mark Itzler, "Low-Noise Abalanche Photodiodes for Midwave Infrared (2 to 5 μm) Applications", Princeton Lightwave Inc.Final Report, 14 August 2005
しかし、メサ型フォトダイオードは、pn接合がメサ構造の溝の壁面に露出するので、とくにドライエッチングによる結晶の損傷によってリーク電流が増大する傾向がある。一般に、近赤外〜遠赤外の波長域の受光においては、暗電流は極力下げる必要があり、このためにペルチエ素子等の冷却機構を設けるのが普通である。また、比較的波長が短い範囲の近赤外域において冷却機構を設けない構成は、それだけで、その受光素子の一つの大きな特徴となる。また、より長波長側において冷却機構を必要とする場合でも、暗電流が低ければ、冷却機構のレベルを低くでき、重量軽減、コスト削減等を得ることができる。
本発明は、暗電流を小さくした上で、かつ狭ピッチ化、製造能率向上が可能な受光素子、その受光素子の製造方法、および検出装置を提供することを目的とする。
本発明の受光素子は、pn接合を含む画素が配列されている。この受光素子は、多重量子井戸構造(MQW:Multi Quantum Well)を有する受光層と、受光層の上に位置する画素分離調整層と、画素分離調整層に接して位置し、画素ごとに電極が配置されるコンタクト層とを備える。そして、pn接合は画素分離調整層とコンタクト層との界面に位置し、画素はメサ構造によって相互に分離されており、該メサ構造の溝は、コンタクト層に開口を有しpn接合を突き抜けて画素分離調整層内に底を有することを特徴とする。
これによって、画素分離のためのエッチングを多重量子井戸構造内にまで行わないので、多重量子井戸構造の結晶性を損ねることがない。通常のメサ構造は受光層の厚み全部を突き抜ける深さを有する溝を設ける。多重量子井戸構造の受光層を貫通する溝の場合、その溝の壁面を完全に被覆することが難しい。すなわち多重量子井戸構造のような複雑なエピタキシャル積層体の端面、すなわち極端な場合、層単位の微細な凹凸が生じる端面、を、保護膜で確実性をもって被覆することが難しい。しかし、上記の構成では、多重量子井戸構造の受光層の深さまで、溝は入れない。このため、複雑な凹凸形状の多重量子井戸構造の端面を保護膜で被覆する必要がなくなる。保護膜が完全に被覆しないと、やはり漏れ電流(暗電流)の原因となる。本発明の構成の結果、暗電流が小さくS/N比に優れる受光素子を得ることができる。
また、メサ構造の画素分離によって画素分離ができると、小型化(狭ピッチ化)を推進することが容易となる。
さらに、選択拡散によって画素形成する従来の方法に比べて次の利点を有する。すなわち、エピタキシャル成長のとき、導電型に応じた不純物をドープしておいてエッチングによって画素を形成するので、選択拡散における横方向拡散によって難しかった狭ピッチ化が可能となる。さらに、選択拡散法よりも選択拡散領域の不純物濃度分布を均一に制御できるので、大口径化を推進することができる。この大口径化によって、受光素子の製造の量産性を高めることができる。
なお、受光素子は、複数の画素が、一次元配列されたものでも、二次元配列されたものでもよい。
コンタクト層は画素分離調整層と同じ組成の化合物半導体層であり、不純物については、該コンタクト層はp型層であり、画素分離調整層はノンドープもしくはコンタクト層におけるp型不純物濃度よりも希薄なn型層であるのがよい。
一般的にエッチングレートは、エッチングされる材質によって大きく変わるが、ドーピング濃度などではさほど変わらない場合が多い。従って、コンタクト層と画素分離調整層とを同じ組成の化合物半導体層材料とすれば同じエッチャントを使用してエッチングすることで、深さ制御を精度よく遂行することができる。また材質間のエッチングレート差によるサイドエッチや段差などがない、滑らかなメサ形状を得ることができる。このため、保護膜を形成する際、コンタクト層と画素分離調整層の界面のpn接合の露出部を密着して確実に被覆することができ、暗電流の増大を防ぐことができる。
また、化合物半導体層で受光素子を形成する場合、層の構成やドーピング量によっては、最適な結晶性を得るのに成長温度を変更せざるを得ない場合がある。特に成長温度を上げて、受光層に熱的ダメージを与えることは避ける必要がある。このような観点からも、コンタクト層を画素分離調整層と同じ組成の化合物半導体層とし、同じ成長温度で成長し易くすることが望ましい。
画素分離調整層と受光層との間に、メサ構造の溝の深さを安定化する溝深さ安定化層を備え、該溝が溝深さ安定化層内に届いているか、または画素分離調整層内にとどまっているようにできる。
エッチングにおいては、溝の深さを精度よく形成することが難しい場合が多い。とくにウエットエッチングでは、溝の深さを精度良く形成することが難しい。この場合、溝は、(E1)受光層内に届かないこと、しかし(E2)pn接合を突き抜けること、の2点が肝要である。この2点を確実にできればよい。このため、溝深さ安定化層を、画素分離調整層と受光層との間に介在させることで、エッチング時に、上記の(E1)、(E2)を共に得るための許容範囲を広げることができる。
受光時に、受光層側に広がる空乏層が、pn接合から画素分離調整層の全厚みを含みかつ受光層の厚みの全部または部分を含むように、コンタクト層および画素分離調整層の不純物濃度、該画素分離調整層の厚み、ならびに逆バイアス電圧の電圧源を構成するのがよい。
受光時に、pn接合に逆バイアス電圧を印加して、空乏層を受光層内に広げて受光によって生成する電子正孔ペアを捕捉する。受光層については、受光対象の光のエネルギに合わせたバンドギャップを有する受光層を設けているので、空乏層を受光層内にまで広げて、その受光層内の空乏層において対象光を受光しなければならない。受光層内に広がる空乏層の領域が大きいほど、受光機会が増え、感度が高くなる。
上記のようにpn接合をコンタクト層と画素分離調整層との界面に設けたので、空乏層が受光層内に広がるには、画素分離調整層を通って受光層内に拡がらなければならない。逆バイアス下で空乏層がpn接合から広がる深さ(幅)は、近似的に逆バイアス電圧に比例し、かつpn接合を挟む二つの層の不純物濃度比にも関係する。
逆バイアス下で空乏層は、pn接合を形成する二つの層の不純物濃度比に応じて、不純物濃度の低い層の側により大きく広がる。不純物濃度の比が大きい場合、空乏層は、近似的にほとんど不純物濃度が低い側に拡がるとしてよい。
具体的には、コンタクト層は画素電極がオーミック接触するので、たとえばp型とする場合、p型不純物を高濃度(1E18cm−3以上)にドープする。一方、画素分離調整層は、1E16cm−3以下のn型不純物濃度とする。さらに画素分離調整層はi(intrinsic)型またはノンドープであってもよい。すなわち、pn接合は、一般に、pi接合もしくはni接合であってもよい。さらに受光層についても、n型不純物濃度は画素分離調整層と同様に、n型不純物を1E16cm−3以下もしくはi型とするのがよい。上記よりpn接合の両側の不純物濃度比は、小さくても100以上あることになる。このため、空乏層は、pn接合から画素分離調整層を通り受光層内に拡がる。逆バイアス電圧の電圧源は、上記のようなpn接合が、受光層内に十分拡がる電圧を印加できればよい。画素分離調整層の厚み、電圧源等については、実施の形態において詳しく説明する。
メサ構造の溝の少なくとも側壁が、断面において、(1)直線で構成されるか、または(2)湾曲した凹状曲線を主体に構成される、構成をとることができる。
これによって、メサ構造を形成するときのエッチングをドライエッチング((1)の形状となる)でもよいし、ウエットエッチング((2)の形状となる)でもよい。ドライエッチングは微妙な条件設定を数多く設定可能であり、高精度のメサ構造の溝を形成できる。しかし、形成能率が低い。一方、ウエットエッチングは、能率が良く、エッチングによる結晶の損傷は小さく(本発明では、受光層はエッチングしないが)、高額な装置は不要である。しかし、精度の点で改良の余地がある。
受光素子は化合物半導体により形成されており、多重量子井戸構造はタイプ2とすることができる。
これにより多重量子井戸構造を構成する化合物半導体の各単層の結晶性を保ったまま、単層の受光波長よりも長波長の光を受光できるようになり、長波長かつ低ノイズのセンサが実現できる。
また、化合物半導体のタイプ2の多重量子井戸構造は、上述のように、従来のようにメサ構造の溝に多重量子井戸構造の端面が露出する場合、結晶性の劣化を招きやすく、かつ微細な凹凸が生じやすいので保護膜で完全に被覆することは難しい。このため、このような受光素子に対して、本発明の構成は好適である。
受光素子はInP基板上に結晶成長した化合物半導体により形成されており、多重量子井戸構造は、タイプ2の(InGaAs/GaAsSb)とすることができる。
これによって、波長3μm程度までの近赤外域に受光感度をもつ受光素子について、小型化(狭ピッチ化)、大口径ウエハによる量産性の向上などを得た上で、暗電流を低くしS/N比に優れたものとすることができる。
受光素子がInP基板上に結晶成長した化合物半導体により形成される場合、画素分離調整層を、InGaAsおよびInPの、いずれか一方または両方の層から形成することができる。
これによって、基板や受光層と格子整合した層を画素分離調整層にすることができるので、受光層の結晶性を悪化させたり、歪に起因するノイズ電流の増大を招くこともない。
またウエットエッチングやドライエッチングによって、容易に所定の深さのメサ構造の溝を形成することができる。
コンタクト層および画素分離調整層を共に、InGaAsおよびInPのいずれか一方の層からなるようにできる。
いずれの場合も比較的低い成長温度でZnのようなp型不純物を多く取り込むことができるので、所定のドーパント濃度のp型コンタクト層を、画素分離調整層と同じ成長温度で容易に形成することができる。
受光素子を構成する半導体層を全て、有機原料だけを用いてOMVPE法により成長温度450〜550℃で形成することができる。
受光層を構成するGaAsSb層は、高温で層分離を生じ良質な結晶性を損なうおそれがある。しかし低温で分解し易い有機原料だけを用いて450℃〜550℃で成長することで良質な結晶性を得ることができるとともに、GaAsSb層の結晶性悪化を防ぐことができる。
Ga(ガリウム)、In(インジウム)、As(砒素)、P(燐)、Sb(アンチモン)の原料として、それぞれTEGa(トリエチルガリウム)、TMIn(トリメチルインジウム)、TBAs(ターシャリーブチルアルシン)、TBP(ターシャリーブチルホスフィン)、TMSb(トリメチルアンチモン)を用いるのが望ましい。
Gaの原料としては、TMGa(トリメチルガリウム)でもよく、Inの原料としては、TEIn(トリエチルインジウム)でもよい。またAsの原料としては、TMAs(トリメチル砒素)でもよく、Sbの原料としては、TESb(トリエチルアンチモン)でもよい。また、Pの原料としては、TBPの代わりに、TIPSb(トリイソプロピルアンチモン)や、TDMASb(トリジメチルアミノアンチモン)でもよい。
n型のドーピングにはTeESi(テトラエチルシラン)を、p型のドーピングにはDEZn(ジエチル亜鉛)を用いることができる。
受光素子はGaSb基板上に結晶成長した化合物半導体により形成し、多重量子井戸構造を、タイプ2の多重量子井戸構造(GaSb/InAs)とすることができる。
これによって、波長10μm程度までの中赤外域に受光感度をもつ受光素子について、多重量子井戸構造を構成する化合物半導体の各単層の結晶性を保ったまま、単層の受光波長よりも長波長の光を受光できるようになり、長波長かつ低ノイズのセンサが実現できる。
溝深さ安定化層が、Alを含む化合物半導体層を含むことができる。
エッチングにおいてAlを含む層は、エッチング速度が小さくなる傾向を有する。このため、エッチングストッパとして作用することができ、エッチング条件の許容範囲をさらに大きく広げることができる。とくにウエットエッチングにおいて、ストッパとして機能しやすい。
本発明の検出装置は、上記のいずれかの受光素子と、読み出し回路(ROIC:Read-Out IC)とを組み合わせたことを特徴とする。
これによって、暗電流が低くてS/N比が優れた、経済性の良い、検出装置を得ることができる。
本発明の受光素子の製造方法は、pn接合を有する画素が配列された受光素子を製造する。この製造方法は、半導体基板の上に、多重量子井戸構造を含む受光層を形成する工程と、受光層の上に画素分離調整層を形成する工程と、画素分離調整層に接してコンタクト層を形成する工程と、画素分離調整層およびコンタクト層の形成工程において、該画素分離調整層とコンタクト層との界面がpn接合となるように不純物をドープし、コンタクト層から前記pn接合を突き抜けて画素分離調整層内に底を有し、画素を分離するメサ構造の溝を設ける工程とを備えることを特徴とする。
上記の方法により、ウエハのサイズに厳しい制限を受けずに、小型化(狭ピッチ化)を容易にしながら、暗電流を低くしてS/N比の優れた受光素子を、既存の設備を用いて製造することができる。
メサ構造の溝を設ける工程において、ドライエッチング、またはウエットエッチングにより、溝を設けることができる。
これによって、受光素子の製品仕様等に応じて、適切なエッチング法を用いてメサ構造を形成することができる。ドライエッチングおよびウエットエッチングの特徴は、上記したとおりである。
受光層を形成した後、画素分離調整層を形成する前に、該受光層に接して溝深さ安定化層を形成し、その溝深さ安定化層に接して画素分離調整層を形成することができる。
これによって、メサ構造の溝を、上記の(E1)受光層内に届かせないこと、(E2)pn接合を突き抜けること、の2点の確実性を高めることができる。
ウエットエッチングによりメサ構造の溝を設ける工程において、同じエッチャント内に、該受光素子の中間製品を浸漬することで、メサ構造の溝と、受光素子の端縁に位置し、少なくとも受光層を突き抜けてグランド電極が接触する不純物層に届く一つの配線電極用溝とを、同じ機会に形成することができる。
一般に、ウエットエッチングにおいて、エッチング対象領域の隙間または溝の幅が大きい方が、エッチャントの拡散(循環)が容易なため、同じ時間当たりのエッチング深さを深くすることができる。メサ構造の溝は、グランド電極の配線電極用溝と比較して、その溝の幅は、相当小さい。このため、エッチング用のレジストパターンを設けた中間製品のウエハを、一つの容器に収納されたエッチャントに浸漬すると、メサ構造の溝は浅く、またグランド電極の配線電極用溝はそれより深く掘れる。このため、レジストパターンの開口幅の比(エッチング自体のために調整する調整代は小さい)、エッチャントの成分の調整、エッチング時間、温度等を行うことで、同じ機会の浸漬によって、メサ構造の溝と、グランド電極の配線電極用溝とを同時に形成することが可能になる。この結果、量産性を高めて製造コストを大きく低減することができる。
ウエットエッチングでは、HBr系または酢酸系のエッチャントを用いることができる。
上記のエッチャントを用いることで、メサ構造の溝と、グランド電極の配線電極用溝とを、同じ機会に、確実に、形成することができる。
半導体基板はグランド電極側の不純物を含み、該グランド電極が半導体基板に接触する構成をとることができる。
高い不純物濃度の半導体基板を用い、その半導体基板にグランド電極を(オーミック)接触させることで、半導体基板は厚みが大きいので、溝深さ安定化層の役割を担うことができる。すなわち、グランド電極の配線電極用溝は、確実に半導体基板内に届いていなければならないが、半導体基板に届いてさえいれば、半導体基板を突き抜けることは、その大きな厚みのために起こりにくい。このため、ウエットエッチングにより、上記の溝の幅の相違を利用することで、メサ構造の溝と、グランド電極の配線電極用溝とを、同時に確実に形成することが可能となる。
本発明により、暗電流を小さくした上で、かつ狭ピッチ化、製造能率向上が可能な受光素子等を得ることができる。
本発明の実施の形態1における受光素子および検出装置を示す図である。 図1に示す受光素子の受光時の空乏層を示す図である。 図1に示す受光素子の画素分離の溝を形成するとき、(a)はエピタキシャル積層体を絶縁膜で被覆してレジストパターンを形成した状態、(b)は上記溝をドライエッチングで形成する状態、を示す図である。 図1に示す受光素子のグランド電極の溝を形成するとき、(a)はエピタキシャル積層体を、さらに絶縁膜で被覆してレジストパターンを形成した状態、(b)は上記溝をドライエッチングで形成する状態、を示す図である。 本発明の実施の形態2における受光素子および検出装置を示す図である。 図5に示す受光素子の画素分離およびグランド電極の溝を形成するとき、(a)はエピタキシャル積層体を絶縁膜で被覆してレジストパターンを形成した状態、(b)は両方の溝をウエットエッチングで形成する状態、を示す図である。 溝をウエットエッチングで形成する際の、隙間の幅とエッチング深さの関係を示す図である。 ウエットエッチングによる溝の形状を示し、(a)は深い場合、(b)は浅い場合、を示す図である。 本発明の実施の形態3における受光素子および検出装置を示す図である。 従来のメサ構造の受光素子および検出装置を示す図である。
(実施の形態1)
図1は、本発明の実施の形態1における受光素子10を読み出し回路(ROIC:Read-Out IC)70と結合した検出装置50を示す図である。図1によれば、受光素子10は次のIII−V族半導体積層構造を備える。
(InP基板1/n型InPバッファ層2/InGaAsとGaAsSbとのタイプ2多重量子井戸構造の受光層3/画素分離調整層4/p型コンタクト層5)
画素分離調整層4は、InGaAs層またはInP層、もしくは(InGaAs層/InP層)の複合層、によって形成される。また、p型コンタクト層5は、やはりInGaAs層またはInP層、もしくは(InGaAs層/InP層)からなる複合層、によって形成される。そしてp型コンタクト層5におけるp型不純物、たとえば亜鉛(Zn)の濃度は、画素電極11がオーミック接触するように1E18cm−3以上とする。p型コンタクト層5および画素分離調整層4の不純物濃度についてはpn接合15から広がる空乏層に関連して、このあと詳しく説明する。
画素Pは、メサ構造の溝Kによって分離されている。メサ構造の溝Kおよびp型コンタクト層5、ならびにグランド電極12が位置する端縁部を保護するために、保護膜25がこれら全体を連続して覆っている。
受光素子10の画素電極11は、読み出し回路70の本体70aに設けられた読み出し電極71と、図示しないバンプを介在させて導電接続されている。また、n型バッファ層2にオーミック接触するグランド電極12は、p型コンタクト層5の表面へと端縁の壁を伝って延びる配線電極13を介在させて、読み出し回路本体70aのアース電極72に対向し、図示しないバンプによりそのアース電極72に導電接続している。
p型コンタクト層5にはAuZnによるp側電極または画素電極11が、またn型バッファ層2にはAuGeNiのn側電極またはグランド電極12が、それぞれオーミック接触するように設けられている。上述のように、p型コンタクト層5におけるキャリア濃度は1E18cm−3以上とするのがよい。また、n型バッファ層2には、やはりオーミック接触を実現するためn型不純物のSiを1E18cm−3以上ドープするのがよい。
画素が一次元または二次元に配列される場合、InP基板1の裏面を入射面とする。受光感度を高めるため、InP基板1の裏面には、SiON等の反射防止膜27を設けるのがよい。
読み出し回路70には、CMOS(Complimentary Metal Oxide Semiconductor)によるマルチプレクサを用いている。
<本実施の形態におけるポイント>
1.メサ構造:
(1)画素分離:
画素分離調整層4とp型コンタクト層5との界面にpn接合15は位置する。メサ構造の溝Kは、このpn接合15を突き抜けて掘られるが、溝Kの底は画素分離調整層4内にとどまる。溝Kは、その溝Kの形成時に損傷を受けやすいタイプ2(InGaAs/GaAsSb)の多重量子井戸構造からなる受光層3の中には入らない。この結果、画素Pを分離した上で、暗電流を低くし、S/N比の優れた、近赤外域の受光素子を得ることができる。従来のメサ構造による画素分離では、図10に示すように、受光層をほぼ完全に突き抜けて溝Kが設けられるので、溝Kに露出する受光層103の側壁が損傷を受けやすく、暗電流が増大するケースが多く見られた。
受光層3内にまで踏み込まない溝Kによって画素Pを分離するには、画素分離調整層4とp型コンタクト層5との界面に、pn接合15を形成することが必須となる。従来のメサ構造では、図10に示すように、pn接合115は受光層103に少し入った位置に形成された。このため、画素分離のために、溝Kは受光層103内に入り、その受光層103を貫通せざるを得なかった。
本実施の形態において、pn接合15を受光層3から離してp型コンタクト層5側に移動させることができたのは、ひとえに画素分離調整層4を、受光層3とp型コンタクト層5との間に配置したことにある。その意味で、画素分離調整層4が、本発明の大きなポイントの一つである。
(2)pn接合の形成:
(i)選択拡散によるプレーナ型受光素子アレイの場合、選択拡散されていない領域によって各画素は隔てられる。選択拡散は、開口部から深さ方向にのみ拡散するわけではなく、横方向にも少し広がるため、画素ピッチを小さくする上で、障害となっていた。しかし、本実施の形態におけるように、画素分離をメサ構造とすることで、狭ピッチ化が可能となる。
(ii)選択拡散を精度よく行うためには、ある程度、小径の半導体基板を用いて行う必要があった。しかし、小径の半導体基板を用いたのでは、量産性は高くできない。
メサ構造においては、不純物の導入は、エピタキシャル成長中にドーピングによって行う。このため、選択拡散の工程自体が不要になるし、そのほか選択拡散を行う際に中間製品を収納して真空封入するための大径の石英管などが不要になる。この結果、半導体基板の大径化による量産性の向上、選択拡散のための消耗資材の省略によるコスト低減、を得ることができる。
(3)受光時の空乏層:
受光の際、pn接合15に逆バイアス電圧を印加して、空乏層を受光層3内に拡げる必要がある。そのためには、図2に示すように、空乏層Vは、画素分離調整層4の全厚みを含み、受光層3の中に拡がらなければならない。一方、図10に示すように、従来の受光素子110は、(InP基板101/n型バッファ層102/タイプ2のInGaAs層及びGaAsSb層による多重量子井戸構造の受光層103/p型コンタクト層105)のエピタキシャル積層体を形成している。画素分離のための溝Kbはp型コンタクト層105から受光層103を貫通してn型バッファ層102に到達している。グランド電極112のための溝Gは、画素分離の溝Kとほぼ同じ深さである。従来の受光素子110では、空乏層Vは、受光層103内のpn接合115から受光層103内にすぐに広がる。
上述のように、一般に、逆バイアス下で空乏層は、pn接合を形成する二つの層の不純物濃度比に応じて、不純物濃度の低い層の側により大きく広がり、不純物濃度比が大きい場合、空乏層は、近似的にほとんど不純物濃度が低い側に拡がる。
図1および図2において、p型コンタクト層5は、p型不純物を高濃度(1E18cm−3以上)に含む。画素分離調整層4は、n型不純物は1E16cm−3以下と低くするのがよい。このような不純物濃度分布とした上で、画素分離調整層4の厚みは、0.1μm〜3μmの範囲内とし、逆バイアス電圧として、−10mV〜−5Vのいずれかの電圧がpn接合15に印加可能な電圧源(図示せず)とするのがよい。上記の不純物濃度分布、画素分離調整層4の厚み、および電圧源とすることで、空乏層Vは図2に示すように、画素分離調整層4の全厚みを含み、さらに受光層3内に十分拡がることができる。
また、図2と図10とを参照して、メサ構造の溝KおよびKを比較すると分かるように、空乏層VおよびVは、本実施の形態のほうが従来のものより、溝Kから入射面側に突き出ている。このため、入射光が溝によって妨げられる程度が、本実施の形態のほうが、従来よりも少ない。この結果、本実施の形態の受光素子のほうが受光感度は高くなると考えられる。さらには、受光素子をアレイ化してカメラとして使用する場合、従来の構造では光軸のずれにより多少光が斜めに入射した場合、同様の理由によって感度の低下の恐れがあるが、本実施の形態の場合、その影響が小さく光軸設計にも多少の自由度を得られるようになる。これは、本実施の形態に限らず、本発明の受光素子10に共通する特徴といえる。
次いで、上記の受光素子10の製造方法について説明する。まず、図3(a)に示すように、InP基板1上に、上述した(n型InPバッファ層2/InGaAsとGaAsSbとのタイプ2多重量子井戸構造の受光層3/InP層、及び又は、InGaAs層、からなる画素分離調整層4/p型コンタクト層5)をエピタキシャル成長する。InP基板1は、近赤外域での透過率を低下させないためにFeドープの半絶縁性InP基板とするのがよい。しかし、製造方法によっては、不純物をドープして導電性を高めたInP基板を用いてもよい。導電性を高めるInP基板の例としては、実施の形態3において説明するように、ウエットエッチングをしてInP基板内に溝の底を設ける場合の許容範囲を広げる場合がある。
p型コンタクト層5におけるキャリア濃度は1E18cm−3以上とするのがよい。また、n型バッファ層2には、やはりオーミック接触を実現するためn型不純物のSiを1E18cm−3以上ドープするのがよい。さらに、p型コンタクト層5との界面にpn接合15を形成する画素分離調整層4は、n型キャリア濃度1E16cm−3以下とするのがよい。
また受光層と画素分離調整層との間に、メサ構造の溝の深さを安定化する溝深さ安定化層を設けてもよく、InPに格子整合しAlを含む層であるInAlAs層を溝深さ安定化層とするのがよい。
画素領域において各画素Pの分離をするために、メサ構造の溝を形成する。このため、上記のエピタキシャル積層体を絶縁膜21により被覆し、その絶縁膜21に接してレジストパターンRを形成する。図3(a),(b)に示す矢印は、エッチングを表示する矢印である。絶縁膜21は中間製品のエピタキシャル層を保護するために全面を被覆する。エピタキシャル層のエッチングによる損傷は、暗電流の増大の原因になるからである。このあと、図3(b)に示すように、ドライエッチングにより、画素領域におけるメサ構造の溝Kを設ける。図3(b)ではレジストパターンR1は記載を省略してある。このあと、絶縁膜21は役割を終了したので、除去する。
このあと、グランド電極12のための溝Gを設ける。本実施の形態では、グランド電極の溝Gと、画素分離のための溝Kとが、深さが大きく相違するので、2回に分けてドライエッチングしなければならない。図4に示すように、受光素子10の端縁に設けるグランド電極用の溝Gを設ける。まず、図4(a)に示すように、絶縁膜22を全面に形成する。画素分離用に溝Kについても、エピタキシャル層の壁面(端面)を確実に被覆して、保護する。この保護によって、ドライエッチングによるエピタキシャル層の壁面の損傷を防止し、低い暗電流を実現する。このあと、受光素子の端縁に開口を有するように、レジストパターンRを形成する。次いで、図4(b)に示すように、ドライエッチングによって、グランド電極12を形成するためのグランド電極用溝Gを設ける。図4(b)ではレジストパターンRは省略してある。このあと、絶縁膜22は役割を終了したので、除去する。
図4(b)に示す絶縁膜22の除去のあと、ドライエッチングによって受けたる損傷層を除去するため、軽度のウエットエッチングを行う。この軽度のウエットエッチングを含めて、この後の処理は図示していない。その後、最終的に残る保護膜25によって全面を保護し、画素電極11を配置するためのレジストパターンを設け、p側電極である画素電極11をオーミック接触するようにAuZn等によって形成する。さらに各画素に共通のグランド電極12となるn側電極を、オーミック接触するように、AuGeNiなどによって形成し、そのグランド電極12から配線電極13を、n型InPバッファ層から、エピタキシャル層の壁面を伝わせて保護膜25上にまで延ばす。
次いで、InP基板1の裏面を研磨して、その裏面に、図1に示すように反射防止(AR)膜27を形成する。
上記の工程の概略は、実施の形態1〜3、および従来例と合わせて、比較するために、実施の形態3の説明のあと実施例の前に、表1にまとめて示してある。
(実施の形態2)
図5は、本発明の実施の形態2の受光素子10およびそれを組み込んだ検出装置50を示す図である。本実施の形態における積層構造は、実施の形態1の図1に示す受光素子10および検出装置50と、同じである。すなわち、pn接合15は、画素分離調整層4とp型コンタクト層5との界面に位置し、受光層から離れており、画素分離のためのメサ構造の溝Kは、pn接合を突き抜けているが画素分離調整層4内にとどまって受光層3には届いていない。このため、実施の形態1で説明した、<本実施の形態におけるポイント>はそのまま実施の形態2にも当てはまる。実施の形態1と異なるのは製造方法におけるエッチング方法である。図5には、画素分離のためのメサ構造の溝Kの壁面などが、テーパをもつように描かれているが、ウエットエッチングによって生じるテーパであることを表している。このテーパは、より詳しくは湾曲した曲線状である。
図6(a)に示すように、実施の形態1と同様に、InP基板1にエピタキシャル積層体を形成する。InP基板1およびエピタキシャル積層体ともに、実施の形態1と同じである。注意すべき点は、ウエットエッチングでは、画素分離のためのメサ構造の溝Kと、グランド電極形成のための受光素子端縁部における溝Gと、を同じエッチング機会に並行して行うことである。
図6(a)において、左端にグランド電極形成のための溝Gを、またそれ以外の部分に画素分離のためのメサ構造の溝Kを、設ける。保護膜21に接して、溝GおよびKを設けるためのレジストパターンRを形成する。レジストパターンRにおいて、画素分離のための溝Kの開口の幅Wに対して、グランド電極形成のための溝Gの開口の幅Wは、より大きくする。
このあと、エッチャント中に、図6(a)に示す状態の中間製品を浸漬する。エッチャントとしては、次の(W1)および(W2)が好ましい。
(W1):<エッチャント>:臭化水素(HBr):水(HO):過酸化水素(H)=40:200:1、<エッチング時間>:100分間
(W2):<エッチャント>:塩酸(HCl):酢酸(CHCOOH):過酸化水素(H)=40:105:15、<エッチング時間>:3分間
ウエットエッチングにおいては、エッチングする箇所の開口の溝の幅が大きいほど、単位時間当たり掘る深さは深くなる傾向がある。このため、図6(b)に示すように、同じエッチング液に同じ時間(同じ機会)浸漬した場合、グランド電極用溝Gは、画素分離のための溝Kよりも、より深くエッチングされ、n型バッファ層2の中に底をもつ。
ウエットエッチングによって溝KおよびGを形成した場合、結晶の損傷はほとんど生じないので、軽度のウエットエッチングによる損傷層除去は、しなくてもよいし、また行ってもよい。
図7は、エッチング前の開口の隙間の大きさを変えたものを準備して、同一エッチング液に同じ時間(同じ機会)浸漬した場合のエッチング深さの概略傾向を示す図である。たとえば画素分離の溝Kの幅Wを1μmとし、グランド電極用の溝Gの幅Wを10μmとした場合、前者は深さ1μm、後者は深さ5μm、に底をもつことになる。このような現象を定量的に把握することで、ウエットエッチングを同じ機会に遂行することができる。
図8は、ウエットエッチングWEによる溝の断面形状を示す図であり、(a)は溝が深い場合、(b)は浅い場合である。ウエットエッチングによる溝が浅い場合(b)には、上端部から底部にかけて、全体的に弧状である。これに対して、ウエットエッチングによる溝が深い場合、上端部から側面にかけて湾曲しているが、底部は比較的フラットな形状となる。
図8(a),(b)を踏まえると、図5に示す、溝KおよびGのテーパは直線状ではなく、少し湾曲させるのがよい。
ウエットエッチングWEによれば、高価なドライエッチングの装置は不要となる。また、一般的にウエットエッチングWEは、ドライエッチングに比べて工程が簡単であり製造コストを低くすることができる。さらに、上記のように溝の幅の大きさとエッチング深さとの関係に着目して、1回のウエットエッチング機会に、画素分離の溝Kと、グランド電極用の溝Gとを形成することで、大きな工程省略を実現することができる。
(実施の形態3)
図9は、本発明の実施の形態3の受光素子10およびそれを組み込んだ検出装置50を示す図である。本実施の形態における積層構造は、実施の形態1の図1に示す受光素子10および検出装置50と、同じである。すなわち、pn接合15は、画素分離調整層4とp型コンタクト層5との界面に位置し、受光層から離れており、画素分離のためのメサ構造の溝Kは、pn接合を突き抜けているが画素分離調整層4内にとどまって受光層3には届いていない。このため、実施の形態1で説明した、<本実施の形態におけるポイント>はそのまま本実施の形態に当てはまる。
実施の形態1および2と異なるのは、グランド電極12がオーミック接触する位置がn型InP基板1であって、バッファ層2ではない点である。メサ構造の溝Kおよびグランド電極12の溝G、を形成するのにウエットエッチングを用いる点では、実施の形態2と共通である。
ウエットエッチングは、ドライエッチングに比べると、製造コストを安価に、かつ工程短縮できる利点は有するが、寸法精度とくに深さ精度に改良の余地が大きい。本実施の形態では、グランド電極12をn型InP基板1にオーミック接触することで、基板は一般に大きな厚みを有するので、深さ方向のエッチングの停止タイミングの許容範囲を大きく広げることができる。すなわち、深さ方向のエッチング深さを確実にn型InP基板1内に入るようにした上で、そのn型InP基板1の中に、極端に深く入らないようにする、エッチング時間の条件を得ることができる。これに合わせて、溝Kの幅Wと、溝Gの幅Wとを設定するとき、たとえば、Gの幅Wを実施の形態2のときよりもやや大きめにして、しかし溝Kの幅Wは実施の形態2のときと同じにする等の設定をすることができる。
ウエットエッチングを行うことで、ドライエッチングに比べて工程を簡単化でき、かつ製造コストを低くすることができる。さらに、上記のようにグランド電極12のための溝Gの底をn型InP基板1内に位置させることで、ウエットエッチングにおいて短所とされるエッチング深さのばらつきを克服することができる。
上記の実施の形態1〜3、および図10に示す従来のメサ構造の受光素子の製造方法を、表1にまとめて示す。
Figure 2013175686
表1によれば、実施の形態1の受光素子のように、溝Kの深さと溝Gの深さが相違する場合、ドライエッチングによって形成するとき、それぞれの溝K,Gを別々の工程で形成しなければならない。画素分離の溝Kは図3に示すプロセスにより、グランド電極のための溝Gは図4に示すプロセスによる。また、ウエットエッチングでは、溝K,Gの深さが異なっても、溝の幅の相違を利用して、図6に示すプロセスによって1回で形成することができる。従来の受光素子110では、図10に示すように、溝Kと溝Gとは同じ深さなので、ドライエッチングであっても1回のドライエッチング工程で両方の溝を同時に設けることができる。このため、実施の形態1の受光素子10の製造では、2回のドライエッチングによる分、処理工数が増えることになる。
次の3種の試験体を用いて、受光素子の暗電流を測定した。受光素子における画素サイズはすべて直径20μmとして、測定温度213K、Vr(逆バイアス電圧)=−1V、の条件で行った。画素の電極のサイズは直径10μmで電極の接触抵抗は2×10−4Ω/cmである。測定は水分の結露がないよう真空中で行った。
(本発明例1):実施の形態1の受光素子(図1)
(本発明例2):実施の形態2の受光素子(図5)
(従来例):図10に示す受光素子
測定結果を表2に示す。
Figure 2013175686
表2によれば、従来例に比べて、本発明例1および2の暗電流が格段に低くなっていることが分かる。これによって、優れたS/N比の受光素子を提供することができる。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の受光素子等によれば、画素分離のためのメサ構造の溝を受光層内に届かせないことで、暗電流を小さくした上で、かつ狭ピッチ化、製造能率の向上を得ることができる。さらにウエットエッチングを、上記の溝の形成に用いることで、製造コストの低減および工程短縮等を得ることができる。
1 InP基板など)、2 バッファ層、3 受光層、4 画素分離調整層、5 コンタクト層、10 受光素子、11 画素電極、12 グランド電極、13 配線電極、15 pn接合、21,22,23 絶縁膜、25 保護膜、27 反射防止膜、50 検出装置、70 読み出し回路、70a 読み出し回路本体、71 読み出し電極、72 アース電極、G グランド電極用の溝、K 画素分離の溝、P 画素、R,R,R レジストパターン、101 InP基板、102 バッファ層、103 受光層、105 コンタクト層、110 受光素子、111 画素電極、112 グランド電極、115 pn接合、125 保護膜。

Claims (18)

  1. pn接合を含む画素が配列された受光素子であって、
    多重量子井戸構造(MQW:Multi Quantum Well)を有する受光層と、
    前記受光層の上に位置する画素分離調整層と、
    前記画素分離調整層に接して位置し、前記画素ごとに電極が配置されるコンタクト層とを備え、
    前記pn接合は前記画素分離調整層とコンタクト層との界面に位置し、
    前記画素はメサ構造によって相互に分離されており、該メサ構造の溝は、前記コンタクト層に開口を有し前記pn接合を突き抜けて前記画素分離調整層内に底を有することを特徴とする、受光素子。
  2. 前記コンタクト層は前記画素分離調整層と同じ組成の化合物半導体層であり、不純物については、該コンタクト層はp型層であり、前記画素分離調整層はノンドープもしくは前記コンタクト層におけるp型不純物濃度よりも希薄なn型層であることを特徴とする、請求項1に記載の受光素子。
  3. 前記受光層と前記画素分離調整層との間に、メサ構造の溝の深さを安定化する溝深さ安定化層を備え、該溝が前記溝深さ安定化層内に届いているか、または前記画素分離調整層内にとどまっていることを特徴とする、請求項1または2に記載の受光素子。
  4. 受光時に、前記受光層側に広がる空乏層が、前記pn接合から前記画素分離調整層の全厚みを含みかつ前記受光層の厚みの全部または部分を含むように、前記コンタクト層および画素分離調整層の不純物濃度、該画素分離調整層の厚み、ならびに逆バイアス電圧の電圧源を構成することを特徴とする、請求項1〜3のいずれか1項に記載の受光素子。
  5. 前記メサ構造の溝の少なくとも側壁が、断面において、(1)直線で構成されるか、または(2)湾曲した凹状曲線を主体に構成される、ことを特徴とする、請求項1〜4のいずれか1項に記載の受光素子。
  6. 前記受光素子は化合物半導体により形成されており、前記多重量子井戸構造がタイプ2であることを特徴とする、請求項1〜5のいずれか1項に記載の受光素子。
  7. 前記受光素子はInP基板上に結晶成長した化合物半導体により形成されており、前記多重量子井戸構造が、タイプ2の多重量子井戸構造(InGaAs/GaAsSb)であることを特徴とする、請求項1〜6のいずれか1項に記載の受光素子。
  8. 前記画素分離調整層が、InGaAsおよびInPの、いずれか一方または両方の層からなることを特徴とする、請求項7に記載の受光素子。
  9. 前記コンタクト層および画素分離調整層が共に、InGaAsおよびInPのいずれか一方の層からなることを特徴とする、請求項7または8に記載の受光素子。
  10. 受光素子を構成する半導体層が全て、有機原料だけを用いたOMVPE法により成長温度450〜550℃で形成されたことを特徴とする、請求項1〜9のいずれか1項に記載の受光素子。
  11. 前記受光素子はGaSb基板上に結晶成長した化合物半導体により形成されており、前記多重量子井戸構造が、タイプ2の多重量子井戸構造(GaSb/InAs)であることを特徴とする、請求項1〜6のいずれか1項に記載の受光素子。
  12. 前記溝深さ安定化層が、Alを含む化合物半導体層を含むことを特徴とする、請求項3〜11のいずれか1項に記載の受光素子。
  13. 請求項1に記載の受光素子と、読み出し回路(ROIC:Read-Out IC)とを組み合わせたことを特徴とする、検出装置。
  14. pn接合を有する画素が配列された受光素子を製造する方法であって、
    半導体基板の上に、多重量子井戸構造(MQW:Multi Quantum Well)を含む受光層を形成する工程と、
    前記受光層の上に画素分離調整層を形成する工程と、
    前記画素分離調整層に接してコンタクト層を形成する工程と、
    前記画素分離調整層およびコンタクト層の形成工程において、該画素分離調整層とコンタクト層との界面がpn接合となるように不純物をドープし、
    前記コンタクト層から前記pn接合を突き抜けて前記画素分離調整層内に底を有し、前記画素を分離するメサ構造の溝を設ける工程とを備えることを特徴とする、受光素子の製造方法。
  15. 前記受光層を形成した後、前記画素分離調整層を形成する前に、該受光層に接して溝深さ安定化層を形成し、その溝深さ安定化層に接して画素分離調整層を形成することを特徴とする、請求項14に記載の受光素子の製造方法。
  16. 前記メサ構造の溝を設ける工程において、ウエットエッチングにより、同じエッチャント内に、該受光素子の中間製品を浸漬することで、前記メサ構造の溝と、前記受光素子の端縁に位置し、少なくとも前記受光層を突き抜けてグランド電極が接触する不純物層に届く一つの配線電極用溝とを、同じ機会に形成することを特徴とする、請求項14または15に記載の受光素子の製造方法。
  17. 前記ウエットエッチングでは、HBr系または酢酸系のエッチャントを用いることを特徴とする、請求項16に記載の受光素子の製造方法。
  18. 前記半導体基板は前記グランド電極側の不純物を含み、該グランド電極が前記半導体基板に接触していることを特徴とする、請求項16または17に記載の受光素子の製造方法。
JP2012040687A 2012-02-27 2012-02-27 受光素子、その製造方法、および検出装置 Pending JP2013175686A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012040687A JP2013175686A (ja) 2012-02-27 2012-02-27 受光素子、その製造方法、および検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012040687A JP2013175686A (ja) 2012-02-27 2012-02-27 受光素子、その製造方法、および検出装置

Publications (1)

Publication Number Publication Date
JP2013175686A true JP2013175686A (ja) 2013-09-05

Family

ID=49268323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012040687A Pending JP2013175686A (ja) 2012-02-27 2012-02-27 受光素子、その製造方法、および検出装置

Country Status (1)

Country Link
JP (1) JP2013175686A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224681A (ja) * 2016-06-14 2017-12-21 住友電気工業株式会社 赤外線検知素子
JP2018125538A (ja) * 2018-02-20 2018-08-09 ソニー株式会社 受光素子、撮像素子及び撮像装置
JP2018206898A (ja) * 2017-06-01 2018-12-27 住友電気工業株式会社 受光素子およびその製造方法
JP2019145580A (ja) * 2018-02-16 2019-08-29 住友電気工業株式会社 赤外線受光装置及び赤外線受光装置を作製する方法
JP2020047639A (ja) * 2018-09-14 2020-03-26 住友電気工業株式会社 半導体受光素子
JP2021034644A (ja) * 2019-08-28 2021-03-01 住友電気工業株式会社 受光素子
US11296245B2 (en) 2014-02-07 2022-04-05 Sony Corporation Image capturing apparatus including a compound semiconductor layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296245B2 (en) 2014-02-07 2022-04-05 Sony Corporation Image capturing apparatus including a compound semiconductor layer
JP2017224681A (ja) * 2016-06-14 2017-12-21 住友電気工業株式会社 赤外線検知素子
JP2018206898A (ja) * 2017-06-01 2018-12-27 住友電気工業株式会社 受光素子およびその製造方法
JP2019145580A (ja) * 2018-02-16 2019-08-29 住友電気工業株式会社 赤外線受光装置及び赤外線受光装置を作製する方法
JP2018125538A (ja) * 2018-02-20 2018-08-09 ソニー株式会社 受光素子、撮像素子及び撮像装置
JP2020047639A (ja) * 2018-09-14 2020-03-26 住友電気工業株式会社 半導体受光素子
JP7077889B2 (ja) 2018-09-14 2022-05-31 住友電気工業株式会社 半導体受光素子
JP2021034644A (ja) * 2019-08-28 2021-03-01 住友電気工業株式会社 受光素子
JP7347005B2 (ja) 2019-08-28 2023-09-20 住友電気工業株式会社 受光素子

Similar Documents

Publication Publication Date Title
JP6112472B2 (ja) 受光デバイスの製造方法
JP6080092B2 (ja) 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
JP5942068B2 (ja) 化合物半導体受光素子アレイ
JP2013175686A (ja) 受光素子、その製造方法、および検出装置
US9773932B2 (en) Epitaxial wafer and method for manufacturing same
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
TW201133908A (en) Group iii-v compound semiconductor light receiving element, method for manufacturing group iii-v compound semiconductor light receiving element, light receiving element, and epitaxial wafer
JP2012256826A (ja) 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置
JP2014521216A (ja) InGaAsフォトダイオード・アレイ
JP2012244124A (ja) 受光素子アレイ、その製造方法および検出装置
JP2016092037A (ja) 半導体積層体、受光素子およびセンサ
JP2012216727A (ja) 受光素子、その製造方法および検出装置
WO2016171009A1 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP2013201219A (ja) 受光素子、その製造方法、および検出装置
US10326034B2 (en) Semiconductor laminate and light-receiving element
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488855B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488854B2 (ja) 半導体積層体および受光素子
JP2009283603A (ja) 検出装置、受光素子アレイおよびその製造方法
JP2014110391A (ja) 受光素子アレイ、その製造法、およびセンシング装置
JP2009027046A (ja) 受光素子
WO2016067996A1 (ja) 半導体積層体、受光素子およびセンサ
WO2014002081A2 (en) Phototransistor device
US11081605B2 (en) Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate
JP7147570B2 (ja) 半導体積層体および受光素子