JP2020047639A - 半導体受光素子 - Google Patents

Abstract

【課題】リーク電流を低減できる半導体受光素子を提供する。【解決手段】半導体受光素子１０は、基準面ＲＰ１に沿ってアレイ状に配列された複数の第１領域２２ａと第１領域２２ａを囲む単一の第２領域２２ｂとを含む第１ｎ型半導体層２２と、第１ｎ型半導体層２２に接触を成すバルク半導体受光層２４と、第１ｎ型半導体層２２の第１領域２２ａ上に設けられた複数の島状アノード半導体領域２０と、ｎ型半導体層及びバルク半導体受光層２４を搭載する第２ｎ型半導体層２６と、構成元素としてシリコン及び窒素を含む無機絶縁領域３０と、を備え、無機絶縁領域３０は、シリコンの組成が窒素の組成より小さい化学量論比を有し島状アノード半導体領域２０及び第１ｎ型半導体層２２の第２領域２２ｂに接触を成す第１無機絶縁膜３０ａを含む。【選択図】図１

Description

本発明は、半導体受光素子に関する。

特許文献１は、受光素子アレイを開示する。

特開２００１−１４４２７８号公報

半導体受光素子は、赤外線に感応する受光層からのキャリア経路に半導体メサを有する。半導体メサは、基板上に積層された半導体層をエッチングして形成され、半導体メサ内のＰＮ接合が半導体メサの側面に到達する。これ故に、ＰＮ接合に係る空乏層も半導体メサの側面に到達する。半導体メサの側面が無機絶縁膜によって覆われた半導体受光素子では、半導体メサの側面と無機絶縁膜の表面との界面にトラップ準位が形成され、このトラップ準位と、半導体メサの側面に到達した空乏層とによって表面リーク電流が発生することがある。リーク電流は半導体受光素子の受光感度を低下させるので、リーク電流を低減するようにトラップ準位の形成を抑制することが求められる。

本発明の一側面は、リーク電流を低減できる半導体受光素子を提供することを目的とする。

本発明の一側面に係る半導体受光素子は、基準面に沿ってアレイ状に配列された複数の第１領域と前記第１領域を囲む単一の第２領域とを含む第１ｎ型半導体層と、前記第１ｎ型半導体層に接触を成すバルク半導体受光層と、前記第１ｎ型半導体層の前記第１領域上に設けられた複数の島状アノード半導体領域と、前記第１ｎ型半導体層及び前記バルク半導体受光層を搭載する第２ｎ型半導体層と、構成元素としてシリコン及び窒素を含む無機絶縁領域と、を備え、前記無機絶縁領域は、シリコンの組成が窒素の組成より小さい化学量論比を有し前記島状アノード半導体領域及び前記第１ｎ型半導体層の前記第２領域に接触を成す第１無機絶縁膜を含む。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、リーク電流を低減できる半導体受光素子が提供される。

図１の（ａ）部、図１の（ｂ）部、及び図１の（ｃ）部は、実施形態に係る半導体受光素子を模式的に示す図面である。 図２は、実施例に係る半導体受光素子における周囲長／面積と暗電流密度との関係を示す図面である。 図３の（ａ）部及び図３の（ｂ）部は、実施例に係る半導体受光素子における印加電圧と暗電流との関係を示す図面である。 図４の（ａ）部、図４の（ｂ）部、及び図４の（ｃ）部は、本実施形態に係る半導体受光素子を作製する方法における工程を模式的に示す図面である。 図５の（ａ）部及び図５の（ｂ）部は、本実施形態に係る半導体受光素子を作製する方法における工程を模式的に示す図面である。 図６の（ａ）部及び図６の（ｂ）部は、本実施形態に係る半導体受光素子を作製する方法における工程を模式的に示す図面である。

いくつかの具体例を説明する。

具体例に係る半導体受光素子は、（ａ）基準面に沿ってアレイ状に配列された複数の第１領域と前記第１領域を囲む単一の第２領域とを含む第１ｎ型半導体層と、（ｂ）前記第１ｎ型半導体層に接触を成すバルク半導体受光層と、（ｃ）前記第１ｎ型半導体層の前記第１領域上に設けられた複数の島状アノード半導体領域と、（ｄ）前記第１ｎ型半導体層及び前記バルク半導体受光層を搭載する第２ｎ型半導体層と、（ｅ）構成元素としてシリコン及び窒素を含む無機絶縁領域と、を備え、前記無機絶縁領域は、シリコンの組成が窒素の組成より小さい化学量論比を有し前記島状アノード半導体領域及び前記第１ｎ型半導体層の前記第２領域に接触を成す第１無機絶縁膜を含む。

この半導体受光素子によれば、島状アノード半導体領域は、アレイ状に配列された複数の第１領域上に配列されて、半導体受光素子の半導体メサ内に設けられる。半導体メサは、アレイ状に配列される。半導体メサは、第１ｎ型半導体層に底を有する溝により分離される。第１ｎ型半導体層は、半導体メサ内の島状アノード半導体領域とバルク半導体受光層との間に設けられる。

島状アノード半導体領域は、島状アノード半導体領域に係るｐｎ接合のサイズを限定でき、光入射に応答した電子正孔対が生成するエリアを限定できる。外部電圧の印加により、空乏層が、ｐｎ接合の付近に生成されると共に、半導体メサのサイズに従って第１ｎ型半導体層及びバルク半導体受光層内に形成される。第１無機絶縁膜は、島状アノード半導体領域の上面及び側面と、第１ｎ型半導体層の第２領域の上面とに接触を成すと共に、シリコンの組成が窒素の組成より小さい化学量論比を有する。小さいシリコン組成は、島状アノード半導体領域から第１ｎ型半導体層へのリーク電流を低減する。

具体例に係る半導体受光素子では、前記無機絶縁領域は、第２無機絶縁膜を更に備え、化学量論において、前記第１無機絶縁膜及び前記第２無機絶縁膜は、第１（Ｓｉ／Ｎ）比及び第２（Ｓｉ／Ｎ）比を有しており、前記第１（Ｓｉ／Ｎ）比は、前記第２（Ｓｉ／Ｎ）比より小さい。

この半導体受光素子によれば、第２無機絶縁膜は、第１無機絶縁膜より大きい（Ｓｉ／Ｎ）比を有して、半導体受光素子におけるリーク電流が大気への接触により変動することを妨げることができる。

具体例に係る半導体受光素子では、前記第１ｎ型半導体層は、ＩｎＰを含み、前記島状アノード半導体領域は、前記第１ｎ型半導体層の前記ＩｎＰにホモ接合を成すＩｎＰを含む。

この半導体受光素子によれば、島状アノード半導体領域が第１ｎ型半導体層に空乏層を生成すると共に、この空乏層がバルク半導体受光層に至る。バルク半導体受光層に直接に接触を成す第１ｎ型半導体層は、バルク半導体受光層から島状アノード半導体領域へのキャリアの流れを容易にする。半導体受光素子には、二次元化合物のＩｎＰのホモｐｎ接合が提供されて、ホモｐｎ接合が、無機絶縁領域に到達する。半導体と無機絶縁領域との界面に半導体ヘテロ接合が到達することを避ける。

具体例に係る半導体受光素子では、前記バルク半導体受光層は、ＩｎＧａＡｓを含む。

この半導体受光素子によれば、バルク半導体受光層にはＩｎＧａＡｓが提供される。

具体例に係る半導体受光素子では、前記第１ｎ型半導体層及び前記第２ｎ型半導体層は、それぞれ、第１厚及び第２厚を有し、前記第１厚は、前記第２厚より小さい。

この半導体受光素子によれば、薄い第１ｎ型半導体層は、バルク半導体受光アレイからのキャリアが島状アノード半導体領域に流れることを容易にする。

具体例に係る半導体受光素子では、前記第１ｎ型半導体層及び前記第２ｎ型半導体層は、それぞれ、第１キャリア濃度及び第２キャリア濃度を有し、前記第１キャリア濃度は、前記第２キャリア濃度より小さい。

この半導体受光素子によれば、少ないキャリア濃度の第１ｎ型半導体層は、島状アノード半導体領域からの空乏層がバルク半導体受光層に到達することを容易にする。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体受光素子に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１の（ａ）部は、実施形態に係る半導体受光素子を模式的に示す平図面である。図１の（ｂ）部は、図１の（ａ）部のＩｂ−Ｉｂ線に沿った断面図であり、図１の（ｃ）部は、図１の（ａ）部のＩｃ−Ｉｃ線に沿った断面図である。

半導体受光素子１０は、複数の島状アノード半導体領域２０、第１ｎ型半導体層２２、バルク半導体受光層２４、第２ｎ型半導体層２６、及び無機絶縁領域３０を備える。第１ｎ型半導体層２２は、複数の第１領域２２ａ及び単一の第２領域２２ｂを含む。複数の第１領域２２ａは、基準面ＲＰ１に沿ってアレイ状に配列されており、第２領域２２ｂは、複数の第１領域２２ａを囲む。

島状アノード半導体領域２０は、第１ｎ型半導体層２２の第１領域２２ａ上に設けられる。バルク半導体受光層２４は、第１ｎ型半導体層２２に接触を成す。第２ｎ型半導体層２６は、第１ｎ型半導体層２２及びバルク半導体受光層２４を搭載する。バルク半導体受光層２４は、ＩＩＩ−Ｖ化合物半導体を含み、超格子構造を含まない。

無機絶縁領域３０は、構成元素としてシリコン及び窒素を含む無機絶縁体を備える。無機絶縁領域３０は、シリコンの組成が窒素の組成より小さい化学量論比を有する第１無機絶縁膜３０ａを含み、第１無機絶縁膜３０ａは、島状アノード半導体領域２０及び第１ｎ型半導体層２２の第２領域２２ｂに接触を成す。

半導体受光素子１０によれば、島状アノード半導体領域２０は、アレイ状に配列された第１領域２２ａ上に配列されて、半導体受光素子１０の半導体メサＭＳ内に設けられる。第１ｎ型半導体層２２は、半導体メサＭＳ内の島状アノード半導体領域２０とバルク半導体受光層２４との間に設けられ、バルク半導体受光層２４は、第１ｎ型半導体層２２に接触を成す。第１ｎ型半導体層２２の一部は、半導体メサＭＳに含まれる。島状アノード半導体領域２０は、第１ｎ型半導体層２２の第１領域２２ａ上に設けられる。半導体メサＭＳは、バルク半導体受光層２４から離れており、第１ｎ型半導体層２２の第２領域２２ｂ及び島状アノード半導体領域２０に係るｐｎ接合を含む。

島状アノード半導体領域２０は、ｐｎ接合のサイズを限定できる。外部電圧の印加により、空乏層がｐｎ接合の両側に生成されて、この空乏層は、半導体メサＭＳのサイズに従って第１ｎ型半導体層２２及びバルク半導体受光層２４に拡がる。島状アノード半導体領域２０は、半導体受光素子１０の裏面からの光の入射に応答してバルク半導体受光層２４が電子正孔対を生成できるエリアを限定できる。

第１無機絶縁膜３０ａは、ＳｉＮを含み、島状アノード半導体領域２０の上面２０ｄ及び側面２０ｅと、第１ｎ型半導体層２２の第１領域２２ａの側面２２ｃと、第１ｎ型半導体層２２の第２領域２２ｂの上面２２ｄとに接触を成す。化学量論比において小さいシリコン組成の第１無機絶縁膜３０ａは、島状アノード半導体領域２０から第１ｎ型半導体層２２へのリーク電流を低減する。

バルク半導体受光層２４は、例えばｐ型ＩｎＧａＡｓ、又はＩｎＧａＡｓＰを含む。バルク半導体受光層２４は、第１ｎ型半導体層２２と接合を成し、この接合は基準平面に沿っている。平坦な界面は、転位の発生による発光効率の低減を防ぐ意義を有する。
バルク半導体受光層２４の例示。
バルク半導体受光層２４：アンドープＩｎＧａＡｓ。
バルク半導体受光層２４の厚さ：１．０〜１０．０マイクロメートル。

島状アノード半導体領域２０は、第１ｎ型半導体層２２にホモ接合を成す。島状アノード半導体領域２０及び第１ｎ型半導体層２２は、それぞれ、例えばｐ型ＩｎＰ及びｎ型ＩｎＰを含むことができる。半導体受光素子１０には、二次元化合物のＩｎＰのホモｐｎ接合が提供されて、ホモｐｎ接合が、無機絶縁領域３０に到達する。半導体と無機絶縁領域３０との界面に半導体ヘテロ接合が到達することを避ける。

第１無機絶縁膜３０ａは、ＳｉＮを含むことができる。必要な場合には、無機絶縁領域３０は、第２無機絶縁膜３０ｂを更に備え、第２無機絶縁膜３０ｂは、第１無機絶縁膜３０ａ上に設けられる。第２無機絶縁膜３０ｂは、第１無機絶縁膜３０ａの上面全体を覆うことができる。第２無機絶縁膜３０ｂは、ＳｉＮを含むことができる。

具体的には、第１無機絶縁膜３０ａ及び第２無機絶縁膜３０ｂは、それぞれ、化学量論において第１（Ｓｉ／Ｎ）比及び第２（Ｓｉ／Ｎ）比を有する。本実施例では、第１（Ｓｉ／Ｎ）比は、第２（Ｓｉ／Ｎ）比より小さい。
第１無機絶縁膜３０ａ及び第２無機絶縁膜３０ｂの化学量論比の例示。
第１（Ｓｉ／Ｎ）比：０．６５以上０．７５未満。
第２（Ｓｉ／Ｎ）比：０．７５以上０．９０以下。

半導体受光素子１０によれば、第２無機絶縁膜３０ｂは、第１無機絶縁膜３０ａより大きい（Ｓｉ／Ｎ）比を有して、半導体受光素子１０のリーク電流が大気への接触により変動することを低減できる。

第１ｎ型半導体層２２及び第２ｎ型半導体層２６は、それぞれ、第１厚Ｄ２２及び第２厚Ｄ２６を有し、第１厚Ｄ２２は、第２厚Ｄ２６より小さい。
第１ｎ型半導体層２２及び第２ｎ型半導体層２６の例示。
第１ｎ型半導体層２２：ｎ型のバルクＩｎＰ、又はＩｎＧａＡｓ。
第１ｎ型半導体層２２の厚さ：０．４５〜０．５５マイクロメートル。
第１厚Ｄ２２：０．４５〜０．５５マイクロメートル。
第２ｎ型半導体層２６：ｎ型のバルクＩｎＰ、又はＩｎＧａＡｓ。
第２ｎ型半導体層２６の厚さ：１．８０〜２．２０マイクロメートル。
第２厚Ｄ２６：１．８０〜２．２０マイクロメートル。

半導体受光素子１０によれば、薄い第１ｎ型半導体層２２は、バルク半導体受光層２４からのキャリアが島状アノード半導体領域２０に流れることを容易にする。

第１ｎ型半導体層２２及び第２ｎ型半導体層２６は、シリコンといったｎ型ドーパントを含む。第１ｎ型半導体層２２及び第２ｎ型半導体層２６は、それぞれ、第１キャリア濃度及び第２キャリア濃度を有し、第１キャリア濃度は、第２キャリア濃度より小さい。
ドーパント濃度及びキャリア濃度の例示。
第１ｎ型半導体層２２のｎ型ドーパント濃度：１×１０^１５〜２×１０^１５ｃｍ^−３。
第２ｎ型半導体層２６のｎ型ドーパント濃度：１×１０^１８〜１×１０^１９ｃｍ^−３。
第１キャリア濃度：２×１０^１５ｃｍ^−３。
第２キャリア濃度：１×１０^１８ｃｍ^−３。

小さいキャリア濃度の第１ｎ型半導体層２２によれば、島状アノード半導体領域２０からバルク半導体受光層２４に空乏層が拡がることを容易にする。

第１無機絶縁膜３０ａ及び第２無機絶縁膜３０ｂは、開口３２を有し、半導体受光素子１０は、この開口３２を介して半導体メサＭＳの上面に接触を成すアノード電極４５を有する。アノード電極４５は、例えばＴｉ／Ｐｔ／Ａｕを含む。半導体受光素子１０は、カソード電極４６を更に備え、カソード電極４６は、開口３４を介して第２ｎ型半導体層２６に接触を成す。カソード電極４６は、例えばＴｉ／Ｐｔ／Ａｕを含む。

具体的には、島状アノード半導体領域２０は、第１アノード半導体層２０ａ、第２アノード半導体層２０ｂ、及び第３アノード半導体層２０ｃを有する。

第１アノード半導体層２０ａは、ｐ型コンタクト層として働き、アノード電極４５に良好なオーミック接触を提供する。第１アノード半導体層２０ａは、高いドーパント濃度を有する。
第１アノード半導体層２０ａ：ＺｎドープのバルクＩｎＧａＡｓ。
第１アノード半導体層２０ａの厚さ：０．１５〜０．２５マイクロメートル。

第２アノード半導体層２０ｂは、例えばｐ型ＩｎＰ、又はＩｎＧａＡｓを含むことができる。本実施例では、第２アノード半導体層２０ｂは、第１アノード半導体層２０ａに接合を成す。
第２アノード半導体層２０ｂの例示。
第２アノード半導体層２０ｂ：ＺｎドープのバルクＩｎＰ。
第２アノード半導体層２０ｂのドーパント濃度：０．５×１０^１８〜１．０×１０^１８ｃｍ^−３。
第２アノード半導体層２０ｂの厚さ：０．１５〜０．２５マイクロメートル。

第３アノード半導体層２０ｃは、例えばｐ型ＩｎＰ、又はＩｎＧａＡｓを含む。本実施例では、第２アノード半導体層２０ｂは、オーミック接触する側のキャリア濃度を高くするために、第３アノード半導体層２０ｃより大きいドーパント濃度を有することができる。第２アノード半導体層２０ｂは、第３アノード半導体層２０ｃより厚い。受光層への不純物拡散を防ぐために、第３アノード半導体層２０ｃは、第２アノード半導体層２０ｂにスパイク及びノッチの生成を避けてホモ結合を成す。
第３アノード半導体層２０ｃの例示。
第３アノード半導体層２０ｃ：ＺｎドープのバルクＩｎＰ。
第３アノード半導体層２０ｃのドーパント濃度：１×１０^１６〜０．５×１０^１８ｃｍ^−３。
第３アノード半導体層２０ｃの厚さ：０．０５〜０．１５マイクロメートル。

半導体メサＭＳは、第１アノード半導体層２０ａ、第２アノード半導体層２０ｂ、第３アノード半導体層２０ｃ、及び第１ｎ型半導体層２２の一部を含むことができる。第３アノード半導体層２０ｃは、第１ｎ型半導体層２２にｐｎ接合を成す。第３アノード半導体層２０ｃは、第１ｎ型半導体層２２より大きなドーパント濃度を有する。

半導体受光素子１０は、島状アノード半導体領域２０を規定する溝４０を有する。溝４０は、例えば１０マイクロメートルの幅Ｗ４０を有する。

半導体受光素子１０への電圧印加に応答して、島状アノード半導体領域２０が第１ｎ型半導体層２２に空乏層を生成すると共に、この空乏層が、バルク半導体受光層２４に至る。バルク半導体受光層２４に直接に接触を成す第１ｎ型半導体層２２は、バルク半導体受光層２４から島状アノード半導体領域２０へのキャリアの流れを容易にする。

半導体受光素子１０は、支持体１２を更に備える。支持体１２は、主面１２ａ及び裏面１２ｂを含む。主面１２ａは、例えばｎ型ＩｎＰを備え、基準面ＲＰ１に沿って延在する。支持体１２は、その主面１２ａ上にアレイ状に配列されたフォトダイオード１４を搭載する。フォトダイオード１４は、島状アノード半導体領域２０、第１ｎ型半導体層２２、バルク半導体受光層２４、及び第２ｎ型半導体層２６を備える。

（実施例）
実施例に係る半導体受光素子のために、以下の素子構造を作製する。
実施例に係る半導体受光素子の半導体積層の一例。
第１アノード半導体層２０ａ：ＺｎドープＩｎＧａＡｓ。
第１アノード半導体層２０ａのドーパント濃度：２×１０^１９ｃｍ^−３。
第１アノード半導体層２０ａの厚さ：０．２マイクロメートル。
第２アノード半導体層２０ｂ：ＺｎドープＩｎＰ。
第２アノード半導体層２０ｂのドーパント濃度：５×１０^１８ｃｍ^−３。
第２アノード半導体層２０ｂの厚さ：０．２マイクロメートル。
第３アノード半導体層２０ｃ：ＺｎドープＩｎＰ。
第３アノード半導体層２０ｃのドーパント濃度：１×１０^１６ｃｍ^−３。
第３アノード半導体層２０ｃの厚さ：０．１マイクロメートル。
第１ｎ型半導体層２２：ＳｉドープＩｎＰ。
第１ｎ型半導体層２２のドーパント濃度：２×１０^１５ｃｍ^−３。
第１ｎ型半導体層２２の厚さ：０．５マイクロメートル。
バルク半導体受光層２４：アンドープＩｎＧａＡｓ。
バルク半導体受光層２４の厚さ：４．０マイクロメートル。
第２ｎ型半導体層２６：ＳｉドープＩｎＰ。
第２ｎ型半導体層２６のドーパント濃度：１×１０^１８ｃｍ^−３。
第２ｎ型半導体層２６の厚さ：２．０マイクロメートル。
支持体１２：ｎ型ＩｎＰ。

実施例に係る第１無機絶縁膜及び第２無機絶縁膜の具体例。
第１無機絶縁膜の第１（Ｓｉ／Ｎ）比：０．６８。
第１無機絶縁膜の厚さ：０．１マイクロメートル。
第２無機絶縁膜の第２（Ｓｉ／Ｎ）比：０．８８。
第２無機絶縁膜の厚さ：０．１マイクロメートル。
第１無機絶縁膜及び第２無機絶縁膜は、例えばプラズマＣＶＤ法を用いたプロセスによって形成される。

第１無機絶縁膜を形成するためのプロセス条件。
プロセス電力：１８Ｗ。
プロセス圧力：５×１０^−４Ｐａ。
プロセスガス（流量）：ＳｉＨ_４（２７５ｓｃｃｍ）、ＮＨ_３（６．０ｓｃｃｍ）、Ｎ_２（９００ｓｃｃｍ）。

第２無機絶縁膜を形成するためのプロセス条件。
プロセス電力：１８Ｗ。
プロセス圧力：５×１０^−４Ｐａ。
プロセスガス（流量）：ＳｉＨ_４（２７５ｓｃｃｍ）、ＮＨ_３（１．６ｓｃｃｍ）、Ｎ_２（９００ｓｃｃｍ）。

異なる周囲長ＬＧ及び断面積ＳＣを有する４種類の半導体メサを作製する。これらの半導体メサを２種類の無機絶縁膜で被覆すると共に、アノード電極及びカソード電極を形成する。これら半導体受光素子のためのデバイスの暗電流特性を測定する。

発明者の知見によれば、物理的視点から、暗電流は、半導体の結晶品質に係る成分と、半導体と無機絶縁体との界面に係る成分とに分けられる。実験における測定値において、これら２成分を分離する。

暗電流ＩがＩ＝Ｉｓ×ＬＧ＋Ｉｃ×ＳＣの表式で近似的に表されると仮定する。ここで、半導体メサＭＳの周囲長ＬＧ、及び半導体メサＭＳの断面積ＳＣを用いる。測定されたデバイスは、それぞれの断面積を有することを考慮して、暗電流密度Ｊに変換すると、Ｊ＝Ｉ／ＳＣ＝Ｉｓ×ＬＧ／ＳＣ＋Ｉｃを得る。測定されたデバイスは、それぞれの半導体メサにおいて比ＬＧ／ＳＣを有する。暗電流密度Ｊは、一次関数の形に整理されて、傾きＩｓ、独立変数ＬＧ／ＳＣ及び切片Ｉｃで表される。

図２は、半導体メサの周囲長／面積（以下、ＬＧ／ＳＣとして参照する）とデバイスの暗電流密度との関係を示す図面である。横軸は、半導体メサＭＳにおけるＬＧ／ＳＣ×１０^４（ｃｍ^−１）を示す。縦軸は、暗電流密度（アンペア／ｃｍ^２）を示す。

図２を参照すると、測定値は、第１無機絶縁膜で被覆されたデバイスにおける暗電流密度Ｊ１と、第２無機絶縁膜で被覆されたデバイスにおける暗電流密度Ｊ２とに分けられそうである。

暗電流密度Ｊ１の傾きＩｓは、暗電流密度Ｊ２の傾きＩｓと比べて異なる一方で、暗電流密度Ｊ１の切片Ｉｃは、暗電流密度Ｊ２の切片Ｉｃにほぼ等しい。
暗電流密度Ｊ１及び暗電流密度Ｊ２における傾きＩｓと切片Ｉｃとの値。
暗電流密度Ｊ１の傾きＩｓ：３×１０^−９（ｃｍ^−１）。
暗電流密度Ｊ１の切片Ｉｃ：３×１０^−７（アンペア／ｃｍ^２）。
暗電流密度Ｊ２の傾きＩｓ：６×１０^−９（ｃｍ^−１）。
暗電流密度Ｊ２の切片Ｉｃ：１×１０^−７（アンペア／ｃｍ^２）。

傾きＩｓの大きさは、島状アノード半導体領域から第１ｎ型半導体層へのリーク電流の大きさを示す。第１無機絶縁膜は、第２無機絶縁膜に比べて、シリコンの組成が窒素の組成より小さい化学量論比を有し、第１無機絶縁膜の小さいシリコン組成は、島状アノード半導体領域から第１ｎ型半導体層へのリーク電流を低減している。

図３の（ａ）部及び図３の（ｂ）部は、それぞれ、第１無機絶縁膜を用いるデバイスにおける暗電流、及び第２無機絶縁膜を用いるデバイスにおける暗電流を表す。暗電流特性ＤＣ１は、半導体受光素子を大気中において測定されており、暗電流特性ＤＣ２は、半導体受光素子を減圧下において測定されている。

実施例に係る第１無機絶縁膜及び第２無機絶縁膜の具体例。
第１無機絶縁膜の第１（Ｓｉ／Ｎ）比：０．６８。
第１無機絶縁膜の厚さ：０．１マイクロメートル。
第２無機絶縁膜の第２（Ｓｉ／Ｎ）比：０．８８。
第２無機絶縁膜の厚さ：０．１マイクロメートル。
減圧下の圧力は、３×１０^−２Ｐａ。

図３の（ａ）部に示されるように、大気中で測定された暗電流は、減圧下で測定された暗電流より大きい。図３の（ｂ）部に示されるように、第２無機絶縁膜を設けた半導体受光素子では、大気中での暗電流値は、減圧下での暗電流値にほぼ等しい。

第２無機絶縁膜の（Ｓｉ／Ｎ）比は、第１無機絶縁膜の（Ｓｉ／Ｎ）比より大きい。大きい（Ｓｉ／Ｎ）比の第２無機絶縁膜によれば、デバイスにおける暗電流が大気の有無により変動することを低減できる。

図２及び図３に示された測定結果は、以下の点を教示する。
第１無機絶縁膜と半導体との界面は小さい暗電流を実現できる。
第２無機絶縁膜による半導体の被覆は、大気の有無による暗電流の変動を低減できる。

実施例の実験を含む発明者の実験によれば、半導体に接触を成す第１無機絶縁膜は、小さい暗電流を半導体受光素子に提供できる。また、第１無機絶縁膜を被覆する第２無機絶縁膜は、半導体受光素子において雰囲気における暗電流の変動を小さくできる。

更なる追加の実験によれば、第１無機絶縁膜及び第２無機絶縁膜は、それぞれ、以下に示される第１（Ｓｉ／Ｎ）比及び第２（Ｓｉ／Ｎ）比の範囲において、実施例と実質的に同等の技術的寄与を与える。
第１（Ｓｉ／Ｎ）比：０．６５以上０．７５未満。
第２（Ｓｉ／Ｎ）比：０．７５以上０．９０以下。
第１無機絶縁膜３０ａの厚さ：０．００５〜０．１マイクロメートル。
第２無機絶縁膜３０ｂの厚さ：０．０１〜０．１マイクロメートル。

具体的には、小さすぎる第１（Ｓｉ／Ｎ）比、例えば０．６５より小さい第１（Ｓｉ／Ｎ）は、応力が増大し結晶に欠陥が生じる可能性がある。大きすぎる第２（Ｓｉ／Ｎ）比、例えば０．９０より大きい第２（Ｓｉ／Ｎ）比は、膜剥がれが起きやすくなる可能性がある。

図４〜図６を参照しながら、半導体受光素子を作製する方法を説明する。可能な場合には、理解を容易にするために、図１の説明に用いられた参照符合を引き続く開示において用いる。

図４の（ａ）部に示されるように、工程Ｓ１０１では、エピ成長用の基板４２の主面４２ａ上にエピタキシャル領域ＥＲを成長して、基板４２及びエピタキシャル領域ＥＲを含むエピタキシャル基板ＥＰを形成する。エピタキシャル領域ＥＲは、島状アノード半導体領域のための半導体膜５０、第１ｎ型半導体層のための半導体膜５２、バルク半導体受光層のための半導体膜５４、及び第２ｎ型半導体層のための半導体膜５６を含む。半導体の成長は、例えば有機金属気相成長法により行われる。

図４の（ｂ）部に示されるように、工程Ｓ１０２では、エピタキシャル基板ＥＰ上に第１マスクＭ１をフォトリソグラフィ及びエッチングにより形成する。第１マスクＭ１は、島状アノード半導体領域５５の形状を規定する複数のパターンと、該パターンを規定する開口を有する。第１マスクＭ１は、例えばＳｉＮを含む。

図４の（ｃ）部に示されるように、工程Ｓ１０３では、第１マスクＭ１を用いてエピタキシャル基板ＥＰをエッチングして、半導体メサを含む第１基板生産物ＳＰ１を形成する。具体的には、半導体膜５０をエッチングにより分離して島状アノード半導体領域を形成すると共に、島状アノード半導体領域の分離を確実にするために半導体膜５２もエッチングする。半導体膜５２は、完全に分離されることなく、半導体膜５４及び半導体膜５６はエッチングされない。半導体膜５４は、エッチングに曝されずに、エッチングの損傷を避ける。エッチングは、例えばウエットエッチング及び／又はドライエッチングによる。ドライエッチングのエッチャントは、例えばＨＩ／ＳｉＣｌ_４を含む。島状アノード半導体領域５１の形成により、半導体メサＭＳが形成される。半導体メサＭＳは、島状アノード半導体領域５１及び半導体膜５２の一部を含み、島状アノード半導体領域５１は、第１アノード半導体層５１ａ、第２アノード半導体層５１ｂ、及び第３アノード半導体層５１ｃを有する。

図５の（ａ）部に示されるように、工程Ｓ１０４では、第１マスクＭ１を除去した後に、第１基板生産物ＳＰ１の全面に第１無機絶縁膜６０ａを形成する。第１無機絶縁膜６０ａは、シリコン系無機絶縁膜、例えばプラズマＣＶＤ法により形成されるＳｉＮを備える。第１無機絶縁膜６０ａは、０．６５以上０．７５より小さい第１（Ｓｉ／Ｎ）比を有する。第１無機絶縁膜６０ａは、第１基板生産物ＳＰ１の半導体メサの上面上において、例えば５〜１００ナノメートルの厚さを有する。

図５の（ｂ）部に示されるように、工程Ｓ１０５では、第１無機絶縁膜６０ａ上に第２無機絶縁膜６０ｂを成長して、第２基板生産物ＳＰ２を形成する。第２無機絶縁膜６０ｂは、シリコン系無機絶縁膜、例えばＳｉＮを備える。第２無機絶縁膜６０ｂは、０．７５以上０．９０以下の第２（Ｓｉ／Ｎ）比を有するように、例えば、化学的気相成長法により形成される。本実施例では、第２無機絶縁膜６０ｂは、第１基板生産物ＳＰ１の半導体メサの上面上において、例えば１０〜１００ナノメートルの厚さを有する。

図６の（ａ）部に示されるように、工程Ｓ１０６では、第２基板生産物ＳＰ２上に第２マスクＭ２を形成する。第２マスクＭ２は、第１無機絶縁膜６０ａ及び第２無機絶縁膜６０ｂに形成されるべき開口５８を規定するパターンを有する。第２マスクＭ２は、例えばレジストを含む。第２マスクＭ２を用いて第１無機絶縁膜６０ａ及び第２無機絶縁膜６０ｂをエッチングして、第１無機絶縁膜６０ａ及び第２無機絶縁膜６０ｂに開口５８を形成する。エッチングは、例えばウエットエッチング及び／又はドライエッチングによる。

工程Ｓ１０７では、アノード電極７５及びカソード電極を形成する。本実施例では、図６の（ｂ）部に示されるように、第１無機絶縁膜６０ａ及び第２無機絶縁膜６０ｂ上並びに開口５８内にアノード電極７５を形成する。アノード電極７５は、開口５８を介して半導体メサＭＳの上面に接触を成す。アノード電極７５の形成は、例えば金属膜の堆積及びリフトオフにより行われる。アノード電極７５は、例えばＴｉ／Ｐｔ／Ａｕを含む。カソード電極も同様にされることができ、例えばＴｉ／Ｐｔ／Ａｕを含む。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

以上説明したように、本実施形態によれば、リーク電流を低減できる半導体受光素子が提供される。

１０…半導体受光素子、２０…島状アノード半導体領域、２２…第１ｎ型半導体層、２２ａ…第１領域、２２ｂ…第２領域、２４…バルク半導体受光層、２６…第２ｎ型半導体層、３０…無機絶縁領域、３０ａ…第１無機絶縁膜、３０ｂ…第２無機絶縁膜、ＲＰ１…基準面。

Claims (6)

1. 半導体受光素子であって、
   基準面に沿ってアレイ状に配列された複数の第１領域と前記第１領域を囲む単一の第２領域とを含む第１ｎ型半導体層と、
   前記第１ｎ型半導体層に接触を成すバルク半導体受光層と、
   前記第１ｎ型半導体層の前記第１領域上に設けられた複数の島状アノード半導体領域と、
   前記第１ｎ型半導体層及び前記バルク半導体受光層を搭載する第２ｎ型半導体層と、
   構成元素としてシリコン及び窒素を含む無機絶縁領域と、
   を備え、
   前記無機絶縁領域は、シリコンの組成が窒素の組成より小さい化学量論比を有し前記島状アノード半導体領域及び前記第１ｎ型半導体層の前記第２領域に接触を成す第１無機絶縁膜を含む、半導体受光素子。
2. 前記無機絶縁領域は、第２無機絶縁膜を更に備え、
   化学量論において、前記第１無機絶縁膜及び前記第２無機絶縁膜は、第１（Ｓｉ／Ｎ）比及び第２（Ｓｉ／Ｎ）比を有しており、前記第１（Ｓｉ／Ｎ）比は、前記第２（Ｓｉ／Ｎ）比より小さい、請求項１に記載された半導体受光素子。
3. 前記第１ｎ型半導体層は、ＩｎＰを含み、
   前記島状アノード半導体領域は、前記第１ｎ型半導体層の前記ＩｎＰにホモ接合を成すＩｎＰを含む、請求項１又は請求項２に記載された半導体受光素子。
4. 前記バルク半導体受光層は、ＩｎＧａＡｓを含む、請求項１〜請求項３のいずれか一項に記載された半導体受光素子。
5. 前記第１ｎ型半導体層及び前記第２ｎ型半導体層は、それぞれ、第１厚及び第２厚を有し、
   前記第１厚は、前記第２厚より小さい、請求項１〜請求項４のいずれか一項に記載された半導体受光素子。
6. 前記第１ｎ型半導体層及び前記第２ｎ型半導体層は、それぞれ、第１キャリア濃度及び第２キャリア濃度を有し、
   前記第１キャリア濃度は、前記第２キャリア濃度より小さい、請求項１〜請求項５のいずれか一項に記載された半導体受光素子。

Images