JP2023006305A - 半導体受光素子およびその製造方法 - Google Patents

Abstract

【課題】暗電流の増加を抑制することが可能な半導体受光素子およびその製造方法を提供する。【解決手段】基板の上に設けられ、第１の導電型を有する第１半導体層と、前記第１半導体層の上に設けられた光吸収層と、前記光吸収層の上に設けられ、前記第１の導電型を有する第２半導体層と、前記第２半導体層の上に設けられ、第２の導電型を有する第３半導体層と、前記第１半導体層と電気的に接続された第１電極と、前記第３半導体層と電気的に接続された第２電極と、第３電極と、絶縁膜と、を具備し、前記第２半導体層および前記第３半導体層は、前記第２半導体層の上面よりも上側に突出するメサを形成し、前記絶縁膜は、前記第２半導体層の上面を覆い、前記第３電極は、前記絶縁膜の表面上であって、前記第２半導体層の上に設けられている半導体受光素子。【選択図】 図１Ｂ

Description

本開示は半導体受光素子およびその製造方法に関するものである。

光を受光して電気信号を出力する半導体受光素子が知られている（例えば非特許文献１）。半導体受光素子は、光吸収層を含み、メサを有する。例えば光吸収層の下側にｎ型の半導体層を設け、当該ｎ型層にｎ型電極を接続する。光吸収層の上側にｎ型の半導体層とｐ型の半導体層とを設け、ｐ型層にｐ型電極を接続する。ｐ型電極に負電圧を印加し、ｎ型電極に正電圧を印加する。

"Ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ ｉｎ ＧａＩｎＡｓ／ＩｎＰ ｐｈｏｔｏｄｉｏｄｅｓ ｇｒｏｗｎ ｂｙ ＯＭＶＰＥ" Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ， Ｖｏｌｕｍｅ ９８， Ｉｓｓｕｅｓ １－２（１９８９）， ｐ９０－９７

メサの一部に局所的に高い電界がかかることで、暗電流が増加する恐れがある。そこで、暗電流の増加を抑制することが可能な半導体受光素子およびその製造方法を提供することを目的とする。

本開示に係る半導体受光素子は、基板の上に設けられ、第１の導電型を有する第１半導体層と、前記第１半導体層の上に設けられた光吸収層と、前記光吸収層の上に設けられ、前記第１の導電型を有する第２半導体層と、前記第２半導体層の上に設けられ、第２の導電型を有する第３半導体層と、前記第１半導体層と電気的に接続された第１電極と、前記第３半導体層と電気的に接続された第２電極と、第３電極と、絶縁膜と、を具備し、前記第２半導体層および前記第３半導体層は、前記第２半導体層の上面よりも上側に突出するメサを形成し、前記絶縁膜は、前記第２半導体層の上面を覆い、前記第３電極は、前記絶縁膜の表面上であって、前記第２半導体層の上に設けられている。

本開示に係る半導体受光素子の製造方法は、基板の上に、第１の導電型を有する第１半導体層、光吸収層、前記第１の導電型を有する第２半導体層、および第２の導電型を有する第３半導体層を、この順に積層する工程と、前記第２半導体層および前記第３半導体層をエッチングすることで、前記第２半導体層および前記第３半導体層を含み、前記第２半導体層の上面よりも上側に突出するメサを形成する工程と、前記第２半導体層の上面を覆う絶縁膜を形成する工程と、前記第１半導体層と電気的に接続される第１電極を形成する工程と、前記第３半導体層と電気的に接続される第２電極を形成する工程と、前記絶縁膜の表面に設けられ、前記第２半導体層の上に位置する第３電極を形成する工程と、を有する。

本開示によれば暗電流の増加を抑制することが可能な半導体受光素子およびその製造方法を提供することが可能である。

図１Ａは、第１実施形態に係る半導体受光素子を例示する平面図である。 図１Ｂは、図１Ａの線Ａ－Ａに沿った断面図である。 図２Ａは、半導体受光素子の製造方法を例示する平面図である。 図２Ｂは、図２Ａの線Ａ－Ａに沿った断面図である。 図３Ａは、半導体受光素子の製造方法を例示する平面図である。 図３Ｂは、図３Ａの線Ａ－Ａに沿った断面図である。 図４Ａは、半導体受光素子の製造方法を例示する平面図である。 図４Ｂは、図４Ａの線Ａ－Ａに沿った断面図である。 図５Ａは、半導体受光素子の製造方法を例示する平面図である。 図５Ｂは、図５Ａの線Ａ－Ａに沿った断面図である。 図６Ａは、半導体受光素子の製造方法を例示する平面図である。 図６Ｂは、図６Ａの線Ａ－Ａに沿った断面図である。 図７Ａは、半導体受光素子の製造方法を例示する平面図である。 図７Ｂは、図７Ａの線Ａ－Ａに沿った断面図である。 図８Ａは、比較例に係る半導体受光素子を例示する断面図である。 図８Ｂは、半導体受光素子を例示する断面図である。 図９Ａは、第２実施形態に係る半導体受光素子を例示する平面図である。 図９Ｂは、図９Ａの線Ｂ－Ｂに沿った断面図である。 図１０Ａは、第３実施形態に係る半導体受光素子を例示する平面図である。 図１０Ｂは、図１０Ａの線Ｃ－Ｃに沿った断面図である。 図１１Ａは、第４実施形態に係る半導体受光素子を例示する平面図である。 図１１Ｂは、図１１Ａの線Ｄ－Ｄに沿った断面図である。 図１２Ａは、第５実施形態に係る半導体受光素子を例示する平面図である。 図１２Ｂは、図１２Ａの線Ｅ－Ｅに沿った断面図である。

[本開示の実施形態の説明]
最初に本開示の実施形態の内容を列記して説明する。

本開示の一形態は、（１）基板の上に設けられ、第１の導電型を有する第１半導体層と、前記第１半導体層の上に設けられた光吸収層と、前記光吸収層の上に設けられ、前記第１の導電型を有する第２半導体層と、前記第２半導体層の上に設けられ、第２の導電型を有する第３半導体層と、前記第１半導体層と電気的に接続された第１電極と、前記第３半導体層と電気的に接続された第２電極と、第３電極と、絶縁膜と、を具備し、前記第２半導体層および前記第３半導体層は、前記第２半導体層の上面よりも上側に突出するメサを形成し、前記絶縁膜は、前記第２半導体層の上面を覆い、前記第３電極は、前記絶縁膜の表面上であって、前記第２半導体層の上に設けられている半導体受光素子である。第１電極および第２電極に逆バイアス電圧を印加すると、空乏層が広がる。空乏層で発生する電気力線の一部は第３電極に向かい、第３電極で終端する。メサの立ち上がる部分への電気力線の集中を抑制することで、界面準位の変化を抑制する。暗電流の増加を抑制することができる。
（２）前記第３電極は、前記メサのうち前記第２半導体層の上面と前記メサの側面との間の部分であるエッジから離間してもよい。エッジへの電気力線の集中を抑制することで、暗電流の増加を抑制することができる。
（３）前記第３電極は、前記第２半導体層の上面および前記メサの側面を覆ってもよい。エッジへの電気力線の集中を抑制することで、暗電流の増加を抑制することができる。
（４）前記第２電極は、前記メサの上面に設けられ、前記第３電極は、前記第２半導体層の上面、前記メサの側面、および前記メサの上面を覆い、前記第２電極と電気的に接続されてもよい。第３電極は、第２電極と同電位を有する。エッジへの電気力線の集中を抑制することで、暗電流の増加を抑制することができる。
（５）前記第３電極は、前記第３半導体層の平面内において前記メサを囲んでもよい。メサの周囲において電気力線の集中を抑制することで、暗電流の増加を効果的に抑制することができる。
（６）前記第３半導体層の平面内において、前記メサの形状は円形であり、前記第３半導体層の平面内において、前記第３電極の形状は前記メサと同心円形状でもよい。メサの周囲において電気力線の集中を抑制することで、暗電流の増加を効果的に抑制することができる。
（７）前記第１半導体層、前記第２半導体層、および前記第３半導体層は、インジウムリンで形成されてもよい。インジウムリンの比誘電率は、空気の比誘電率よりも高い。電気力線は、比誘電率の低い空気よりも、比誘電率の高いインジウムリンを通りやすいが、より比誘電率の高い第３電極に向かい、第３電極で終端する。暗電流の増加を抑制することができる。
（８）前記光吸収層は、インジウムガリウム砒素で形成されてもよい。光吸収層は、光を吸収することでキャリアを発生させる。半導体受光素子は光を検知することができる。
（９）前記絶縁膜は窒化シリコン膜でもよい。窒化シリコンの比誘電率は、空気の比誘電率よりも高い。電気力線は、比誘電率の低い空気よりも、比誘電率の高い窒化シリコンを通りやすいが、より比誘電率の高い第３電極に向かい、第３電極で終端する。暗電流の増加を抑制することができる。
（１０）基板の上に、第１の導電型を有する第１半導体層、光吸収層、前記第１の導電型を有する第２半導体層、および第２の導電型を有する第３半導体層を、この順に積層する工程と、前記第２半導体層および前記第３半導体層をエッチングすることで、前記第２半導体層および前記第３半導体層を含み、前記第２半導体層の上面よりも上側に突出するメサを形成する工程と、前記第２半導体層の上面を覆う絶縁膜を形成する工程と、前記第１半導体層と電気的に接続される第１電極を形成する工程と、前記第３半導体層と電気的に接続される第２電極を形成する工程と、前記絶縁膜の表面に設けられ、前記第２半導体層の上に位置する第３電極を形成する工程と、を有する半導体受光素子の製造方法である。第１電極および第２電極に逆バイアス電圧を印加すると、空乏層が広がる。空乏層で発生する電気力線は第３電極で終端する。メサの立ち上がる部分への電気力線の集中を抑制することで、界面準位の変化を抑制する。暗電流の増加を抑制することができる。

［本開示の実施形態の詳細］
本開示の実施形態に係る半導体受光素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

＜第１実施形態＞
（半導体受光素子）
図１Ａは、第１実施形態に係る半導体受光素子１００を例示する平面図である。図１Ｂは、図１Ａの線Ａ－Ａに沿った断面図である。

図１Ａに示すように、ＸＹ平面内における半導体受光素子１００の形状は矩形である。半導体受光素子１００の２つの辺は、Ｘ軸方向に延伸する。別の２つの辺は、Ｙ軸方向に延伸する。Ｚ軸方向は、半導体受光素子１００の半導体層の積層方向である。Ｘ軸方向、Ｙ軸方向およびＺ軸方向は、互いに直交する。

図１Ａに示すように、半導体受光素子１００は、１つのメサ２２および１つの凹部２５を有する。ＸＹ平面におけるメサ２２の形状は円形である。凹部２５の形状は矩形である。凹部２５の１辺の長さＬ１は例えば１００μｍである。メサ２２と凹部２５とは離間している。

半導体受光素子１００は、基板１０、ｎ型半導体層１２（第１半導体層）、光吸収層１４、ｎ型半導体層１６（第２半導体層）、ｐ型半導体層１８（第３半導体層）、およびコンタクト層２０を有する。基板１０の下面には反射防止膜２１が設けられている。Ｚ軸方向に沿って、基板１０の上面に、ｎ型半導体層１２、光吸収層１４およびｎ型半導体層１６が、この順に積層されている。ｎ型半導体層１２は、基板１０の上面の全体に設けられている。凹部２５は、Ｚ軸方向においてｎ型半導体層１６の上面よりも窪んだ部分である。凹部２５には光吸収層１４、ｎ型半導体層１６、ｐ型半導体層１８およびコンタクト層２０が設けられておらず、ｎ型半導体層１２が設けられている。

凹部２５以外の部分において、光吸収層１４およびｎ型半導体層１６が積層されている。ｎ型半導体層１６の一部には、ｐ型半導体層１８およびコンタクト層２０が積層されている。より詳細には、ｎ型半導体層１６の一部はＺ軸方向上側に突出し、当該突出した部分にｐ型半導体層１８およびコンタクト層２０が、順に積層されている。ｎ型半導体層１６、ｐ型半導体層１８、およびコンタクト層２０は、メサ２２を形成する。ｎ型半導体層１６とｐ型半導体層１８との接合界面は、メサ２２に含まれる。コンタクト層２０の上面が、メサ２２の上面になる。メサ２２の外側にはｎ型半導体層１６の上面が広がる。ｎ型半導体層１６の上面がメサ２２の底面になる。メサ２２の側面はＺ軸方向に平行に延伸してもよいし、Ｚ軸方向から傾斜してもよい。側面とＸ軸方向との間の角度θは、例えば６０°以上、９０°以下である。メサ２２の側面と底面との間においてメサ２２が立ち上がる部分を、エッジ２３とする。具体的には、メサ２２の側面とｎ型半導体層１６の上面との境界をエッジ２３とする。

図１Ｂに示すメサ２２の上面の直径Ｄ１は例えば１００μｍである。メサ２２のエッジ２３から凹部２５の端部までの最短の距離Ｄ２は例えば２００μｍである。絶縁膜２４の表面を基準とするメサ２２の高さは、例えば０．６μｍである。

絶縁膜２４は、ｎ型半導体層１２の上面、光吸収層１４およびｎ型半導体層１６の側面、ｎ型半導体層１６の上面（メサ２２の底面）、およびメサ２２の側面および上面に連続的に設けられ、これらの面を覆う。絶縁膜２４は、ｎ型半導体層１２の上面およびメサ２２の上面に開口部を有する。

電極２６（第１電極）は、凹部２５の内側に位置し、ｎ型半導体層１２の上面に設けられ、ｎ型半導体層１２と電気的に接続される。電極２８（第２電極）は、メサ２２の上に位置し、コンタクト層２０の上面に設けられ、コンタクト層２０と電気的に接続される。電極２６および２８は、ボンディングワイヤなどを通じて、例えば読み出し回路などと電気的に接続される。

電極３０（第３電極）は、メサ２２の底面の上に位置し、絶縁膜２４の上面に接して設けられる。電極３０は、メサ２２の側面およびエッジ２３から離間する。電極３０のメサ２２に近い側の端部と、絶縁膜２４のエッジ２３上に位置する部分との間の距離Ｄ３は、例えば１μｍである。電極３０の幅Ｗ１は、例えば５μｍである。電極３０は、ｎ型半導体層１２および１６、光吸収層１４、ｐ型半導体層１８およびコンタクト層２０とは、絶縁膜２４によって絶縁されており、これらの半導体層に電気的に接続されない。電極２６、２８および３０は、互いに離間する。

図１Ａに示すように、ＸＹ平面内でのメサ２２の形状および電極２８の形状は円形である。ＸＹ平面内での電極３０の形状は、メサ２２と同心円状の円環である。電極３０は、メサ２２を完全に囲む。パッド３２は、絶縁膜２４の上面のうちメサ２２から離間した位置に設けられ、電極３０と電気的に接続される。パッド３２には、外部の電源などが接続される。

基板１０、ｎ型半導体層１２および１６は、例えばｎ型のインジウムリン（ｎ－ＩｎＰ）で形成されている。ｎ型半導体層１２の厚さは例えば３μｍである。ｎ型半導体層１２のキャリア濃度は例えば２×１０^１８ｃｍ^－３である。ｎ型半導体層１６の厚さは例えば０．５μｍである。ｎ型半導体層１６のキャリア濃度は例えば１×１０^１５ｃｍ^－３である。ｎ型のドーパントとしては例えばシリコン（Ｓｉ）が用いられる。

光吸収層１４は、例えば厚さが３μｍでアンドープのインジウムガリウム砒素（ＩｎＧａＡｓ）で形成されている。ｐ型半導体層１８は、例えばｐ－ＩｎＰで形成されている。ｐ型半導体層１８の厚さは例えば０．３μｍである。ｐ型半導体層１８のキャリア濃度は例えば１×１０^１８ｃｍ^－３である。コンタクト層２０は、例えばｐ型インジウムガリウム砒素（ｐ－ＩｎＧａＡｓ）で形成されている。コンタクト層２０の厚さは例えば０．３μｍである。コンタクト層２０のキャリア濃度は例えば１×１０^１９ｃｍ^－３である。ｐ型のドーパントとしては例えば亜鉛（Ｚｎ）が用いられる。半導体受光素子１００の半導体層は、上記以外の化合物半導体で形成されてもよい。

基板１０のバッドギャップ、ｎ型半導体層１２および１６のバンドギャップ、ｐ型半導体層１８のバンドギャップは、光吸収層１４のバンドギャップよりも大きい。光吸収層１４のバンドギャップは、例えば波長が１．６μｍの光のエネルギーに対応する。半導体受光素子１００は、波長が１．３μｍの光に感受性を有する。

絶縁膜２４はパッシベーション膜であり、半導体層の表面を保護する。絶縁膜２４は、例えば厚さ０．３μｍの窒化シリコン（ＳｉＮ）などの絶縁体で形成されている。電極２６は、例えばｎ型半導体層１２の上から順に金とゲルマニウムとの合金、ニッケルおよび金を積層した積層体（Ａｕ－Ｇｅ／Ｎｉ／Ａｕ）などの金属で形成されている。電極２８は、例えばコンタクト層２０の上から順に設けられた、チタン、白金および金を積層した積層体（Ｔｉ／Ｐｔ／Ａｕ）などの金属で形成されている。電極３０およびパッド３２は、例えばチタンと金との積層体（Ｔｉ／Ａｕ）などの金属で形成されている。

半導体受光素子１００には、例えば１０Ｖ以上、２０Ｖ以下の逆バイアス電圧が印加される。電極２８に負電圧が印加される。電極２６には正電圧が印加される。基板１０の下面から入射する光は、バンドギャップの大きい基板１０およびｎ型半導体層１２を透過し、光吸収層１４に吸収される。光吸収層１４では、光の強度に応じた量のキャリア（正孔電子対）が生成する。光の強度に応じた電流が、半導体受光素子１００から外部の機器に出力される。

半導体受光素子１００に逆バイアス電圧が印加されると、ｎ型半導体層１６およびｐ型半導体層１８のｐｎ接合界面に大きな電界がかかる。一般に、大きな電界がかかる部分でキャリアが生成すると、側面（絶縁膜との界面）に形成される界面準位を通じて、暗電流が発生する恐れがある。本実施形態では、ｎ型半導体層１６およびｐ型半導体層１８のバンドギャップは、光吸収層１４のバンドギャップよりも大きいため、ｐｎ接合界面ではキャリアが生成しにくい。したがってメサ２２と絶縁膜２４との界面におけるリーク電流が抑制される。光吸収層１４は、ｎ型半導体層１６およびｐ型半導体層１８より小さなバンドギャップを有するが、メサ２２よりも広く延伸しており、絶縁膜２４と光吸収層１４との界面（光吸収層１４の側面）はｐｎ接合界面から遠く離れている。このため、光吸収層１４の側面に形成される界面準位には、大きな電界がかかりにくい。光吸収層１４と絶縁膜２４との界面におけるリーク電流は抑制される。暗電流の増加を抑制することができる。

半導体受光素子１００が使用される際、電極２６および２８に逆バイアス電圧が印加されるとともに、電極３０にも電圧が印加される。電極３０の電位は、例えば電極２８の電位に対して±１Ｖの範囲でもよいし、逆バイアス電圧の印加時におけるメサ２２の底面の電位と同程度の電位でもよい。後述のように、電気力線が電極３０で終端するため、エッジ２３付近に集中しにくくなる。エッジ２３付近に形成される界面準位を介した暗電流が抑制されるため、半導体受光素子１００の暗電流の界面準位に起因する増加を、抑制することができる。

（製造方法）
図２Ａ、図３Ａ、図４Ａ、図５Ａ、図６Ａおよび図７Ａは、半導体受光素子１００の製造方法を例示する平面図である。図２Ｂ、図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂおよび図７Ｂは、対応する平面図の線Ａ－Ａに沿った断面図である。

図２Ａおよび図２Ｂに示すように、例えば有機金属気相成長法（ＭＯＶＰＥ：Ｍｅｔａｌ－ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などにより、基板１０の上面に、ｎ型半導体層１２、光吸収層１４、ｎ型半導体層１６、ｐ型半導体層１８、およびコンタクト層２０を、この順にエピタキシャル成長する。

図３Ａおよび図３Ｂに示すように、コンタクト層２０の上に円形のマスク３３を設ける。例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｎ）法などで厚さ０．３μｍのＳｉＯ_２層を設け、フォトリソグラフィおよびバッファードフッ酸によるエッチングを行うことで、マスク３３を形成する。マスク３３の直径は例えば１００μｍである。コンタクト層２０の上面のうちマスク３３で覆われない部分は、露出する。

図４Ａおよび図４Ｂに示すように、例えばドライエッチングやケミカルエッチング液を用いたウェットエッチングを行い、メサ２２を形成する。コンタクト層２０、ｐ型半導体層１８およびｎ型半導体層１６のうち、マスク３３で覆われた部分はエッチングされず、メサ２２が残存する。コンタクト層２０およびｐ型半導体層１８のうちマスク３３から露出する部分は、取り除かれる。ウェットエッチングの深さは、例えば厚さ方向にｎ型半導体層１６の途中まででもよいし、ｎ型半導体層１６とｐ型半導体層１８との界面まででもよい。ｎ型半導体層１６の表面は、マスク３３から露出し、メサ２２の底面となる。メサ２２を形成した後、バッファードフッ酸によるエッチングでマスク３３を取り除く。

図５Ａおよび図５Ｂに示すように、例えばＳｉＯ_２などの絶縁膜を形成し、フォトリソグラフィおよびバッファードフッ酸によるエッチングなどで、マスク３４を形成する。マスク３４は、例えば厚さ０．３μｍのＳｉＯ_２などの絶縁体で形成されている。マスク３４は、メサ２２から離間した位置に開口部３５を有する。開口部３５のＸＹ平面内での形状は、例えば１辺が１００μｍの矩形である。開口部３５からｎ型半導体層１６が露出する。

図６Ａおよび図６Ｂに示すように、ドライエッチングやケミカルエッチング液を用いたウェットエッチングを行い、開口部３５内のｎ型半導体層１６および光吸収層１４を取り除き、凹部２５を形成する。凹部２５からはｎ型半導体層１２の上面が露出する。マスク３４で覆われる部分は、エッチングされない。ウェットエッチング後、バッファードフッ酸によるエッチングでマスク３４は取り除く。

図７Ａおよび図７Ｂに示すように、例えばプラズマＣＶＤ法などで、ＳｉＮの絶縁膜２４を形成する。バッファードフッ酸によるエッチングで、絶縁膜２４のうち、メサ２２の上および凹部２５の内側に開口部を設ける。

図１Ａおよび図１Ｂに示したように、真空蒸着およびリフトオフにより、凹部２５内のｎ型半導体層１２の上面に電極２６を設け、メサ２２の上面に電極２８を設ける。絶縁膜２４の上面のうち、メサ２２のエッジ２３から離間した位置に電極３０を設ける。電極３０に接続されるパッド３２を絶縁膜２４の上面に形成する。基板１０の裏面を研磨した後に反射防止膜２１を設ける。以上の工程で半導体受光素子１００が形成される。

図８Ａは、比較例に係る半導体受光素子１００Ｒを例示する断面図であり、ハッチングの一部を省略している。図８Ａに示すように、半導体受光素子１００Ｒは電極３０を有さない。他の構成は、半導体受光素子１００と同じである。

半導体受光素子１００Ｒに逆バイアス電圧が印加されると、例えばｎ型半導体層１６とｐ型半導体層１８とのｐｎ接合界面から、メサ２２の外側に位置するｎ型半導体層１６および光吸収層１４まで、空乏層４０が広がる。空乏層４０のうち、ｐ型半導体層１８の近傍にはマイナス（－）の電荷が発生する。空乏層４０のうち、ｎ型半導体層１６および光吸収層１４の中で正電圧が印加されるｎ型半導体層１２により近い領域に、プラス（＋）の電荷が発生する。プラスの電荷から電気力線が発生し、マイナスの電荷で終端する。

電気力線は、比誘電率の高い物質中を通りやすく、比誘電率の低い物質中を通りにくい。空気の比誘電率はおよそ１である。ＳｉＮの比誘電率は、およそ６から７である。ＩｎＰの比誘電率は、およそ１２から１４である。電気力線は、半導体受光素子１００Ｒの外側の空気に比べて、ＩｎＰで形成されたｎ型半導体層１６、およびＳｉＮで形成された絶縁膜２４を通りやすい。電気力線は、メサ２２の形状の影響を受け、メサ２２の底面から側面に沿って延伸する。このため、メサ２２のエッジ２３付近に電気力線が集中する。エッジ２３の近傍における、ｎ型半導体層１６の表層部分および絶縁膜２４における電界強度が局所的に大きくなる。

局所的に高い電界がかかることで、ｎ型半導体層１６と絶縁膜２４との界面における界面準位の様態が変化する。例えば高温・高電圧などのストレス環境下で、再結合準位密度および再結合速度が増加する。界面にキャリアが多く生成され、暗電流が増加する。

図８Ｂは、半導体受光素子１００を例示する断面図であり、図８Ａと同様にハッチングの一部を省略している。半導体受光素子１００に逆バイアス電圧が印加されると、半導体受光素子１００においても空乏層４０が広がる。

第１実施形態によれば、電極３０は絶縁膜２４の表面に設けられており、メサ２２のエッジ２３から離間している。半導体受光素子１００では、ｐｎ接合界面に逆バイアス電圧が印加されるとともに、電極３０にも電圧が印加される。図８Ｂに矢印で示すように、電気力線の分布が比較例から変化し、電気力線の一部はプラスの電荷から電極３０に向けて延び、電極３０で終端する。言い換えれば、電気力線の一部は、ｎ型半導体層１６および絶縁膜２４のうちエッジ２３の近傍を通らずに、電極３０に向けて延伸する。エッジ２３の近傍における電気力線の集中の密度が減少するため、エッジ２３付近での電界を低下させることができる。高温および高電圧下においても界面準位の変化を抑制し、暗電流の増加を抑制することができる。

電極３０がエッジ２３から離間するため、電極３０に終端する電気力線は、エッジ２３の近傍を通らない。電気力線の集中を抑制することで、半導体受光素子１００の暗電流が、高電圧下において増加することを避けることができる。空乏層４０の広がる範囲、およびメサ２２の角度θに応じて、電気力線の分布が定まる。空乏層４０の広がる範囲は、逆バイアス電圧の大きさ、半導体層のキャリア濃度などに依存し、変化しうる。例えば角度θが９０°に近いほど、電気力線はエッジ２３付近に集中しやすい。電極３０の位置は、逆バイアス電圧の大きさ、半導体層のキャリア濃度、角度θなどに応じて定める。逆バイアス電圧が１０Ｖから２０Ｖ、かつキャリア濃度を上記の値とし、角度θを例えば６０°以上、９０°以下とする場合、電極３０はエッジ２３から１μｍだけ離す。電極３０の幅Ｗ１は５μｍとする。

図１Ａに示すように、ＸＹ平面内で、電極３０はメサ２２と同心円状の円環形状であり、メサ２２を囲む。電極３０がメサ２２の周囲全体を囲むことで、メサ２２の周囲全体において、メサ２２のエッジ２３から離れた位置で電気力線を終端させる。暗電流を効果的に抑制することができる。電極３０は、例えば円環以外のリング形状でもよい。電極３０はメサ２２の周囲のうち一部（例えば周囲の５０％以上、８０％以上、９０％以上など）を囲み、残りの部分を囲まなくてもよい。

電極３０に付与する電位は、例えば逆バイアス電圧を印加した際のメサ２２の底面と同電位である。電極２８と電極２６との間に印加される逆バイアス電圧の大きさに応じて、電極３０への印加電圧の大きさも変化させる。

ｎ型半導体層１２および１６は、ｎ－ＩｎＰで形成されている。ｐ型半導体層１８は、ｐ－ＩｎＰで形成されている。絶縁膜２４はＳｉＮ膜である。ＩｎＰおよびＳｉＮの比誘電率は、空気よりも高い。電気力線は空気中に飛び出しにくく、ｎ型半導体層１６および絶縁膜２４を通りやすい。電極３０は金属で形成され、金属の比誘電率は半導体層および絶縁膜よりも高い。電気力線は、比誘電率のより高い電極３０に向かいやすく、電極３０で終端する。第１実施形態によれば、電極３０で電気力線を終端させるため、エッジ２３への電気力線の集中を抑制することができる。

ｎ型半導体層１２および１６、ｐ型半導体層１８は、ＩｎＰなど光吸収層１４よりもバンドギャップの大きな半導体で形成される。光吸収層１４はＩｎＧａＡｓで形成されている。基板１０の下面から入射する光は、ｎ型半導体層１２を透過し、光吸収層１４に吸収される。半導体受光素子１００が光を検知することができる。

バンドギャップの大きいｎ型半導体層１６とｐ型半導体層１８とがメサ２２を形成し、光吸収層１４はメサ２２に含まれない。バンドギャップの小さい光吸収層１４に大きな電界がかかりにくいため、光吸収層１４と絶縁膜２４との界面準位に起因する暗電流の増加を抑制することができる。基板１０、ｎ型半導体層１２および１６、ｐ型半導体層１８はＩｎＰ以外の半導体で形成されてもよく、光吸収層１４よりも大きなバンドギャップを有していればよい。基板１０上に積層する半導体層のｎ型とｐ型とは入れ替えてもよい。つまり、光吸収層１４と基板１０との間にｐ型半導体層を設け、光吸収層１４の上にｐ型半導体層とｎ型半導体層とを順に積層してもよい。

＜第２実施形態＞
第２実施形態は、アレイセンサの例である。図９Ａは、第２実施形態に係る半導体受光素子２００を例示する平面図である。図９Ｂは、図９Ａの線Ｂ－Ｂに沿った断面図である。第１実施形態と同じ構成については説明を省略する。

図９Ａおよび図９Ｂに示すように、半導体受光素子２００は例えば４つのメサ２２、４つの電極３０、および４つのパッド３２を有する。１つの電極３０は、１つのメサ２２の周囲に設けられ、１つのパッド３２と電気的に接続されている。４つのメサ２２は互いに離間する。４つの電極３０は互いに離間する。４つのパッド３２は互いに離間する。電極２６は、４つのメサ２２に共通の電極である。

半導体受光素子２００を動作させる際には、４つのメサ２２の上の電極２８、電極２６から逆バイアス電圧を印加する。４つのパッド３２を通じて、４つの電極３０に電圧を印加する。

第２実施形態によれば、４つのメサ２２のエッジ２３から離間した位置に電極３０が設けられている。エッジ２３近傍での電気力線の集中を抑制することで、暗電流の増加を抑制することができる。メサ２２の数および電極３０の数は、４つ以下でもよいし、４つ以上でもよい。電極３０の数はメサ２２の数に等しい。言い換えれば、１つのメサ２２に対して１つの電極３０を設ける。

＜第３実施形態＞
図１０Ａは、第３実施形態に係る半導体受光素子３００を例示する平面図である。図１０Ｂは、図１０Ａの線Ｃ－Ｃに沿った断面図である。第１実施形態と同じ構成については説明を省略する。図１０Ａおよび図１０Ｂに示すように、第１実施形態に比べて電極３０の幅が大きい。図１０Ｂに示すように、電極３０は、メサ２２の底面の一部、メサ２２のエッジ２３および側面を覆う。

絶縁膜２４のエッジ２３を覆う部分から、電極３０のメサ２２とは反対側の端部までの距離は例えば６μｍである。絶縁膜２４の表面を基準とするメサ２２の高さは例えば６μｍである。電極３０の高さは例えば０．３μｍである。電極３０の上端は、メサ２２の側面に位置してもよいし、メサ２２の上面に位置してもよい。

第３実施形態によれば、電極３０は、絶縁膜２４の表面上に接して設けられ、絶縁膜２４を介してメサ２２の底面の一部、エッジ２３、およびメサ２２の側面の一部を覆う。電気力線は電極３０で終端するため、エッジ２３の近傍における電気力線の集中が抑制される。暗電流の増加を抑制することができる。

＜第４実施形態＞
図１１Ａは、第４実施形態に係る半導体受光素子４００を例示する平面図である。図１１Ｂは、図１１Ａの線Ｄ－Ｄに沿った断面図である。第１実施形態と同じ構成については説明を省略する。図１１Ａおよび図１１Ｂに示すように、電極３０は、メサ２２の底面の一部、メサ２２のエッジ２３、メサ２２の側面および上面まで延伸し、電極２８に電気的に接続される。パッド３２は設けなくてよい。半導体受光素子４００に逆バイアス電圧を印加すると、電極３０には電極２８と同じ電位が付与される。

第４実施形態によれば、電極３０は、絶縁膜２４の表面上に接して設けられ、絶縁膜２４を介してメサ２２の底面の一部、エッジ２３、メサ２２の側面、および上面の一部を覆い、電極２８と電気的に接続される。電気力線は電極３０で終端するため、エッジ２３の近傍における電気力線の集中が抑制される。暗電流の増加を抑制することができる。

＜第５実施形態＞
図１２Ａは、第５実施形態に係る半導体受光素子５００を例示する平面図である。図１２Ｂは、図１２Ａの線Ｅ－Ｅに沿った断面図である。第１実施形態と同じ構成については説明を省略する。図１２Ａおよび図１２Ｂに示すように、メサ２２の上面のうち中央部において、電極２８およびコンタクト層２０は開口部２９を有する。ＸＹ平面において開口部２９は例えば円形であり、メサ２２と同心円状である。開口部２９の直径は、メサ２２の上面の直径より小さく、例えば７０μｍである。開口部２９からｐ型半導体層１８が露出する。電極３０は、絶縁膜２４の表面上に設けられ、メサ２２の底面の一部、エッジ２３、メサ２２の側面、および上面の一部を覆い、電極２８と電気的に接続される。反射防止膜２１は設けられていない。

Ｚ軸方向上側から照射される光は、開口部２９から入射する。半導体受光素子５００は、光を受光し電気信号を出力する、表面入射型の受光素子である。

第５実施形態によれば、電気力線は電極３０で終端するため、エッジ２３の近傍における電気力線の集中が抑制される。暗電流の増加を抑制することができる。

第５実施形態の電極３０は、例えば第１実施形態と同様に、メサ２２の底面に設けられ、メサ２２のエッジ２３から離間してもよい。電極３０は、第２実施形態と同様に、メサ２２の底面および側面に設けられてもよい。

第３実施形態から第５実施形態において、メサ２２および電極３０を複数配置し、第２実施形態と同様にアレイセンサとしてもよい。

以上、本開示の実施形態について詳述したが、本開示は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形・変更が可能である。

１０ 基板
１２、１６ ｎ型半導体層
１４ 光吸収層
１８ ｐ型半導体層
２０ コンタクト層
２１ 反射防止膜
２４ 絶縁膜
２６、２８、３０ 電極
２２ メサ
２５ 凹部
２９、３５ 開口部
３２ パッド
３３、３４ マスク
４０ 空乏層
１００、１００Ｒ、２００、３００、４００、５００ 半導体受光素子

Claims (10)

1. 基板の上に設けられ、第１の導電型を有する第１半導体層と、
   前記第１半導体層の上に設けられた光吸収層と、
   前記光吸収層の上に設けられ、前記第１の導電型を有する第２半導体層と、
   前記第２半導体層の上に設けられ、第２の導電型を有する第３半導体層と、
   前記第１半導体層と電気的に接続された第１電極と、
   前記第３半導体層と電気的に接続された第２電極と、
   第３電極と、
   絶縁膜と、を具備し、
   前記第２半導体層および前記第３半導体層は、前記第２半導体層の上面よりも上側に突出するメサを形成し、
   前記絶縁膜は、前記第２半導体層の上面を覆い、
   前記第３電極は、前記絶縁膜の表面上であって、前記第２半導体層の上に設けられている半導体受光素子。
2. 前記第３電極は、前記メサのうち前記第２半導体層の上面と前記メサの側面との間の部分であるエッジから離間する請求項１に記載の半導体受光素子。
3. 前記第３電極は、前記第２半導体層の上面および前記メサの側面を覆う請求項１に記載の半導体受光素子。
4. 前記第２電極は、前記メサの上面に設けられ、
   前記第３電極は、前記第２半導体層の上面、前記メサの側面、および前記メサの上面を覆い、前記第２電極と電気的に接続されている請求項１に記載の半導体受光素子。
5. 前記第３電極は、前記第３半導体層の平面内において前記メサを囲む請求項１から請求項４のいずれか一項に記載の半導体受光素子。
6. 前記第３半導体層の平面内において、前記メサの形状は円形であり、
   前記第３半導体層の平面内において、前記第３電極の形状は前記メサと同心円形状である請求項１から請求項５のいずれか一項に記載の半導体受光素子。
7. 前記第１半導体層、前記第２半導体層、および前記第３半導体層は、インジウムリンで形成されている請求項１から請求項６のいずれか一項に記載の半導体受光素子。
8. 前記光吸収層は、インジウムガリウム砒素で形成されている請求項１から請求項７のいずれか一項に記載の半導体受光素子。
9. 前記絶縁膜は窒化シリコン膜である請求項１から請求項８のいずれか一項に記載の半導体受光素子。
10. 基板の上に、第１の導電型を有する第１半導体層、光吸収層、前記第１の導電型を有する第２半導体層、および第２の導電型を有する第３半導体層を、この順に積層する工程と、
    前記第２半導体層および前記第３半導体層をエッチングすることで、前記第２半導体層および前記第３半導体層を含み、前記第２半導体層の上面よりも上側に突出するメサを形成する工程と、
    前記第２半導体層の上面を覆う絶縁膜を形成する工程と、
    前記第１半導体層と電気的に接続される第１電極を形成する工程と、
    前記第３半導体層と電気的に接続される第２電極を形成する工程と、
    前記絶縁膜の表面に設けられ、前記第２半導体層の上に位置する第３電極を形成する工程と、を有する半導体受光素子の製造方法。
    

Images