JP7147570B2 - 半導体積層体および受光素子 - Google Patents

半導体積層体および受光素子 Download PDF

Info

Publication number
JP7147570B2
JP7147570B2 JP2019004259A JP2019004259A JP7147570B2 JP 7147570 B2 JP7147570 B2 JP 7147570B2 JP 2019004259 A JP2019004259 A JP 2019004259A JP 2019004259 A JP2019004259 A JP 2019004259A JP 7147570 B2 JP7147570 B2 JP 7147570B2
Authority
JP
Japan
Prior art keywords
layer
buffer layer
concentration
semiconductor laminate
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019004259A
Other languages
English (en)
Other versions
JP2020113668A (ja
Inventor
琢真 冬木
剛志 呉
貴司 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019004259A priority Critical patent/JP7147570B2/ja
Priority to US16/676,942 priority patent/US11152521B2/en
Publication of JP2020113668A publication Critical patent/JP2020113668A/ja
Application granted granted Critical
Publication of JP7147570B2 publication Critical patent/JP7147570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H01L27/1467—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体積層体および受光素子に関するものである。
ＩＩＩ－Ｖ族化合物半導体からなる半導体積層体は、赤外域の光に対応した受光素子の製造に用いることができる。具体的には、たとえばＩｎＰからなる基板上に、ＩｎＧａＡｓからなるバッファ層、受光層、コンタクト層を順次積層し、さらに適切な電極を形成することにより赤外線用の受光素子を得ることができる（たとえば、特許文献１参照）。このような受光素子に関して、カットオフ波長が２μｍ～５μｍであるフォトダイオードについての報告がある（たとえば、非特許文献１参照）。
特開２０１１－１０１０３２号公報
Ｒ．Ｓｉｄｈｕ，ｅｔ ａｌ．、"Ａ Ｌｏｎｇ－Ｗａｖｅｌｅｎｇｔｈ Ｐｈｏｔｏｄｉｏｄｅ ｏｎ ＩｎＰ Ｕｓｉｎｇ Ｌａｔｔｉｃｅ－Ｍａｔｃｈｅｄ ＧａＩｎＡｓ－ＧａＡｓＳｂ Ｔｙｐｅ－ＩＩ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ"、ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ、ＶＯＬ．１７，ＮＯ．１２、ＤＥＣＥＭＢＥＲ ２００５、ｐ．２７１５－２７１７
上記受光素子の性能に大きな影響を与える受光層の結晶性を優れたものとするためには、受光層の下地となるＩｎＧａＡｓからなるバッファ層の表面平坦性を優れたものとする必要がある。そこで、優れた表面平坦性を有するＩｎＧａＡｓからなるバッファ層を備えた半導体積層体および受光素子を提供することを目的の１つとする。
本発明に従った半導体積層体は、ＩｎＰからなる基板と、基板上に配置され、１×１０２１ｃｍ－３未満のＳｂを含むＩｎＰからなる第一バッファ層と、第一バッファ層上に配置され、ＩｎＧａＡｓからなる第二バッファ層と、を備える。第一バッファ層は、基板側の主面である第１主面を含むように配置され、基板よりもＳｂの濃度が高い第一の層を含む。第二バッファ層は、第一バッファ層側の主面である第２主面を含むように配置され、第一の層よりもＳｂの濃度が低い第二の層を含む。
上記半導体積層体および上記受光素子によれば、優れた表面平坦性を有するＩｎＧａＡｓからなるバッファ層を備えた半導体積層体および受光素子を提供することができる。
実施の形態１における半導体積層体の構造を示す概略断面図である。 実施の形態１における受光素子の構造を示す概略断面図である。 実施の形態１の変形例の構造を示す概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法の概略を示すフローチャートである。 実施の形態１におけるエピ層形成工程の手順の概略を示すフローチャートである。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態２における受光素子およびセンサの構造を示す概略断面図である。 実施の形態３における受光素子およびセンサの構造を示す概略断面図である。 半導体積層体の厚み方向におけるＳｂ濃度のプロファイルの一例を示す図である。
［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本願の半導体積層体は、ＩｎＰ（インジウムリン）からなる基板と、基板上に配置され、１×１０２１ｃｍ－３未満のＳｂを含むＩｎＰからなる第一バッファ層と、第一バッファ層上に配置され、ＩｎＧａＡｓ（インジウムガリウム砒素）からなる第二バッファ層と、を備える。第一バッファ層は、基板側の主面である第１主面を含むように配置され、基板よりもＳｂの濃度が高い第一の層を含む。第二バッファ層は、第一バッファ層側の主面である第２主面を含むように配置され、第一の層よりもＳｂの濃度が低い第二の層を含む。
本発明者らは、ＩｎＧａＡｓからなるバッファ層を、優れた表面平坦性を確保しつつ形成する方策について検討を行った。その結果、以下のようにすることで、表面平坦性が向上することを見出した。ＩｎＰからなる基板上に、Ｓｂを含むＩｎＰからなる第一バッファ層を形成する。第一バッファ層の形成に際しては、基板側の主面である第１主面を含むようにＳｂの濃度が高い第一の層を形成する。基板に接触する領域にＳｂを導入することにより、表面平坦性に優れた第一バッファ層を形成することができる。第一バッファ層の表面平坦性が改善する理由は、例えば以下のようなものが考えられる。第一バッファ層の第一の層が形成されることで、上記基板上においてＳｂを含む結晶核が容易に形成される。この結晶核が起点となって、ＩｎＰの二次元成長が容易となり、表面平坦性が良好な第一バッファ層が形成される。第一バッファ層上にＩｎＧａＡｓからなる第二バッファ層を形成する。第二バッファ層の形成に際しては、第一バッファ層側の主面である第２主面を含むように、上記第一の層よりもＳｂの濃度が低い第二の層を形成する。ＩｎＰからなる基板上に直接形成するのではなく、第一バッファ層上に第二バッファ層を形成し、かつ第一バッファ層に接触する領域において不要なＳｂの濃度を低減することにより、表面平坦性に優れたＩｎＧａＡｓからなる第二バッファ層を形成することができる。このように、本願の半導体積層体によれば、優れた表面平坦性を有するＩｎＧａＡｓからなるバッファ層を備えた半導体積層体を提供することができる。
上記半導体積層体において、第一の層のＳｂの濃度は、１×１０１６ｃｍ－３以上であってもよい。第一の層のＳｂの濃度を上記範囲とすることで、第二バッファ層の表面平坦性をより確実に優れたものとすることができる。
上記半導体積層体において、第一の層のＳｂの濃度は、１×１０１７ｃｍ－３以上であってもよい。このようにすることで、第二バッファ層の表面平坦性をさらに優れたものとすることができる。
上記半導体積層体において、第二の層のＳｂの濃度は、１×１０２０ｃｍ－３以下であってもよい。第二の層のＳｂの濃度を上記範囲とすることで、第二バッファ層の表面平坦性をより確実に優れたものとすることができる。
上記半導体積層体において、第一バッファ層の厚み方向におけるＳｂの濃度の分布において、Ｓｂの濃度の最大値に対する最大値と最小値との差の割合が、５０％以下であってもよい。上記割合を５０％以下とすることで、表面平坦性が良好な第一バッファ層を形成することができる。そのため、第二バッファ層の表面平坦性をより確実に優れたものとすることができる。
上記半導体積層体において、第一バッファ層の厚みは、１０ｎｍ以上５０ｎｍ以下であってもよい。第一バッファ層の厚みが１０ｎｍ未満の場合、第二バッファ層の表面平坦性が向上する効果が小さいおそれがある。一方、第一バッファ層の厚みが５０ｎｍを超えると、第一バッファ層の十分な表面平坦性を確保することが難しくなるおそれがある。したがって、第一バッファ層の厚みを上記範囲とすることで、第二バッファ層の表面平坦性をより確実に優れたものとすることができる。
上記半導体積層体は、第二バッファ層上に配置され、ＩＩＩ－Ｖ族化合物半導体からなる受光層をさらに備えてもよい。このような受光層を備えることで、受光素子の製造に使用可能な半導体積層体を得ることができる。
上記半導体積層体において、受光層は、タイプＩＩ量子井戸構造であってもよい。このようにすることで、赤外域の光に対応する受光素子の製造に使用可能な半導体積層体を得ることができる。
上記半導体積層体において、タイプＩＩ量子井戸構造は、ＩｎｘＧａ１－ｘＡｓ（ｘは０．３８以上１以下）層とＧａＡｓ１－ｙＳｂｙ（ガリウム砒素アンチモン；ｙは０．３６以上１以下）層とのペア、またはＧａ１－ｕＩｎｕＮｖＡｓ１－ｖ（ガリウムインジウム窒素砒素；ｕは０．４以上０．８以下、ｖは０を超え０．２以下）層とＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上０．６２以下）層とのペアを含む多重量子井戸構造であってもよい。このようにすることにより、受光層を、近赤外域から中赤外域の光に対応する受光素子に適したタイプＩＩ型の量子井戸構造とすることが容易となる。
本願の受光素子は、上記半導体積層体と、半導体積層体上に形成された電極と、を備える。本願の受光素子は、表面平坦性に優れた第二バッファ層を有する上記半導体積層体を
含んでいる。そのため、受光層の結晶性を優れたものとすることができる。その結果、受光素子の暗電流を低減することができる。したがって、本願の受光素子によれば、高感度な受光素子を得ることができる。
なお、本願の各層において、Ｓｂの濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）を用いて測定することができる。Ｓｂの濃度は、例えば、各層の厚み方向における濃度分布の積分値を各層の厚みで除した値である。
［本願発明の実施形態の詳細］
次に、本発明にかかる半導体積層体の実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
図１を参照して、実施の形態１における半導体積層体１０は、基板２０と、バッファ層３０と、受光層４０と、ブロック層５０と、コンタクト層６０とを備えている。
基板２０は、ＩＩＩ－Ｖ族化合物半導体であるＩｎＰからなる。また、基板２０の直径は５０ｍｍ以上であり、たとえば３インチである。ＩｎＰからなる基板２０を採用することにより、赤外光用の受光素子の製造に適した半導体積層体１０を得ることが容易となる。具体的には、たとえば導電型がｎ型であるＩｎＰ（ｎ－ＩｎＰ）が、基板２０を構成する化合物半導体として採用される。基板２０に含まれるｎ型不純物としては、たとえばＳ（硫黄）などを採用することができる。基板２０の直径は、半導体積層体１０を用いた半導体装置（受光素子）の生産効率および歩留りの向上を目的として、８０ｍｍ以上（たとえば４インチ）とすることができ、さらに１０５ｍｍ以上（たとえば５インチ）、さらに１３０ｍｍ以上（たとえば６インチ）とすることができる。
バッファ層３０は、第一バッファ層３１と、第一バッファ層３１上に配置される第二バッファ層３２と、を含む。第一バッファ層３１は、基板２０の一方の主面２０Ａ上に接触するように配置される半導体層である。第一バッファ層３１は、ＩＩＩ－Ｖ族化合物半導体であるＩｎＰからなる。具体的には、たとえば導電型がｎ型であるＩｎＰ（ｎ－ＩｎＰ）が、第一バッファ層３１を構成する化合物半導体として採用される。第一バッファ層３１に含まれるｎ型不純物としては、たとえばＳｉ（珪素）などを採用することができる。本実施の形態における第一バッファ層３１の厚みは、例えば、１０ｎｍ以上５０ｎｍ以下であり、より好ましくは１０ｎｍ以上３０ｎｍ以下であり、さらに好ましくは１０ｎｍ以上２０ｎｍ以下である。
第一バッファ層３１は、１×１０２１ｃｍ－３未満のＳｂを含む。第一バッファ層３１は、基板２０よりもＳｂの濃度が高い第一の層３１Ｄを含む。第一の層３１Ｄは、基板２０側の主面である第１主面３１Ｂを含むように配置される。本実施の形態においては、第一バッファ層３１全体が、第一の層３１Ｄである。本実施の形態においては、第一の層３１ＤのＳｂの濃度が、１×１０１６ｃｍ－３以上であり、より好ましくは１×１０１７ｃｍ－３以上である。第一の層３１ＤのＳｂの濃度は、好ましくは１×１０２０ｃｍ－３以下である。
ここで、Ｓｂの濃度は、ＳＩＭＳを用いて測定した各層の厚み方向における濃度分布の積分値を各層の厚みで除した値である。例えば、ＳＩＭＳを用いて、厚み方向におけるＳｂの濃度分布の測定を３か所において実施する。そして各箇所の各層におけるＳｂの濃度を算出して、その平均値を各層におけるＳｂの濃度とすることができる。なお、ＳＩＭＳによる測定においては、基板２０側から測定を行う方法（バックサイドＳＩＭＳ）を用いてもよい。このような方法を用いて測定を行うことで、厚み方向におけるＳｂの濃度分布の測定をより精度良く行うことができる。
第二バッファ層３２は、第一バッファ層３１の、第１主面３１Ｂ側とは反対側の主面３１Ａ上に接触するように配置される半導体層である。第二バッファ層３２は、３元系のＩＩＩ－Ｖ族化合物半導体であるＩｎＧａＡｓからなる。具体的には、たとえば導電型がｎ型であるＩｎＧａＡｓ（ｎ－ＩｎＧａＡｓ）が、第二バッファ層３２を構成する化合物半導体として採用される。バッファ層３０に含まれるｎ型不純物としては、たとえばＳｉを採用することができる。
第二バッファ層３２は、第一の層３１ＤよりもＳｂの濃度が低い第二の層３２Ｄを含む。第二の層３２Ｄは、第一バッファ層３１側の主面である第２主面３２Ｂを含むように配置される。第一バッファ層３１に接する第二の層３２Ｄ以外の領域には、第四の層３２Ｅが配置されている。Ｓｂの濃度が、１×１０２０ｃｍ－３以下である場合には、第二の層３２Ｄが形成されているものと判断される。本実施の形態において、第二の層３２ＤのＳｂの濃度は、好ましくは１×１０１７ｃｍ－３以下であり、より好ましくは１×１０１６ｃｍ－３以下である。本実施の形態における第二バッファ層３２の厚みは、例えば、１００ｎｍ以上２００ｎｍ以下である。
受光層４０は、第二バッファ層３２の、第２主面３２Ｂとは反対側の主面３２Ａ上に接触するように配置されている。受光層４０は、ＩＩＩ－Ｖ族化合物半導体からなる２つの要素層が交互に積層された量子井戸構造を有している。より具体的には、受光層４０は、第１要素層４１と第２要素層４２とが交互に積層された構造を有している。本実施の形態における受光層４０は、タイプＩＩ量子井戸構造である。第１要素層４１を構成する材料としては、たとえばＩｎｘＧａ１－ｘＡｓ（ｘは０．３８以上１以下）を採用することができる。第１要素層４１は、意図的にはＳｂが添加されない層（成長時に原料ガスに意図的にＳｂの原料ガスが添加されない層）である。また、第２要素層４２を構成する材料としては、たとえばＶ族元素としてＳｂを含むＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上１以下）（ガリウム砒素アンチモン）を採用することができる。なお、第１要素層４１および第２要素層４２を構成する材料は、上記材料に限られず、たとえば第１要素層４１を構成する材料としては、Ｇａ１－ｕＩｎｕＮｖＡｓ１－ｖ（ｕは０．４以上０．８以下、ｖは０を超え０．２以下）（ガリウムインジウム窒素砒素）を採用し、第２要素層４２を構成する材料としては、たとえばＶ族元素としてＳｂを含むＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上０．６２以下）を採用することができる。
このように、受光層４０としてＩｎｘＧａ１－ｘＡｓ（ｘは０．３８以上１以下）層とＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上１以下）層とのペア、またはＧａ１－ｕＩｎｕＮｖＡｓ１－ｖ（ｕは０．４以上０．８以下、ｖは０を超え０．２以下）層とＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上０．６２以下）層とのペアを含む多重量子井戸構造を採用することにより、近赤外域から中赤外域の光の検知に適した受光素子の製造に使用可能な半導体積層体１０を得ることができる。
第１要素層１３１および第２要素層１３２の厚みは、たとえばそれぞれ５ｎｍとすることができる。そして、受光層４０は、第１要素層１３１と第２要素層１３２とからなる単位構造が、たとえば２５０組積層されたものとすることができる。すなわち、受光層４０の厚みは、たとえば２．５μｍとすることができる。
また、第１要素層４１を構成する材料としてＩｎＡｓを採用し、第２要素層４２を構成する材料としてＧａＳｂを採用してもよい。このように受光層４０としてＩｎＡｓ層とＧａＳｂ層とのペアを含む多重量子井戸構造を採用することにより、波長４～１２μｍの赤外線の検知に適した受光素子の製造に使用可能な半導体積層体１０を得ることができる。
図１を参照して、ブロック層５０は、受光層４０の、第二バッファ層３２に面する側とは反対側の主面４０Ａ上に接触するように配置されている。ブロック層５０は、ＩＩＩ－Ｖ族化合物半導体からなっている。
ブロック層５０を構成するＩＩＩ－Ｖ族化合物半導体としては、たとえばＩｎＧａＡｓ（インジウムガリウム砒素）などを採用することができる。具体的には、たとえばアンドープのＩｎＧａＡｓ（ｕｄ－ＩｎＧａＡｓ）が、ブロック層５０を構成する化合物半導体として採用される。ブロック層５０を配置することにより、コンタクト層６０に含まれる不純物が受光層４０へと拡散することを抑制することができる。
図１を参照して、コンタクト層６０は、ブロック層５０の、受光層４０に面する側とは反対側の主面５０Ａ上に接触するように配置されている。コンタクト層６０は、ＩＩＩ－Ｖ族化合物半導体からなっている。
コンタクト層６０を構成するＩＩＩ－Ｖ族化合物半導体としては、たとえばＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＧａＡｓ、ＩｎＧａＡｓ（インジウムガリウム砒素）などを採用することができる。具体的には、たとえば導電型がｐ型であるＩｎＰ（ｐ－ＩｎＰ）が、コンタクト層６０を構成する化合物半導体として採用される。コンタクト層６０に含まれるｐ型不純物としては、たとえばＺｎなどを採用することができる。
本実施の形態においては、ＩｎＰからなる基板２０上に、Ｓｂを含むＩｎＰからなる第一バッファ層３１を形成する。第一バッファ層３１の形成に際しては、第１主面３１Ｂを含むようにＳｂの濃度が高い第一の層３１Ｄを形成する。基板２０に接触する領域にＳｂを導入することにより、表面平坦性に優れた第一バッファ層３１を形成することができる。
そして、第一バッファ層３１上にＩｎＧａＡｓからなる第二バッファ層３２を形成する。第二バッファ層３２の形成に際しては、第２主面３２Ｂを含むように、上記第一の層３１ＤよりもＳｂの濃度が低い第二の層３２Ｄを形成する。ＩｎＰからなる基板２０上に直接形成するのではなく、第一バッファ層３１上に第二バッファ層３２を形成し、かつ第一バッファ層３１に接触する領域において不要なＳｂの濃度を低減することにより、表面平坦性に優れた第二バッファ層３２を形成することができる。このように、本実施の形態の半導体積層体１０は、優れた表面平坦性を有するＩｎＧａＡｓからなる第二バッファ層３２を備えた半導体積層体となっている。
なお、上記実施の形態において、第一の層３１ＤのＳｂの濃度は、１×１０１６ｃｍ－３以上である。第一の層３１ＤのＳｂの濃度を上記範囲とすることで、第二バッファ層３２の表面平坦性をより確実に優れたものとすることができる。第一の層３１ＤのＳｂの濃度は、より好ましくは１×１０１７ｃｍ－３以上である。このようにすることで、第二バッファ層３２の表面平坦性をさらに優れたものとすることができる。
上記実施の形態において、第二の層３２ＤのＳｂの濃度は、１×１０２０ｃｍ－３以下である。第二の層３２ＤのＳｂの濃度を上記範囲とすることで、第二バッファ層の表面平坦性をより確実に優れたものとすることができる。
上記実施の形態においては、第一バッファ層３１の厚み方向におけるＳｂの濃度の分布において、Ｓｂの濃度の最大値に対する最大値と最小値との差の割合が、５０％以下である。上記割合を５０％以下とすることで、表面平坦性が良好な第一バッファ層３１を形成することができる。そのため、第二バッファ層３２の表面平坦性をより確実に優れたものとすることができる。上記割合は、好ましくは２０％以下であり、さらに好ましくは１０％以下である。なお、上記割合が５０％以下であるか否かの判断は、たとえば以下の通りである。ＳＩＭＳを用いて、厚み方向におけるＳｂの濃度の線分析を、たとえば３か所において実施する。そして各箇所におけるＳｂの濃度の最大値に対する最大値と最小値との差の割合を算出し、その平均値が５０％以下であれば、この条件を満たすものと判断することができる。
上記実施の形態において、第一バッファ層３１の厚みは、１０ｎｍ以上５０ｎｍ以下である。第一バッファ層３１の厚みが１０ｎｍ未満の場合、第二バッファ層３２の表面平坦性が向上する効果が小さいおそれがある。一方、第一バッファ層３１の厚みが５０ｎｍを超えると、第一バッファ層３１の十分な表面平坦性を確保することが難しくなるおそれがある。したがって、第一バッファ層３１の厚みを上記範囲とすることで、第二バッファ層３２の表面平坦性をより確実に優れたものとすることができる。
半導体積層体１０において、バッファ層３０、受光層４０、ブロック層５０およびコンタクト層６０が再成長界面を形成することなく基板２０上に積層されていることが好ましい。これにより、感度を一層向上させることができる。
半導体積層体１０において、バッファ層３０と受光層４０との界面、受光層４０とブロック層５０との界面、およびブロック層５０とコンタクト層６０との界面における、酸素の濃度、炭素の濃度および水素の濃度は、いずれも１×１０１７ｃｍ－３以下であることが好ましい。これにより、感度を一層向上させることができる。
また、半導体積層体１０において、バッファ層３０、受光層４０、ブロック層５０およびコンタクト層６０は有機金属気相成長法により形成されていることが好ましい。これにより、高品質な結晶からなる半導体積層体１０を得ることが容易となる。
（変形例）
第一の層３１Ｄは、第一バッファ層３１全体に形成される他、厚み方向の一部分に形成されるようにしてもよい。図３は、本実施の形態における半導体積層体１０の変形例を示す。図３を参照して、第一の層３１Ｄが厚み方向の一部分に形成されている。第一バッファ層３１において、第一の層３１Ｄの、基板に面する側とは反対側の主面３１１上に接触するように、第一の層３１ＤよりもＳｂの濃度が低い第三の層３１Ｅが配置されている。上述のように第一バッファ層３１の表面平坦性を向上させる観点から、基板２０に接触する領域にＳｂの濃度が高い第一の層３１Ｄを配置することが重要である。したがって、第一バッファ層３１の全体が第一の層３１Ｄであることは必ずしも必要ではなく、第一の層３１Ｄを基板２０に接触する部分に形成する構造を採用した場合でも、表面平坦性に優れた第一バッファ層３１を形成することができる。
次に、上記半導体積層体１０を用いて作製される受光素子の一例である赤外線受光素子（フォトダイオード）について説明する。図２を参照して、本実施の形態における赤外線受光素子１は、上記本実施の形態の半導体積層体１０を用いて作製されたものであって、半導体積層体１０と同様に積層された基板２０と、バッファ層３０と、受光層４０と、ブロック層５０と、コンタクト層６０とを備えている。そして、赤外線受光素子１には、コンタクト層６０、ブロック層５０および受光層４０を貫通し、バッファ層３０に到達するトレンチ９９が形成されている。すなわち、トレンチ９９の側壁９９Ａにおいて、コンタクト層６０、ブロック層５０および受光層４０が露出している。また、トレンチ９９の底壁９９Ｂは、第二バッファ層３２内に位置している。つまり、トレンチ９９の底壁９９Ｂにおいて第二バッファ層３２が露出している。
さらに、赤外線受光素子１は、パッシベーション膜８０と、ｎ側電極９１と、ｐ側電極９２とを備えている。パッシベーション膜８０はトレンチ９９の底壁９９Ｂ、トレンチ９９の側壁９９Ａ、およびコンタクト層６０の、ブロック層５０に面する側とは反対側の主面６０Ａを覆うように配置されている。パッシベーション膜８０は、窒化珪素、酸化珪素などの絶縁体からなっている。
トレンチ９９の底壁９９Ｂを覆うパッシベーション膜８０には、パッシベーション膜８０を厚み方向に貫通するように開口部８１が形成されている。そして、開口部８１を充填するようにｎ側電極９１が配置されている。ｎ側電極９１は、開口部８１から露出する第二バッファ層３２に接触するように配置されている。ｎ側電極９１は金属などの導電体からなっている。より具体的には、ｎ側電極９１は、たとえばＴｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）からなるものとすることができる。ｎ側電極９１は、バッファ層３０に対してオーミック接触している。
コンタクト層６０の主面６０Ａを覆うパッシベーション膜８０には、パッシベーション膜８０を厚み方向に貫通するように開口部８２が形成されている。そして、開口部８２を充填するようにｐ側電極９２が配置されている。ｐ側電極９２は、開口部８２から露出するコンタクト層６０に接触するように配置されている。ｐ側電極９２は金属などの導電体からなっている。より具体的には、ｐ側電極９２は、たとえばＴｉ／Ｐｔ／Ａｕからなるものとすることができる。ｐ側電極９２は、コンタクト層６０に対してオーミック接触している。
この赤外線受光素子１に赤外線が入射すると、受光層４０内の量子準位間で赤外線が吸収され、電子と正孔とのペアが生成する。そして、生成した電子と正孔とが光電流信号として赤外線受光素子１から取り出されることにより、赤外線が検出される。
なお、上記ｐ側電極９２は画素電極である。そして、上記赤外線受光素子１は、図２に示すように画素電極であるｐ側電極９２が１つだけ含まれるものであってもよいし、複数の画素電極（ｐ側電極９２）を含むものであってもよい。具体的には、赤外線受光素子１は、図２に示す構造を単位構造とし、当該単位構造が、図２において基板２０の一方の主面２０Ａに沿う方向に複数繰り返される構造を有していてもよい。この場合、赤外線受光素子１は、画素に対応する複数のｐ側電極９２を有する一方で、ｎ側電極９１については１つだけ配置される。このような構造については、後述の実施の形態２において説明する。
本実施の形態の赤外線受光素子１は、上記本実施の形態の半導体積層体１０を含んでいる。そのため、受光層４０の結晶性を優れたものとすることができる。その結果、赤外線受光素子１の暗電流を低減することができる。したがって、本実施の形態の赤外線受光素子１は、高感度な受光素子となっている。
次に、図４～図１０を参照して、本実施の形態における半導体積層体１０および赤外線受光素子１の製造方法の概要について説明する。
図４を参照して、本実施の形態における半導体積層体１０および赤外線受光素子１の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図６を参照して、たとえば直径２インチ（５０．８ｍｍ）のｎ－ＩｎＰからなる基板２０が準備される。より具体的には、ＩｎＰからなるインゴットをスライスすることにより、ＩｎＰからなる基板２０が得られる。この基板２０の表面が研磨された後、洗浄等のプロセスを経て主面２０Ａの平坦性および清浄性が確保された基板２０が準備される。
次に、工程（Ｓ２０）としてエピ層形成工程が実施される。この工程（Ｓ２０）では、工程（Ｓ１０）において準備された基板２０の主面２０Ａ上に、エピ層であるバッファ層３０、受光層４０、ブロック層５０およびコンタクト層６０が形成される。このエピ層の形成は、たとえば有機金属気相成長により実施することができる。有機金属気相成長によるエピ層の形成は、たとえば基板加熱用のヒータを備えた回転テーブル上に基板２０を載置し、基板２０をヒータにより加熱しつつ基板上に原料ガスを供給することにより実施することができる。工程（Ｓ２０）は、図５を参照して、第一バッファ層形成工程（Ｓ２１）、第二バッファ層形成工程（Ｓ２２）、受光層形成工程（Ｓ２３）、ブロック層形成工程（Ｓ２４）およびコンタクト層形成工程（Ｓ２５）を含む。
工程（Ｓ２０）においては、まず工程（Ｓ２１）が実施される。具体的には、図６を参照して、まず基板２０の主面２０Ａ上に接触するように、ｎ－ＩｎＰからなる第一バッファ層３１が有機金属気相成長により形成される。ｎ－ＩｎＰからなる第一バッファ層３１の形成では、Ｉｎの原料ガスとして、たとえばＴＭＩｎ（トリメチルインジウム）などを用いることができ、Ｐの原料ガスとして、たとえばＴＢＰ（ターシャリーブチルホスフィン）を用いることができる。ｎ型不純物としてＳｉを添加する場合、たとえばＳｉＨ４（シラン）、ＳｉＨ３（ＣＨ３）（モノメチルシラン）、ＴｅＥＳｉ（テトラエチルシラン）を原料ガスに添加することができる。
ここで、第一バッファ層３１を形成する工程では、第１主面３１Ｂを含むように基板２０よりもＳｂの濃度が高い第一の層３１Ｄが形成される。具体的には、第一の層３１Ｄの形成に際し、１×１０１６ｃｍ－３以上１×１０２１ｃｍ－３未満の濃度となるようにＳｂが導入される。Ｓｂの導入は、たとえばＴＭＳｂ（トリメチルアンチモン）、ＴＥＳｂ（トリエチルアンチモン）、ＴＩＰＳｂ（トリイソプロピルアンチモン）、ＴＤＭＡＳｂ（トリジメチルアミノアンチモン）、ＴＴＢＳｂ（トリターシャリーブチルアンチモン）などを原料ガスに添加することにより実施することができる。
次に、工程（Ｓ２２）が実施される。具体的には、図６および図７を参照して、第一バッファ層３１の、基板２０に面する側とは反対側の主面３１Ａ上に接触するように、ｎ－ＩｎＧａＡｓからなる第二バッファ層３２が形成される。第二バッファ層３２の形成は、上記第一バッファ層３１の形成に引き続いて有機金属気相成長により実施することができる。ｎ－ＩｎＧａＡｓからなるバッファ層３０の形成では、Ｉｎの原料ガスとしてたとえばＴＭＩｎ（トリメチルインジウム）、ＴＥＩｎ（トリエチルインジウム）などを用いることができ、Ｇａの原料ガスとしてたとえばＴＥＧａ（トリエチルガリウム）、ＴＭＧａ（トリメチルガリウム）などを用いることができ、Ａｓの原料ガスとしてたとえばＡｓＨ３（アルシン）、ＴＢＡｓ（ターシャリーブチルアルシン）、ＴＭＡｓ（トリメチル砒素）などを用いることができる。また、ｎ型不純物としてＳｉを添加する場合、たとえばＳｉＨ４（シラン）、ＳｉＨ３（ＣＨ３）（モノメチルシラン）、ＴｅＥＳｉ（テトラエチルシラン）を原料ガスに添加することができる。
第二バッファ層３２を形成する工程では、第２主面３２Ｂを含むように第一の層３１ＤよりもＳｂの濃度が低い第二の層３２Ｄが形成される。具体的には、第二の層３２Ｄの形成に際しては、Ｓｂの導入は実施されない。その結果、１×１０２０ｃｍ－３以下のＳｂの濃度である第二の層が形成される。
次に、工程（Ｓ２３）が実施される。具体的には、図７および図８を参照して、第二バッファ層３２の、第２主面３２Ｂとは反対側の主面３２Ａ上に接触するように、たとえばＩＩＩ－Ｖ族化合物半導体であるＩｎｘＧａ１－ｘＡｓ（ｘは０．３８以上１以下）からなる第１要素層４１と、ＩＩＩ－Ｖ族化合物半導体であるＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上１以下）からなる第２要素層４２とが交互に積層して形成されることにより、受光層４０が形成される。受光層４０の形成は、上記第二バッファ層３２の形成に引き続いて有機金属気相成長により実施することができる。すなわち、受光層４０の形成は、第二バッファ層３２の形成の際に用いた装置内に基板２０を配置した状態で、原料ガスを変更することにより実施することができる。
ＩｎｘＧａ１－ｘＡｓ（ｘは０．３８以上１以下）からなる第１要素層４１の形成では、Ｉｎの原料としてたとえばＴＭＩｎ、ＴＥＩｎなどを用いることができ、Ｇａの原料としてたとえばＴＥＧａ、ＴＭＧａなどを用いることができ、Ｓｂの原料としてたとえばＴＭＳｂ、ＴＥＳｂ、ＴＩＰＳｂ、ＴＤＭＡＳｂ、ＴＴＢＳｂなどを用いることができる。ＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上１以下）からなる第２要素層４２の形成では、Ｇａの原料としてたとえばＴＥＧａ、ＴＭＧａなどを用いることができ、Ａｓの原料としてたとえばＴＢＡｓ（ターシャリーブチルアルシン）、ＴＭＡｓ（トリメチル砒素）などを用いることができ、Ｓｂの原料としてたとえばＴＭＳｂ、ＴＥＳｂ、ＴＩＰＳｂ、ＴＤＭＡＳｂ、ＴＴＢＳｂなどを用いることができる。第１要素層４１および第２要素層４２は、たとえばそれぞれ厚みを５ｎｍとし、第１要素層４１と第２要素層４２とからなる単位構造が、たとえば２５０組積層するように形成することができる。これにより、タイプＩＩ量子井戸である受光層４０を形成することができる。
次に、工程（Ｓ２４）が実施される。具体的には、図８および図１を参照して、受光層４０の、第二バッファ層３２に面する側とは反対側の主面４０Ａ上に接触するように、たとえばｕｄ－ＩｎＧａＡｓからなるブロック層５０が形成される。ブロック層５０の形成は、上記受光層４０の形成に引き続いて有機金属気相成長により実施することができる。すなわち、ブロック層５０の形成は、受光層４０の形成の際に用いた装置内に基板２０を配置した状態で、原料ガスを変更することにより実施することができる。
次に、工程（Ｓ２５）が実施される。具体的には、図１を参照して、ブロック層５０の、受光層４０に面する側とは反対側の主面５０Ａ上に接触するように、たとえばｐ－ＩｎＰからなるコンタクト層６０が形成される。コンタクト層６０の形成は、上記ブロック層５０の形成に引き続いて有機金属気相成長により実施することができる。すなわち、コンタクト層６０の形成は、ブロック層５０の形成の際に用いた装置内に基板２０を配置した状態で、原料ガスを変更することにより実施することができる。ｐ型不純物としてＺｎを添加する場合、たとえばＤＭＺｎ（ジメチル亜鉛）、ＤＥＺｎ（ジエチル亜鉛）を原料ガスに添加することができる。
以上の手順により、本実施の形態における半導体積層体１０が完成する。上述のように、工程（Ｓ２０）を有機金属気相成長により実施することにより、半導体積層体１０の生産効率を向上させることができる。なお、工程（Ｓ２０）は有機金属原料のみを用いた有機金属気相成長法（全有機金属気相成長法）に限られず、たとえばＡｓの原料にＡｓＨ３（アルシン）、Ｓｉの原料にＳｉＨ４（シラン）などの水素化物を用いた有機金属気相成長法で実施してもよいが、全有機金属気相成長法を採用することにより、高品質な結晶からなる半導体積層体１０を得ることができる。また、有機金属気相成長以外の方法により実施することも可能であって、たとえばＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法を用いてもよい。
また、工程（Ｓ２１）～（Ｓ２５）は、上述のように、装置内に基板２０を配置した状態で、原料ガスを変更することにより連続的に実施されることが好ましい。すなわち、工程（Ｓ２１）～（Ｓ２５）は、バッファ層３０、受光層４０、ブロック層５０およびコンタクト層６０が再成長界面を形成することなく積層されるように実施されることが好ましい。これにより、感度の向上に寄与する半導体積層体１０を得ることができる。
次に、図４を参照して、工程（Ｓ３０）としてトレンチ形成工程が実施される。この工程（Ｓ３０）では、図１および図９を参照して、上記工程（Ｓ１０）～（Ｓ２０）において作製された半導体積層体１０に、コンタクト層６０、ブロック層５０および受光層４０を貫通し、バッファ層３０に到達するトレンチ９９が形成される。トレンチ９９は、たとえばコンタクト層６０の主面６０Ａ上にトレンチ９９の形状に対応する開口を有するマスク層を形成した上で、エッチングを実施することにより形成することができる。
次に、工程（Ｓ４０）としてパッシベーション膜形成工程が実施される。この工程（Ｓ４０）では、図９および図１０を参照して、工程（Ｓ３０）においてトレンチ９９が形成された半導体積層体１０に対し、パッシベーション膜８０が形成される。具体的には、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により酸化珪素、窒化珪素などの絶縁体からなるパッシベーション膜８０が形成される。パッシベーション膜８０は、トレンチ９９の底壁９９Ｂ、トレンチ９９の側壁９９Ａ、およびコンタクト層６０の、ブロック層５０に面する側とは反対側の主面６０Ａを覆うように形成される。
次に、工程（Ｓ５０）として電極形成工程が実施される。この工程（Ｓ５０）では、図１０および図２を参照して、工程（Ｓ４０）においてパッシベーション膜８０が形成された半導体積層体１０に、ｎ側電極９１およびｐ側電極９２が形成される。具体的には、たとえばｎ側電極９１およびｐ側電極９２を形成すべき領域に対応する位置に開口を有するマスクをパッシベーション膜８０上に形成し、当該マスクを用いてパッシベーション膜８０に開口部８１，８２を形成する。その後、たとえば蒸着法により適切な導電体からなるｎ側電極９１およびｐ側電極９２を形成する。以上の工程により、本実施の形態における赤外線受光素子１が完成する。その後、たとえばダイシングにより各素子に分離される。
（実施の形態２）
次に、本発明にかかる半導体装置の他の実施の形態である実施の形態２における受光素子について説明する。図１１および図２を参照して、実施の形態２の赤外線受光素子１は、図２に示す構造を単位構造とし、当該単位構造が、基板２０の一方の主面２０Ａに沿う方向に複数繰り返される構造を有している。そして、赤外線受光素子１は、画素に対応する複数のｐ側電極９２を有する。一方、ｎ側電極９１は１つだけ配置される。
より具体的には、図１１を参照して、実施の形態２の赤外線受光素子１のｎ側電極９１は、基板２０に沿う方向における末端に位置するトレンチ９９の底壁に形成されている。また、当該末端に位置するトレンチ９９に隣接するコンタクト層６０上のｐ側電極９２は省略される。本実施の形態における赤外線センサ１００は、このような構造を有する赤外線受光素子１と、赤外線受光素子１に電気的に接続された読み出し回路（Ｒｅａｄ－Ｏｕｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＲＯＩＣ）７０とを含んでいる。読み出し回路７０は、たとえばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路である。
読み出し回路７０の本体７１に設けられた複数の読み出し電極（図示しない）と赤外線受光素子１において画素電極として機能する複数のｐ側電極９２とが、一対一の関係となるようにバンプ７３を介して電気的に接続されている。また、赤外線受光素子１には、ｎ側電極９１に接触し、ｎ側電極９１が位置するトレンチ９９の底壁および側壁に沿って延在するとともに、コンタクト層６０上にまで到達する配線７５が形成される。そして、配線７５と読み出し回路７０の本体７１に設けられた接地電極（図示しない）とがバンプ７２を介して電気的に接続されている。このような構造を有することにより、赤外線受光素子１の画素ごとの受光情報が各ｐ側電極９２（画素電極）から読み出し回路７０の読み出し電極へと出力され、当該受光情報が読み出し回路７０において集約されて、たとえば二次元の画像を得ることができる。
（実施の形態３）
次に、本願の受光素子の実施の形態３について説明する。実施の形態３の赤外線受光素子１は基本的には実施の形態２の赤外線受光素子１と同様の構造を有し、同様の効果を奏する。しかしながら、実施の形態３においては、赤外線受光素子１の画素に対応する単位構造がトレンチ９９により分離される構造に代えて、不純物が拡散されていない領域により分離される構造が採用される点において、実施の形態２の場合とは異なっている。以下、実施の形態２の場合とは異なっている点について主に説明する。
図１２を参照して、本実施の形態におけるコンタクト層６０は、アンドープのＩｎＰ（ｕｄ－ＩｎＰ）からなる。厚み方向から平面的に見て、コンタクト層６０には、不純物が拡散された拡散領域６１が間隔をあけて複数形成されている。拡散領域６１の導電型はｐ型である。拡散領域６１は、厚み方向において、コンタクト層６０の、ブロック層５０に面する側とは反対側の主面６０Ａから、ブロック層５０にまで至るように形成されている。拡散領域６１に含まれる不純物としては、たとえばＺｎなどを採用することができる。
上記拡散領域６１は、たとえば以下のように形成することができる。まず、実施の形態１の場合と同様の手順で半導体積層体１０を作製する。このとき、上述のようにコンタクト層６０はアンドープとされる。次に、基板２０に沿う方向における末端に一対のトレンチ９８が形成される。トレンチ９８は、コンタクト層６０、ブロック層および受光層４０を貫通し、第二バッファ層３２内に底壁９８Ｂが位置するように形成される。次に、トレンチ９８の側壁９８Ａ、およびコンタクト層６０の、ブロック層５０に面する側とは反対側の主面６０Ａを覆うようにマスク層８３が形成される。マスク層８３は、たとえば窒化珪素からなる。次に、マスク層８３において、厚み方向に貫通するように複数の開口部８４が間隔をあけて形成される。開口部８４は、拡散領域６１を形成すべき領域に対応して配置される。その後、マスク層８３の開口部８４から、Ｚｎなどの不純物が拡散される。その結果、コンタクト層６０において、不純物が拡散された拡散領域６１と、不純物が拡散されていない領域６２とが形成される。不純物が拡散されていない領域６２によって、赤外線受光素子１の画素に対応する隣り合う単位構造が分離される。
赤外線受光素子１は、パッシベーション膜８５と、ｎ側電極９４と、ｐ側電極９３とを備えている。パッシベーション膜８５がマスク層８３の、コンタクト層６０に面する側とは反対側の主面８３Ａ上に接触するように配置される。パッシベーション膜８５には、開口部８４に対応するように厚み方向に貫通する複数の開口部８６が間隔をあけて形成されている。開口部８４および開口部８６を充填するようにｐ側電極９３が配置されている。ｐ側電極９３は、開口部８４から露出するコンタクト層６０に接触するように配置されている。ｐ側電極９３は、たとえばＡｕ（金）／Ｚｎ（亜鉛）からなるものとすることができる。
ｎ側電極９４は、トレンチ９８の底壁９８Ｂにおいて第二バッファ層３２と接触し、トレンチ９８の側壁９８Ａおよびコンタクト層６０の主面６０Ａを覆うように形成されたマスク層８３上にまで延びるように配置されている。ｎ側電極９４は、たとえばＡｕ（金）／Ｇｅ（ゲルマニウム）／Ｎｉ（ニッケル）からなるものとすることができる。
読み出し回路７０における複数の読み出し電極（図示しない）と、赤外線受光素子１における複数のｐ側電極９３とが、バンプ７７を介して電気的に接続されている。そして、読み出し回路７０における接地電極（図示しない）と、赤外線受光素子１におけるｎ側電極９４とが、バンプ７６を介して電気的に接続されている。
上記実施の形態３の赤外線受光素子１によっても、実施の形態１と同様に、高感度な受光素子を得ることができる。
本願の半導体積層体の構造を確認する実験を行った。実験の手順は以下の通りである。
まず、上記実施の形態１の場合と同様の手順で半導体積層体１０を作製した。基板２０としては、Ｓを不純物として含むＩｎＰを用いた。第一バッファ層３１としては、Ｓｂを原料ガスに導入しつつ、Ｓｉを不純物として含む厚み１０ｎｍのＩｎＰ層を形成した。第二バッファ層３２の形成の際には、Ｓｂを原料ガスに導入せずに、Ｓｉを不純物として含む厚み１５０ｎｍのＩｎＧａＡｓ層を形成した。受光層４０としては、厚み５ｎｍのＩｎＧａＡｓからなる第１要素層４１と厚み５ｎｍのＧａＡｓＳｂからなる第２要素層４２とが交互に２５０組積層したものを採用した。ブロック層５０としては、厚み１０００ｎｍのｕｄ－ＩｎＧａＡｓ層を形成した。コンタクト層６０としては、不純物としてＺｎを含む厚み７５０ｎｍのＩｎＰ層を形成した。得られた半導体積層体１０のうち、基板２０、バッファ層３０および受光層４０のＳｂの濃度の分布を半導体積層体１０の厚み方向において測定した。
半導体積層体１０の厚み方向におけるＳｂの濃度分布を二重収束セクター磁場型ＳＩＭＳにより測定した。測定装置には、ＣＡＭＥＣＡ社製の測定装置を用いた。ＳＩＭＳによる分析のためのスパッタリングには、セシウムイオン（Ｃｓ＋）を用いた。セシウムイオンの加速電圧を１５ｋｅＶとした。ビーム径を２０μｍ以下とした。ラスター領域を、一辺１５０μｍの正方形領域とした。分析領域を、直径６０μｍの円形領域とした。測定時の真空度を、１×１０－７Ｐａとした。図１３において、横軸は半導体積層体１０の厚み方向の距離であり、縦軸はＳｂの濃度（ｃｍ－３）を示している。なお、Ｓｂの濃度の測定限界（下限値）は、１×１０１６ｃｍ－３である。図１３において、Ｓｂの濃度が１×１０１６ｃｍ－３である場合、測定限界以下のＳｂの濃度を有するものと判断される。図１３を参照して、領域Ｓ１は基板２０に対応する。領域Ｓ２は第一バッファ層３１に対応する。領域Ｓ３および領域Ｓ４は第二バッファ層３２に対応する。領域Ｓ５は受光層４０に対応する。領域Ｓ１と領域Ｓ２との境界では、Ｓｂの濃度が急激に上昇する。領域Ｓ２においては、領域Ｓ１におけるＳｂの濃度よりも高い領域が形成されている。領域Ｓ２においては、Ｓｂの濃度の高い第一の層３１Ｄが形成されていることが確認される。なお、領域Ｓ２において、Ｓｂの濃度の最大値と最小値との差の最大値に対する割合は、４７％である。領域Ｓ２と領域Ｓ３との境界では、Ｓｂの濃度が急激に減少する。領域Ｓ３は、第二の層３２Ｄに対応する。領域Ｓ３と領域Ｓ４との境界では、Ｓｂの濃度が急激に上昇する。このように領域Ｓ４においてＳｂの濃度が上昇するのは、受光層４０からＳｂが拡散したためであると考えられる。このようにして第一の層３１Ｄを含む第一バッファ層３１を形成することにより、含まない場合に比べて、第一バッファ層３１の表面平坦性が向上する。その結果、第二バッファ層３２の表面平坦性が向上し、受光層４０の結晶性が優れたものとなる。
今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本願の半導体積層体および受光素子は、感度の向上が求められる受光素子および当該受光素子の製造に用いられる半導体積層体に、特に有利に適用され得る。
１ 赤外線受光素子
１０ 半導体積層体
２０ 基板
２０Ａ，３１Ａ，３２Ａ，４０Ａ，５０Ａ，６０Ａ，８３Ａ，３１１ 主面
３０ バッファ層
３１ 第一バッファ層
３１Ｂ 第１主面
３１Ｄ 第一の層
３２Ｄ 第二の層
３１Ｅ 第三の層
３２Ｅ 第四の層
３２ 第二バッファ層
３２Ｂ 第２主面
４０ 受光層
４１，１３１ 第１要素層
４２，１３２ 第２要素層
５０ ブロック層
６０ コンタクト層
６１ 拡散領域
６２ 領域
７０ 読み出し回路
７１ 本体
７２，７３，７６，７７ バンプ
７５ 配線
８０，８５ パッシベーション膜
８１，８２，８４，８６ 開口部
８３ マスク層
９１，９４ ｎ側電極
９２，９３ ｐ側電極
９８，９９ トレンチ
９８Ａ，９９Ａ 側壁
９８Ｂ，９９Ｂ 底壁
１００ 赤外線センサ

Claims (10)

  1. ＩｎＰからなる基板と、
    前記基板上に配置され、１×１０２１ｃｍ－３未満のＳｂを含むＩｎＰからなる第一バッファ層と、
    前記第一バッファ層上に配置され、ＩｎＧａＡｓからなる第二バッファ層と、を備え、
    前記第一バッファ層は、前記基板側の主面である第１主面を含むように配置され、前記基板よりもＳｂの濃度が高い第一の層を含み、
    前記第二バッファ層は、前記第一バッファ層側の主面である第２主面を含むように配置され、前記第一の層よりもＳｂの濃度が低い第二の層を含む、半導体積層体。
  2. 前記第一の層のＳｂの濃度は、１×１０１６ｃｍ－３以上である、請求項１に記載の半導体積層体。
  3. 前記第一の層のＳｂの濃度は、１×１０１７ｃｍ－３以上である、請求項２に記載の半導体積層体。
  4. 前記第二の層のＳｂの濃度は、１×１０２０ｃｍ－３以下である、請求項１に記載の半導体積層体。
  5. 前記第一バッファ層の厚み方向におけるＳｂの濃度の分布において、Ｓｂの濃度の最大値と最小値との差の前記最大値に対する割合が、５０％以下である、請求項１から請求項４のいずれか１項に記載の半導体積層体。
  6. 前記第一バッファ層の厚みは、１０ｎｍ以上５０ｎｍ以下である、請求項１から請求項５のいずれか１項に記載の半導体積層体。
  7. 前記第二バッファ層上に配置され、ＩＩＩ－Ｖ族化合物半導体からなる受光層をさらに備える、請求項１から請求項６のいずれか１項に記載の半導体積層体。
  8. 前記受光層は、タイプＩＩ量子井戸構造である、請求項７に記載の半導体積層体。
  9. 前記タイプＩＩ量子井戸構造は、ＩｎｘＧａ１－ｘＡｓ（ｘは０．３８以上１以下）層とＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上１以下）層とのペア、またはＧａ１－ｕＩｎｕＮｖＡｓ１－ｖ（ｕは０．４以上０．８以下、ｖは０を超え０．２以下）層とＧａＡｓ１－ｙＳｂｙ（ｙは０．３６以上０．６２以下）層とのペアを含む多重量子井戸構造である、請求項８に記載の半導体積層体。
  10. 請求項１から請求項９のいずれか１項に記載の半導体積層体と、
    前記半導体積層体上に形成された電極と、を備える、受光素子。
JP2019004259A 2019-01-15 2019-01-15 半導体積層体および受光素子 Active JP7147570B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019004259A JP7147570B2 (ja) 2019-01-15 2019-01-15 半導体積層体および受光素子
US16/676,942 US11152521B2 (en) 2019-01-15 2019-11-07 Semiconductor laminate and light-receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019004259A JP7147570B2 (ja) 2019-01-15 2019-01-15 半導体積層体および受光素子

Publications (2)

Publication Number Publication Date
JP2020113668A JP2020113668A (ja) 2020-07-27
JP7147570B2 true JP7147570B2 (ja) 2022-10-05

Family

ID=71517776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019004259A Active JP7147570B2 (ja) 2019-01-15 2019-01-15 半導体積層体および受光素子

Country Status (2)

Country Link
US (1) US11152521B2 (ja)
JP (1) JP7147570B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258894A1 (en) 2009-04-08 2010-10-14 Sumitomo Electric Industries, Ltd. Photodiode array and image pickup device using the same
JP2011060853A (ja) 2009-09-07 2011-03-24 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
JP2011100770A (ja) 2009-11-04 2011-05-19 Sumitomo Electric Ind Ltd 受光素子アレイの製造方法及び受光素子アレイ、並びにエピタキシャルウェハの製造方法及びエピタキシャルウェハ
JP2015082573A (ja) 2013-10-22 2015-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250752A (ja) * 1995-03-13 1996-09-27 Advantest Corp フォトコンダクタ
JP2009027046A (ja) * 2007-07-21 2009-02-05 Sumitomo Electric Ind Ltd 受光素子
JP4662188B2 (ja) 2008-02-01 2011-03-30 住友電気工業株式会社 受光素子、受光素子アレイおよびそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258894A1 (en) 2009-04-08 2010-10-14 Sumitomo Electric Industries, Ltd. Photodiode array and image pickup device using the same
JP2011060853A (ja) 2009-09-07 2011-03-24 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
JP2011100770A (ja) 2009-11-04 2011-05-19 Sumitomo Electric Ind Ltd 受光素子アレイの製造方法及び受光素子アレイ、並びにエピタキシャルウェハの製造方法及びエピタキシャルウェハ
JP2015082573A (ja) 2013-10-22 2015-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法

Also Published As

Publication number Publication date
US20200227576A1 (en) 2020-07-16
JP2020113668A (ja) 2020-07-27
US11152521B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
JP5975417B2 (ja) 受光素子の製造方法
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
JP2014236067A (ja) 半導体素子およびその製造方法
US10326034B2 (en) Semiconductor laminate and light-receiving element
JP2016092037A (ja) 半導体積層体、受光素子およびセンサ
US10790401B2 (en) Semiconductor stacked body and light-receiving device
WO2016171009A1 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488855B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
US9929301B2 (en) Semiconductor stack and semiconductor device
JP6488854B2 (ja) 半導体積層体および受光素子
JP6454981B2 (ja) 半導体積層体および受光素子
US9887310B2 (en) Semiconductor layered structure, method for producing semiconductor layered structure, and method for producing semiconductor device
JP7147570B2 (ja) 半導体積層体および受光素子
WO2016067996A1 (ja) 半導体積層体、受光素子およびセンサ
JP6233070B2 (ja) 半導体積層体および半導体装置、ならびにそれらの製造方法
US11081605B2 (en) Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate
WO2012073934A1 (ja) 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置
JP2016092036A (ja) 半導体積層体、受光素子およびセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211021

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150